DE3685888T2 - Verfahren und vorrichtung fuer binaer-dezimale umsetzung. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur Binär-Dezimal-Umwandlung und umgekehrt, insbesondere zur Umwandlung zwischen 8-Bit-Hexadezimal- Darstellungen und binärcodierten Dezimaldarstellungen. Die Erfindung ist insbesondere aber nicht ausschließlich auf die Binär-Dezimal-Umwandlung von Datenübertragungscodes, die typisch für alphanumerische Schriftzeichen und dgl. sind, in dezimale digitale Folgen, anwendbar.
• Binärcodes, insbesondere Hexadezimalcodes, werden im allgemeinen dazu verwendet, alphanumerische Schriftzeichen und dgl. darzustellen. Um diese Hexadezimalcodes in Strichcodes zu duplizieren, wobei die Zwei-aus-Fünf binärcodierte Dezimaldarstellung verwendet wird, müssen die Hexadezimalcodes zuerst in eine binäre Dezimaldarstellung umgewandelt werden.
• Herkömmliche Binär-Dezimal-Umwandlungssysteme wandeln lediglich jeden 4-Bit-Block eines 8-Bit-Codes von einer hexadezimalen in eine dezimale Darstellung um. Beispielsweise wird bei JIS-8- Bitcodes der japanische Katakanabuchstabe ( ) durch den Hexadezimalcode (DC)H dargestellt, der in die Folge der Dezimalziffern (220) umgewandelt werden würde. Solche Dezimalziffern werden dann in einen Zwei-aus-Fünf-Strichcode umgewandelt, bei dem zwei Linien von vier Linien verdickt werden, um "1"-Bits darzustellen.
• Die JIS- und ASCII 8-Bitcodes sehen 256 Kombinationen vor, wobei jede einen speziellen Buchstaben oder Befehl darstellt. Unter diesen Kombinationen werden jedoch die Reihen (00)H bis (1F)H und (80)H bis (9F)H als Steuercodes zur Steuerung der Arbeitsweise von Druckern und anderen externen Anordnungen verwendet. Aus diesem Grund können diese nicht verwendet werden, um alphanumerische Buchstaben oder dgl. darzustellen.
• Wenn auf der anderen Seite Strichcodes verwendet werden, um Verbraucherprodukte wie Videobandcassetten (VTR-Cassetten) zu beschriften, können die obengenannten Codes, die nur für Steuercodes reserviert sind, nicht verwendet werden. Wenn daher für solche Zwecke Strichcodes verwendet werden, ist es nicht notwendig, diese Steuercodes zu konvertieren.
• Nach der vorliegenden Erfindung ist ein Binärcode-Prozessor zur Verarbeitung von Binärcodes vorgesehen, welche wenigstens erste und zweite Typen von Informationen in verschiedenen Wertebereichen darstellen, wobei der Prozessor enthält:
• Speichermittel zum Speichern der Binärcodes;
• gekennzeichnet durch:
• Mittel zur Erzeugung eines Identifikationscodes, um die ersten und zweiten Informationsdaten von den Speichermitteln zu unterscheiden;
• Mittel zum Komprimieren des Wertebereichs des Binärcodes in Übereinstimmung mit dem Identifikationscode;
• Mittel zur Konvertierung des komprimierten Binärcodes und des Identifikationscodes in dezimale digitale Codes in Übereinstimmung mit dem Identifikationscode; und
• Speichermittel zum Speichern der dezimalen Binärcodes.
• Nach der vorliegenden Erfindung ist weiterhin ein Verfahren zur Konvertierung einer Vielzahl von 8-Bit-JIS- oder ASCII-Werten in eine korrespondierende Folge von Dezimalziffern vorgesehen, wobei das Verfahren dadurch gekennzeichnet ist:
• Erzeugung eines Attributbits für jeden 8-Bit-Wert, um anzuzeigen, ob der Wert größer als (80)H ist;
• Abspaltung des höchstwertigen Bits von jedem 8-Bit-Wert; Subtrahieren (20)H von jedem resultierenden 7-Bit-Wert; Subtrahieren (80)H von jedem Binärwert, von dem das korrespondierende Attributbit anzeigt, daß der Original-8-Bit-Wert größer als (80)H war;
• Konvertieren des resultierenden Wertes für jeden Original-8- Bit-Wert in ein Paar von Dezimalziffern;
• Verketten des Attributbits für nicht mehr als drei 8-Bit-Werte in einen 3-Bit-Attributwert;
• Konvertieren des 3-Bit-Attributwertes in eine dezimale Attributziffer; und
• Verketten der Attributziffer und der Dezimalziffern für die drei korrespondierenden 8-Bit-Werte.
• Ein Verfahren zur Umwandlung einer Reihe von Dezimalziffern, die durch dieses Verfahren der Binär-Dezimal-Umwandlung erzeugt wurden, zurück in ein binäres JIS- oder ASCII-Format, besteht darin:
• Konvertieren der Attributziffer in drei Attributbits, wobei jedes einem Paar von Dezimalziffern entspricht; Konvertieren von Paaren von Dezimalziffern in Binärwerte; Addieren von (20)H zu den Binärwerten; und
• Addieren von (80)H zu jedem Binärwert, von dem das korrespondierende Attributbit anzeigt, daß der Original-8-Bit-Wert größer als (80)H war.
• Die Ausführungsformen der vorliegenden Erfindung sehen daher Verfahren und eine Vorrichtung zur Durchführung einer Binär-Dezimal-Umwandlung vor, die die obenerwähnten Steuercodes ignorieren und somit die Umwandlung wirkungsvoller durchführen. Darüberhinaus sehen sie Verfahren und eine Vorrichtung zur Binär-Dezimal-Umwandlung vor, bei welchen ein vorrangiges Attribut jedes 8-Bit-Wertes in eine Dezimalziffer verschlüsselt wird, welche auch die Attribute von zwei anderen 8-Bit-Werten darstellt. Dies hilft, die Binär-Dezimal-Umwandlung noch wirkungsvoller durchzuführen.
• Um dieses auszuführen, unterscheidet ein Verfahren zur Durchführung der Binär-Dezimal-Umwandlung zwischen zwei vorrangigen Sub-Unterteilungen der Information, die durch die Binärwerte dargestellt wird und versieht den Informationstyp für jeden Wert mit einem sogenannten Attributbit. Die Attributbits für mehrere Binärwerte können in eine einzige Dezimalziffer verschlüsselt werden, während jedes Bit selbst in eine verminderte Anzahl von Dezimalziffern konvertiert wird.
• Bei einem bevorzugten Verfahren wird der Binärcode, um binärdezirnal konvertiert zu werden, während der Umwandlung für eine wirkungsvolle Übertragung komprimiert.
• Eine Ausführungsform einer Vorrichtung zur Binär-Dezimal- Umwandlung nach der Erfindung zerteilt jeden Binärwert in einen verschlüsselten Wert, der sowohl zwei spezifische Informationen als auch ein Attributbit darstellt, wobei einzeln angegeben wird, welche Information dargestellt wird. Die Umwandlungsvorrichtung konvertiert dann die verschlüsselten Werte für drei Binärwerte in Dezimalziffern und die drei entsprechenden Attributbits in eine einzige Dezimalziffer zur Verwendung in einer Zwei-aus-Fünf-Darstellung eines Strichcodesystems. Da weniger Dezimalziffern gebraucht werden, um eine vorgegebene Anzahl von Binärwerten darzustellen, kann die Anzahl der Dezimalziffern beim Strichcode reduziert werden.
• Bei einer bevorzugten Ausführungsform ist der Binärcode ein Hexadezimalcode. Die Einrichtung zur Identifizierung der Codegenerierung enthält einen Komparator, um den Hexadezimalcode mit einen vorbestimmten Wert zu vergleichen. Der Komparator produziert einen einzelnes Binärbit.
• Die Einrichtung zur Komprimierung enthält einen Subtrahierer zum Subtrahieren eines vorbestimmten Wertes von einem Hexadezimalcode.
• Gemäß der vorliegenden Erfindung ist weiterhin ein Verfahren zur Konvertierung einer Vielzahl von 8-Bit-JIS- oder ASCII-Werten in eine entsprechende Folge von Dezimalziffern vorgesehen, wobei das Verfahren die Generierung eines Attributbits für jeden 8-Bit-Wert umfaßt, wobei angezeigt wird, ob der Wert größer als ein erster gegebener Wert ist, Abspalten des höchstwertigen Bits von jeden 8-Bit-Wert, Subtrahieren eines zweiten gegebenen Wertes von jedem resultierenden 7-Bit-Wert, Konvertieren des resultierenden Wertes für jeden ursprünglichen 8-Bit-Wert in ein Paar Dezimalziffern, Verkettung der Attributbits für nicht mehr als drei 8-Bit-Werte in einen 3-Bit-Attributwert, Konvertieren des 3-Bit-Attributwertes in eine dezimale Attributziffer, und Verkettung der Attributziffer und der Dezimalziffern für die drei entsprechenden 8-Bit-Werte.
• Die Erfindung wird nun durch ein Ausführungsbeispiel mit Bezug auf die begleitenden Zeichnungen beschrieben, wobei gleiche Teile durchgehend mit den gleichen Bezugszeichen versehen sind, und in welchen
• Fig. 1 ein Blockdiagramm eine bevorzugte Ausführungsform einer Vorrichtung zur Binär-Dezimal-Umwandlung nach der Erfindung ist; Fig. 2A bis 2C Diagramme sind, um die Arbeitsweise der Vorrichtung zur Umwandlung von Fig. 1 zu erklären: Fig. 3 ein Blockdiagramm einer Vorrichtung zur Dezimal-Binär- Umwandlung zeigt die als Vorrichtung zur Rückumwandlung der Umwandlungsvorrichtung nach Fig. 1 dient; und Fig. 4A bis 4C erklärende Blockdiagramme von Beispielen der Rückumwandlung sind, die durch die Vorrichtung nach Fig. 3 zur Dezimal-Binär-Umwandlung durchgeführt wurde.
• Unter Bezugnahme auf die Zeichnungen, insbesondere auf Fig. 1, konvertiert bei der bevorzugten Ausführungsform die Vorrichtung zur Binär-Dezimal-Umwandlung JIS-8-Bit-Codes in eine Dezimalziffernfolge. Das Umwandlungssystem enthält einen Pufferspeicher 1, der eine Vielzahl von Binärcodes speichert, die in Binärcodes für Dezimalziffern konvertiert werden sollen. Der Pufferspeicher l vermeidet Binärcodes, die als Steuercodes dienen, da diese Steuercodes nicht konvertiert werden müssen. Die gespeicherten Codes werden nacheinander aufgrund der Steuerung einer Steuereinrichtung ausgelesen und einem Subtrahierter 2 und einem Diskriminator 3 zugeleitet.
• Der Subtrahierer 2 subtrahiert (20)H vom Wert des ausgelesenen Binärcodes. Die Ausgangsinformation des Subtrahierers wird zu einem zweiten Subtrahierer 4 übertragen.
• Der Diskriminator 3 unterscheidet zwischen Binärcodes, die alphanumerische Schriftzeichen darstellen und solchen, die japanische Katakanaschriftzeichen darstellen. Für diese Aufgabe vergleicht der Diskriminator 3 den Wert des Eingangsbinärcodes mit (80)H. Wenn der Eingangsbinärcode ein japanisches Katakanaschriftzeichen erkennt und sein Wert gleich oder größer als (80)H ist, wird der Ausgangswert des Diskriminators 3 zu "1". Wenn auf der anderen Seite der Binärcode ein alphanumerisches Schriftzeichen erkennt und der Wert der Binärcodes kleiner als (80)H ist, wird der Ausgangswert des Diskriminators 3 zu "0".
• Die Ausgangsinformation des Diskriminators 3 wird einem Subtrahierer 4 und einem Pufferspeicher 5 zugeleitet.
• Der Subtrahierer 4 ist zugänglich für die Ausgangsinformation "1" des Diskriminators, um (80)H vom Datenwert des Eingangs vom Subtrahierer 2 zu subtrahieren. Sonst hat der Subtrahierer 4 keine Wirkung auf die Eingangsdaten vom Subtrahierer 2. Als Ergebnis dieser Arbeitsweise werden die japanischen Katakanaschriftzeichen und die entsprechenden alphanumerischen Schriftzeichen durch den gleichen Binärcode dargestellt.
• Der Pufferspeicher 5 wird durch eine Steuereinrichtung 8 gesteuert und summiert die Diskriminator-Ausgangsinformationen durch Verschiebung der Daten in der empfangenen Reihenfolge. Die Daten, die im Pufferspeicher 5 gespeichert sind, dienen als Attribute der Binärcodes, die je nach der Art der Schriftzeichen, d. h. der japanischen oder alphanumerischen Schriftzeichen, die durch die entsprechenden Binärcodes dargestellt werden, konvertiert werden. Nachdem alle gespeicherten Binärcodes aus dem Pufferspeicher l ausgelesen sind, werden die summierten Daten im Pufferspeicher 5 zu einem Binär-Dezimal-Konverter 6 übertragen. Die Daten des Pufferspeichers 5 werden in einem binärcodierten Dezimalcode (BCD) durch den Binär-Dezimal- Konverter 6 konvertiert und in einem Pufferspeicher 7 gespeichert, in der Reihenfolge, wie sie als Attributcodes empfangen wurden. In ähnlicher Weise wird die Ausgangsinformation des Subtrahierers 4 zum Binär-Dezimal-Konverter 6 geleitet und in den BCD-Code konvertiert. Die BCD-Codes, hergeleitet von den Ausgangsinformationen des Subtrahierers 4, werden gleichfalls im Pufferspeicher 7 summiert zusammen mit dem Attributcodes in einer spezifizierten Ordnung aufgrund der Steuerung der Steuereinrichtung 8.
• Diese Ausführungsform kann aus digitalen Schaltungselementen gebildet sein. Es ist jedoch auch möglich, die Binär-Dezimal- Umwandlung durch einen Mikroprozessor durchzuführen, der programmiert ist, um die verschiedenen oben beschriebenen Funktionen auszuführen.
• Um die Binär-Dezimal-Umwandlung der Ausführungsform nach Fig. 1 besser zu verstehen, wird eine Umwandlungsform mit Bezug auf die Fig. 2A bis 2C beschrieben, bei welcher der Buchstaben O"M": (4D)H und das japanische Schriftzeichen " ": (CD)H und " ": (B6)H in entsprechende Folgen von Dezimalziffern konvertiert wird.
• Fig. 2A zeigt den Prozeß einer Binär-Dezimal-Umwandlung von (4D)H, das den Buchstaben "M" darstellt. Der Binärcode von (4D)H wird aus dem Pufferspeicher 1 ausgelesen und zum Subtrahierer 2 und zum Diskriminator 3 geführt. Im Subtrahierer 2 wird der Wert (20)H vom Wert (4D)H subtrahiert. Aus diesem Grund wird die Ausgangsinformation des Subtrahierers 2 (2D)H.
• Wenn auf der anderen Seite das Schriftzeichen, das durch den Binärcode (4D)H dargestellt wird, alphabetisch ist, ist der Datenwert (4D)H kleiner als (80)H. Deshalb ist der Ausgangswert des Diskriminators 3 "0". Der Subtrahierer 4 führt seine Subtrahierung nicht durch, sondern überträgt den Wert (2D)H zum Binär-Dezimal-Konverter 6 direkt. Der Binär-Dezimal-Konverter 6 konvertiert den Binärcode (2D)H vom Subtrahierer 4 in den BCD- Code (45). Der BCD-Code (45), der durch den Binär-Dezimal-Konverter 6 hergeleitet wurde, wird im Pufferspeicher 7 gespeichert, wobei er eine 4-Bit-Lücke offenläßt, was später erklärt wird.
• Zur gleichen Zeit wird die Ausgangsinformation "0" des Diskriminators 3 zum Pufferspeicher geleitet und darin abgespeichert.
• Fig. 2B zeigt den Umwandlungsprozeß für den Binärcode (CD)H, der typisch für das japanische Katakanaschriftzeichen " " ist.
• Wie oben wird der Wert (CD)H aus dem Pufferspeicher 1 ausgelesen und zum Subtrahierer 2 und Diskriminator 3 geführt. Der Subtrahierer 2 subtrahiert den Wert (20)H vom Wert (CD)H. In diesem Fall ist das Ergebnis der Subtraktion (AD)H.
• Zur selben Zeit vergleicht der Diskriminator 3 den Wert (CD)H mit dem Wert (80)H. Angesichts der-Tatsache, daß der Binärcode (CD)H typisch für ein japanisches Katakanaschriftzeichen ist, ist der Datenwert (CD)H größer als (80)H. Deshalb wird die Ausgangsinformation des Diskriminators 3 zu "1". Diese Diskriminatorausgangsinformation "1" triggert den Subtrahierer 4, um (80)H von der Ausgangsinformation (AD)H des Subtrahierers 2 zu subtrahieren. Als Ergebnis liefert der Subtrahierer 4 den Wert (2D)H zum Binär-Dezimal-Konverter 6. Der Binär-Dezimal- Konverter 6 führt dann die Binär-Dezimal-Umwandlung durch, um den entsprechenden BCD-Code herzuleiten. Bei einem Datenwert (2D)H wird der hergeleitete BCD-Code (45).
• Die Ausgangsinformation "1" des Diskriminators 3 wird ebenfalls im Pufferspeicher 5 abgespeichert.
• Fig. 2C zeigt das Verfahren zur Binär-Dezimal-Umwandlung des Binärcodes (B6)H, der typisch ist für das japanische Katakanaschriftzeichen " ". Wie beim obigen Umwandlungsprozeß wird der Wert (20)H vom Wert (B6)H subtrahiert, was den Wert (96)H ergibt. In diesem Fall ist der Wert (B6)H größer als der Wert (80)H, und somit wird der Diskriminatorausgang zu "1". Der Subtrahierer 4 antwortet auf die "1" des Diskriminatorausganges, wobei er (80)H von der Ausgangsinformation (96)H des Subtrahierers 2 subtrahiert und den sich ergebenden Wert (16)H zum Binär-Dezimal-Konverter 6 liefert. Der Binär-Dezimal-Konverter 6 konvertiert den Binärcodewert (16)H in den BCD-Codewert (22). Der sich ergebende BCD-Code (22) wird zum Pufferspeicher 7 geleitet und dort gespeichert.
• Zur selben Zeit wird das Ausgangssignal "1" des Diskriminators zum Pufferspeicher 5 geführt und dort summiert. Da zu dieser Zeit die Binärcodes für die drei Schriftzeichen in den BCD-Code konvertiert wurden, liefert die Steuereinrichtung 6 einen Befehl, um den summierten Wert im Pufferspeicher in den Binär-Dezimal-Konverter 6 zu kopieren. In diesem Fall ist der summierte Wert (011), der, wenn er in den BCD-Code konvertiert wird, den Wert (3) hat. Daher wird dieser konvertierte BCD-Code (3) zum Pufferspeicher (7) geleitet und in der Lücke gespeichert, die dafür vorher vorgesehen wurde.
• Jede der Dezimalziffern, die auf diese Weise von der binären Darstellung konvertiert wurde, wird weiter in einen besonderen 5-Bit-Code und dann in den Zwei-aus-Fünf-Strichcode konvertiert, wenn die Ausführungsform der Vorrichtung zur Codeumwandlung auf das Codiersystem für den Strichcode angewendet wird.
• Fig. 3 zeigt eine Ausführungsform einer Vorrichtung zur Dezimal-Binär-Umwandlung, welche verwendet werden kann, um die dezimale Ziffernfolge zu konvertieren, die durch das System zur Binär-Dezimal-Umwandlung nach Fig. 1 erzeugt wurde, zurück in eine binäre Darstellung.
• In Fig. 3 enthält das System zur Dezimal-Binär-Umwandlung einen Pufferspeicher 11, um dezimale Ziffernfolgen zu speichern, wobei die erste jeder sieben Ziffern die Attributinformation enthält. Wenn diese Vorrichtung zur Umwandlung für die Dezimal-Binär-Umwandlung für das Zwei-aus-Fünf-Umwandlungssystem für Strichcodes verwendet wird, speichert der Pufferspeicher 11 die dezimale Ziffernfolge, die-aus den Strichcodes decodiert wurde.
• Der Pufferspeicher 11 ist mit einem Dezimal-Binär-Konverter 12 und einem Dezimal-Hexadezimal-Konverter 14 verbunden. Der Dezimal-Binär-Konverter 12 erhält die dezimale Attributziffer vom Pufferspeicher 11 und konvertiert die dezimale Attributziffer in einen Binärcode. Der Binärattributcode, der durch den Dezimal-Binär-Konverter 12 hergeleitet wurde, wird in einem Pufferspeicher 13 gesichert.
• Die übrigen Dezimalziffern jeder Gruppe der sieben Ziffern werden zu dem Dezimal-Hexadezimal-Konverter 14 in Zwei-Ziffer- Gruppen geliefert. Die Ausgangsinformation des Dezimal- Hexadezimal-Konverters 14, der für den resultierenden Hexadezimalwert typisch ist, wird zu einem Addierer 15 geliefert.
• Der Addierer 15 erhält das korrespondierende Attributbit vom Pufferspeicher 13 und addiert (80)H immer dann hinzu, wenn das korrespondierende Attributbit "1" ist. Andernfalls führt er diese Addition nicht durch. Die Ausgangsinformation des Addierers 15 wird zu einem anderen Addierer 16 geführt. Der Addierer 16 addiert den Wert (20)H zum Wert vom Addierer 15. Die Ausgangsinformation des Addierers 16 wird in einen Pufferspeicher 17 in einer Zeitfolge eingeschrieben, die durch die Steuereinrichtung 18 gesteuert wird.
• Wie bei der obigen Vorrichtung zur Binär-Dezimal-Umwandlung kann die Ausführungsform des Systems zur Dezimal-Binär- Umwandlung aus einer Kombination von digitalen Schaltungselementen bestehen. Das Umwandlungssystem kann ebenfalls in einem Mikroprozessor integriert sein, der so programmiert ist, daß er das oben genannte Verfahren durchführen kann.
• Um das Verstehen der Dezimal-Binär-Umwandlung zu erleichtern, die durch die Umwandlungsvorrichtung von Fig. 3 durchgeführt wurde, wird ein praktisches Verfahren zur Umwandlung einer dezimalen Ziffernfolge in Binärcodes unter Bezug auf die Fig. 4A bis 4C beschrieben. Das unten angegebene Beispiel zeigt das Verfahren zur Umwandlung der Dezimalziffer (3454522) in JIS-8- Bit-Werte.
• In Fig. 4A werden zuerst die Attributdaten (3) und die ersten zwei Ziffern (45) der dezimalen Ziffernfolge konvertiert. Die Attributdaten (3) werden aus dem Pufferspeicher 11 ausgelesen und zu einem Dezimal-Binär-Konverter 12 übertragen. Der Dezimal-Binär-Konverter 12 konvertiert den Dezimalwert (3) in den 3-Bit-Binärwert (011). Der konvertierte Binärwert (011) wird zum Pufferspeicher 13 geliefert und dort gespeichert.
• Die nächsten zwei Dezimalziffern (45) werden aus dem Puffer- Speicher 11 ausgelesen und zum Dezimal-Hexadezimal-Konverter 14 geliefert. Der Dezimal-Hexadezimal-Konverter 14 generiert einen 8-Bit-Code (2D), der dem Dezimalwert (45) entspricht. Die Ausgangsinformation des Dezimal-Hexadezimal-Konverters 14 wird zum Addierer 15 geliefert. Zu dieser Zeit ordert die Steuereinrichtung 18 das erste Attributbit, das durch den Pufferspeicher 13 geliefert wird. Wenn, wie oben festgestellt wurde, das erste Bit des Pufferspeichers "0" ist, was bedeutet, daß das Schriftzeichen, das durch den 8-Bit-Code (2D)H identifiziert wurde, ein Buchstabe ist, führt der Addierer (15) nichts aus und schickt die Ausgangsinformation des Dezimal-Hexadezimal- Konverters 14 einfach zum Addierer 16. Der Addierer 16 addiert (20)H zur Ausgangsinformation (2D)H des Dezimal-Hexadezimal- Konverters 14 und liefert so den 8-Bit-Code (4D)H, der den Buchstaben "M" identifiziert. Der konvertierte 8-Bit-Code (4D)H wird im Pufferspeicher 17 abgespeichert.
• Als nächstes werden, wie in Fig. 4B gezeigt, die nächsten zwei Ziffern (45) der dezimalen Ziffernfolge konvertiert. Aus diesem Grund wird die dezimale Zahlenfolge (45) aus dem Pufferspeicher 11 ausgelesen und dem Dezimal-Hexadezimal-Konverter 14 zugeleitet. Der Dezimal-Hexadezimal-Konverter generiert den 8- Bit-Code (2D)H, der dem Dezimalwert (45) entspricht. Die Ausgangsinformation des Dezimal-Hexadezimal-Konverters 14 wird dem Addierer 15 zugeleitet. In diesem Fall ist das zweite Attribut "1", was bedeutet, daß das durch den 8-Bit-Code (2D)H identifizierte Schriftzeichen ein Katakanaschriftzeichen ist, so daß der Addierer 15 (80)H zum Ausgangswert (2D)H vom Dezimal-Hexadezimal-Konverter addiert und das Ergebnis (AD)H dem Addierer 16 zuleitet. Der Addierer 16 addiert (20)H zu der Ausgangsinformation (AD) H des Dezimal-Hexadezimal-Konverters 14 und liefert somit den 8-Bit-Code (CD)H, der das japanische Katakanaschriftzeichen " " identifiziert. Der konvertiere 8-Bit- Code (CD)H wird im Pufferspeicher (17) abgespeichert.
• Schließlich werden, wie in Fig. 4C gezeigt, die letzten Ziffern (22) der Siebenziffernfolge konvertiert. Die Dezimalziffern (22) werden deshalb aus dem Pufferspeicher 11 ausgelesen und zum Dezimal-Hexadezimal-Konverter 14 geliefert. Der Dezimal-Hexadezimal-Konverter generiert den 8-Bit-Code (16)H, der dem Dezimalwert (22) entspricht. Die Ausgangsinformation des Dezimal- Hexadezimal-Konverters 14 wird dem Addierer 15 zugeführt. Da das dritte Bit des Pufferspeichers "1" ist, was bedeutet, daß das Schriftzeichen, das durch den 8-Bit-Code (16)H identifiziert wurde, ein Katakanaschriftzeichen ist, addiert der Addierer 15 (80)H zum Ausgangswert (16)H vom Dezimal-Hexadezimal-Konverter und liefert das Resultat (96)H zum Addierer 16. Der Addierer 16 addiert (20)H zur Ausgangsinformation (96)H des Dezimal-Hexadezimal-Konverters 14 und liefert so den 8-Bit-Code (B6)H, welcher dann das japanische Katakanaschriftzeichen " " identifiziert. Der konvertierte 8-Bit-Code (B6)H wird im Pufferspeicher 17 abgespeichert.
• Um die Umwandlung aller sieben Ziffern der dezimalen Ziffernfolge, die im Pufferspeicher abgespeichert sind, zu vollenden, werden die JIS-8-Bit-Codes (4D)H, (CD)H und (B6)H, die jeweils den Buchstaben "M" und die japanischen Katakanaschriftzeichen " " und " " identifizieren, im Pufferspeicher 17 abgespeichert.
• Man sieht deshalb, daß diese Näherung es ermöglicht, die Anzahl der Dezimalziffern zu vermindern, die erforderlich ist, JIS- oder ASCII-8-Bit-Codes darzustellen. Diese Tatsache wird aus der folgenden Tabelle klarer.

Claims (7)

1. Binärcode-Prozessor zur Verarbeitung von Binärcodes, welche wenigstens erste und zweite Typen von Informationen in verschiedenen Wertebereichen darstellen, wobei der Prozessor enthält:

Speichermittel (1) zum Speichern der Binärcodes;

gekennzeichnet durch:

Mittel (3) zur Erzeugung eines Identifikationscodes, um die ersten und zweiten Informationsdaten von den Speichermitteln (1) zu unterscheiden,

Mittel (4) zum Komprimieren des Wertebereichs des Binärcodes in Übereinstimmung mit dem Identifikationscodes;

Mittel (6) zur Konvertierung des komprimierten Binärcodes und des Identifikationscodes in dezimale digitale Codes in Übereinstimmung mit dem Identifikationscode; und

Speichermittel (7) zum Speichern der dezimalen Binärcodes.

2. Binärcode-Prozessor nach Anspruch 1, wobei der Binärcode ein Hexadezimalcode ist.

3. Binärcode-Prozessor nach Anspruch 2, wobei die den Identifikationscode erzeugenden Mittel (3) einen Diskriminator

(3) zum Vergleich des Hexadezimalcodes mit einem vorbestimmten Wert enthalten.

4. Binärcode-Prozessor nach Anspruch 3, wobei der Diskriminator (3) einen einzelnen Binärbit erzeugt.

5. Binärcode-Prozessor nach Anspruch 4, wobei die Komprimierungsmittel (4) einen Subtrahierer (4) enthalten, um einen vorbestimmten Wert von dem Hexadezimalcode abzuziehen.

6. Verfahren zur Konvertierung einer Vielzahl von 8-Bit-JIS- oder ASC II-Werten in eine korrespondierende Folge von Dezimalziffern, wobei das Verfahren dadurch gekennzeichnet ist:

Erzeugung eines Attributbits für jeden 8-Bit-Wert, um anzuzeigen, ob der Wert größer als (80)H ist; Abspaltung des höchstwertigen Bits von jedem 8-Bit-Wert;

Subtrahieren von (20)H von jedem resultierenden 7-Bit-Wert;

Subtrahieren von (80)H von jedem Bit-Wert, von dem das korrespondierende Attributbit anzeigt, daß der Original-8-Bit- Wert größer als (80)H war;

Konvertieren des resultierenden Wertes für jeden Original-8- Bit-Wert in ein Paar von Dezimalziffern Verketten des Attributbits für nicht mehr als drei 8-Bit-Werte in einen 3-Bit Attributwert Konvertieren des 3-Bit-Attributwertes in eine dezimale Attributziffer; und

Verketten der Attributziffer und der Dezimalziffern für die drei korrespondierenden 8-Bit-Werte.

7. Verfahren zum Konvertieren einer Kette von Dezimalziffern, erzeugt durch ein Verfahren nach Anspruch 6, zurück in ein binäres JIS- oder ASC II-Format, wobei das Verfahren umfaßt:

Konvertieren der Attributziffer in drei Attributbits, wobei jedes einem Paar von Dezimalziffern entspricht;

Konvertieren von Paaren von Dezimalziffern in binäre Werte; Addieren von (20)H zu den Binärwerten; und

Addieren von (80)H zu jedem Binärwert, von dem das korrespondierende Attributbit anzeigt, daß der Original-8-Bit- Wert größer als (80)H war.