DE3615310A1 - Vorladeschaltung fuer wortleitungen eines speichersystems - Google Patents

Description

Beschreibung

Die Erfindung betrifft eine Vorladeschaltung für Wortleitungen eines Speichersystems, insbesondere eines solchen mit programmierbaren Zellen.

Bekanntlich wird bei programmierbaren Speichern hoher Dichte ein großer Teil der zum Lesen erforderlichen Zeit dazu verwendet, die ausgewählte Wortleitung auf einen solchen Pegel zu bringen, daß es der betroffenen Speicherzelle möglich ist, genügend Strom zum Kippen des Fühlverstärkers zu leiten.

Dies beruht hauptsächlich auf der langen Signallauf- !5 zeit entlang der betroffenen Wortleitung, der ein hoher Widerstand und eine hohe Kapazität zugeordnet sind, besonders wenn das für die Wortleitung verwendete Material polykristallines Silizium ist.

Insbesondere die Zugriffszeit, die mit dem Chip-Freigabesignal verbunden ist, welches das Speichersystem aus einem standby- oder Bereitsteh-Zustand, in dem alle Schaltungen des Systems gesperrt sind, in einen Betriebs-Zustand für das Lesen einer Date bringt, ist

lang.

Zu dem Zweck, die Zugriffszeit zu den Speicherzellen zu verringern, insbesondere ausgehend von einem Bereitsteh-Zustand, wurde die Lehre gegeben, alle

Wortleitungen während der Bereitsteh-Phasen auf die Versorgungsspannung (Vcc) des Speichers aufzuladen und während der Lese-Phase alle Wortleitungen mit Ausnahme der einen angesteuerten, die eine hohe Betriebsspannung behält, zu erden. In diesem Fall müssen vor

dem Erhalt eines korrekten Lesens alle Wortleitungen mit Ausnahme der einen ausgewählten Wortleitung unter einen Spannungswert fallen, der niedriger ist als der Schwellenwert einer jungfräulichen Zelle oder Neuzelle.

Diese Lösung, die auf viele Weisen akzeptabel ist, hat mehrere Nachteile, speziell wenn sie bei Speichern hoher Dichte angewendet wird. Zu diesen Nachteilen gehören die folgenden Tatsachen:
5

(1) Der beim Umschalten all der Wortleitungen auftretende Stromübergang kann Rauschen auf den geerdeten Versorgungsleitungen hervorbringen;

(2) Die Kapazität, welche das Substrat des Speichersystem und die Wortleitungen koppelt, bewirkt einen Spannungsabfall des Substrats während des Umschalten? mit dem Ergebnis, daß alle mit dem Substrat gekoppelten Knoten einer mehr oder weniger ernsten Störung unterliegen;

(3) Der Widerstand des Substrats trägt merklich zur Entladezeit der Wortleitungen bei, wenn diese alle auf einmal umschalten, und tatsächlich können

2^ diese Wortleitungen schematisiert werden als eine RC-Schaltung, in der R gleich ist dem Widerstandswert der parallelen Widerstände der Streifen aus polykristallinem Silizium, welche die Wortleitungen bilden, plus dem Widerstand des Substrats und des Substrat—Erde-Kontaktes, und bei der C gleich ist der Summe der Kapazitäten aller Wortleitungen gegenüber dem Substrat, und wenn man von den beteiligten Kapazitätswerten (0,5 nF) ausgeht, kann mann den Widerstand des Substrats offensichtlich

nicht außer acht lassen;

(4) Die kapazitive Kopplung aller Wortleitungen und des eine Bit-Leitung bildenden DotierStreifens N

drängt die Bit-Leitung während des Ausgangs der 35

Bereitsteh-Phase auf ein negatives Potential bezüglich Erde; Der Übergang von N nach P (Substrat) kann somit in Durchlaßrichtung vorgespannt werden, was eine Injektion von Minoritätsladungsträgern in

das Substrat bewirkt, mit der Gefahr, daß die

bipolaren parasitären Komponenten, die durch Bit-Leitung (N), Substrat (P) und irgendwelche in der Nähe befindlichen übergänge (K) aebildet werden, in den leitenden Zustand versetzt werden.

Diese Nachteile haben manche Hersteller dazu gebracl..., das Vorladen der Wortleitungen zu vermeiden, was dazu führt, daß die damit verbundenen Nützlichkeiten hinsichtlich Zugriffszeit ungenutzt bleiben.

Der Erfindung liegt die Aufgabe zugrunde, ein Vorladesystem verfügbar zu machen für Wortleitungen von Speichern mit programmierbaren Zellen, das aber auch -5 auf andere Speichertypen ausgedehnt werden kann, bei denen es die Nützlichkeiten des Vorladens im Hinblick auf die Zugriffsgeschwindigkeit sicherstellen würde, ν οbei die erwähnten negativen Wirkungen auf ein

Minimum reduziert sein sollen.
20

Eine Lösung dieser Aufgabe ist im Anspruch 1 angegeben und kann den Unteransprüchen gemäß vorteilhaft weitergebildet werden.

^ΔΌ Mit der Erfindung ist eine Vorladeschaltung verfügbar gemacht worden, die dadurch gekennzeichnet ist, daß sie für jede Wortleitung des Speichers einen Spannungsteiler aufweist, der zwischen einen Versorgungsanschluß der Speicherzelle und Erde angeordnet ist, wo-

bei der Zwischenknoten oder Zwischenabgriff mit der Wortleitung verbunden ist, und daß der Spannungsteiler zwischen dem Zwischenknoten und Erde einen Vorladetransistor aufweist, der elektrische und geometrische

Eigenschaften aufweist, die denen der Speicherzellen 35

ähnlich und in ganz besonders bevorzugter Weise gleich sind.

Die vorliegende Erfindung sieht also vor, die Wort-

BAD ORIGINAL

leitungen des Speichers mit einer Vorladespannung reduzierten Werts zu versorgen, was die Zugriffszeit der Signale begrenzt, während es die mit bisherigen Vorladesystemen verbundenen Nachteile vermeidet.

Gleichzeitig vermeidet die Verwendung eines Spannungsteilers mit einem Vorladetransistor, dessen Eigenschaften denen der Speicherzellen gleichen, üngenauigkeiten und Ungewissheiten bei der Bestimmung der optimalen Vorladespannung, die ansonsten aufgrund des breiten Variationsbereichs der Zelleneigenschaften aufträten.

Die Erfindung und Weiterbildungen der Erfindung sowie ¹^ weitere Aufgabenaspekte werden nun anhand einer Ausführungsform näher erläutert, die in der beiliegenden Zeichnung dargestellt ist. Deren einzige Figur zeigt die Einzelheiten einer Vorladeschaltung, die einer Wortleitung eines Speichers mit einer programmierbaren 2^ Zellenmatrix zugeordnet ist.

In der Zeichnung sind CI-Cn die einer gegebenen Wortleitung WL zugeordneten Speicherzellen, von denen jede über eine je zugehörige Bit-Leitung BLI-BLn mit einer Spannung V beaufschlagt werden kann.

Die Wortleitung WL bildet den Zwischenknoten eines Spannungsteilers, der durch einen Ladetransistor T1 und einen Vorladetransistor T3 gebildet ist. Dabei

ist ersterer Transistor zwischen einen Versorgungsanschluß mit der Spannung Vcc und die Wortleitung geschaltet, während sich letzterer zwischen der Wortleitung und Erde befindet. Der Transistor T3 ist so gewählt, daß er elektrische und geometrische Eigen-35

schäften aufweist, die denen der Zellen CI-Cn des Speichers gleich oder mindestens ähnlich sind.

BAD ORIGINAL

Ein Übertragungstransistor T2, der mit einem Freigabesignai S gesteuert wird, ist der Wortleitung WL zugeordnet, um den Transistor T3 während der aktiven Zyklen des Speichers auszuschließen.
5

Auf diese Weise wird dann, wenn sich das Speichersystem im Bereithalte-Zustand befindet, die Wortleitung WL auf eine Spannung vorgeladen, die zwischen Vcc und Null liegt, was eine hohe Zugriffsgeschwindigkeit der Signale sicherstellt, ohne zu den Nachteilen zu führen, die ansonsten auf einer hohen Vorladespannung beruhen. Die Vorladespannung ist solchermaßen gewählt, daß sie das Minimum darstellt, das
unentbehrlich ist, um eine Neuzelle zum Leiten eines ausreichenden Stroms zu bringen.

Der Transistor T3 weist die gleichen Eigenschaften wie die Speicherzelle auf und gibt die Möglichkeit, die Vorladespannung mit denjenigen Parametern zu
variieren, welche den Übertragungsleitwert (Transkonduktanz) der Zellen beeinflussen. Wenn sich der ubertragungsleitwert erhöht, erhöht sich derjenige des Transistors T3 ebenfalls und folglich verringert

sich die Vorladespannung und umgekehrt.
25

Durch den Spannungsteiler T1, T3 wird auch die Abhängigkeit der Vorladespannung von Versorgungsspannungsänderungen verringert.

Der Transistor T2 trennt die Wortleitung von dem Vorladesystem während aktiver Zyklen. Wie bereits erwähnt, wird er durch das Freigabesignal S des
Speicherchips gesteuert.

Es sei bemerkt, daß der Widerstand der Wortleitung die Vorladespannung längs der gesamten Leitung unregelmäßig macht. Geht man von den niedrigen Strömen aus, die im Spiel sind, ist der Unterschied jedoch

ORIGINAL

ve mach I äs Bigbar .

Das erfίndungsgemäße Vorladesystem ist an alle Arten von Fühlverstärkern anpaßbar, die zum Lesen gespeicherter Daten verwendet werden, ist jedoch besonders geeignet für den Differenztyp, bei welchem der Speicherzellenstrom mit einem Referenzzellenstrom verglichen wird. Im allgemeinen werden die Gates der beiden Zellen von derselben Wortleitung versorgt, und zwar aus Gründen der Symmetrie, so daß bei dieser Schaltung die beiden Zellen auf exakt die gleiche Spannung vorgeladen werden, was zu einer Verbesserung des Ansprechens des Fühlverstärkers führt.

^BAD ORIGI_NAL

Claims (3)

KU ".NKKR- SCHMITT-MLS(A · IflRSCft ; ' : : PYTKYFWYiXITK ·· ■" · - - Kl KnI1KW IM1KVI 31 SGS MICROELETTROKICA S.p.A. K 30 571SM/6 Stradale Primosole, 50 1-95121 Catania, Italien Vorladeschaltung für Wortleitungen eines Speichersystems Patentanspr ü c h e

1. Vorladeschaltung für Wortleitungen eines Speichersystems, insbesondere eines solchen mit programmierbaren Zellen,
dadurch gekennzeichnet, daß für jede Wortleitung (WL) des Speichers ein Spannungsteiler (T1, T3) vorgesehen ist, der zwischen einen Versorgungsanschluß der Speicherzellen (CI-Cn) und Erde geschaltet ist, daß der Zwischenknoten mit der Wortleitung (WL) verbunden ist,

und daß der Spannungsteiler (T1, T3) zwischen dem Zwischenknoten und Erde einen Vorladetransistor (T3) aufweist, dessen elektrische und geometrische Eigenschaften denen der Speicherzellen (CI-Cn) ähnlich, vorzugsweise gleich sind.

2. Vorladeschaltung nach Anspruch 1, dadurch gekenn ze ichnet, daß der Spannungsteiler (T1, T3) einen zwischen dem Versorgungsspannungsanschluß und dem Zwischenknoten angeordneten Ladetransistor (T1) aufweist.

3. Vorladeschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Wortleitung (WL) ein Übertragungstransistor (T2) zugeordnet ist, der durch ein Speicherfreigabesignal gesteuert wird, um den Vorladetransistor (T2) während der aktiven Zyklen des Speichers zu deaktivieren.