DE3613895C2 - - Google Patents

Description

Die Erfindung betrifft einen Digital/Analog-Wandler der im Oberbegriff des Anspruchs 1 angegebenen Art.

Es sind bereits unterschiedliche Digital/Analog(D/A)-Wandler zum Erzeugen eines Analog-Ausgangssignals aus einem digital codierten Signal mit hoher Geschwindigkeit bekannt geworden. Einer dieser Umsetzer weist eine Vielzahl von Stromschaltern, und zwar einen für jedes Bit eines digital codierten Signals auf, die mit einem Widerstands-Kettennetzwerk zum binären Gewichten von Strömen aus den Schaltern verbunden sind. Bei einem D/A-Wandler 10 der eingangs genannten Art, wie er in Fig. 1 gezeigt ist, ist eine Steuerschaltung 12 mit vier Eingangsklemmen vorgesehen, die zum Empfang von vier digitalen Eingangsbitsignalen eines digitalen Eingangssignals ausgelegt sind. Diese digitalen Eingangsbitsignale werden an entsprechende Stromschalter 14, 16, 18 und 20 zum wahlweisen Steuern des Schalters derselben zugeführt. Jeder Stromschalter ist derart angeschlossen, daß er einen Bezugsstrom aus einer entsprechenden Konstantstromquelle 22, 24, 26 oder 28 empfängt, und seine Ausgangsklemme ist an einem entsprechenden Eingang eines R-2R-Kettennetzwerk 30 angeschlossen. Das R-2R-Kettennetzwerk 30 weist einen Ausgang 32 auf, der ebenfalls als Eingang dient, welcher dem bedeutendsten Bit zugeordnet ist. Jeder Stromschalter weist zwischen seiner Ausgangsklemme und der Erde die Streukapazität 36, 38, 40 oder 42 auf.

Die Konstantstromquellen 22 bis 28 sind mit einer Gleich­ spannungsversorgung +V _cc verbunden, um einen Bezugsstrom zu empfangen. Jeder Stromschalter weist zwei Abzweigungen auf, zwischen denen der Bezugsstrom gesteuert wird, um auf ein entsprechendes digitales Eingangsbitsignal hin in die Widerstandskette 30 oder die Erde zu fließen. Das heißt, wenn das digitale Eingangsbitsignal einem ersten Spannungspegel oder einer logischen 1 entspricht, wird der Stromschalter leitend, so daß der Bezugsstrom aus der entsprechenden Konstantstromquelle in die Widerstandskette fließt. Andererseits wird der Stromschalter nichtleitend und der Bezugsstrom fließt zur Erde weiter, wenn das Bit einem zweiten Pegel oder einer logischen 0 entspricht.

Die Schalter 14 und 20 sind üblicherweise Schnellstromschalter, wie etwa bipolare Transistoren oder Feldeffekttransistoren (FET's). Fig. 2 zeigt ein typisches Beispiel eines bekannten Stromschalters, der ein Paar von Schalttransistoren Q₁ und Q₂ enthält, die jeweils in einer linken und in einer rechten Schaltungsabzweigung angeordnet sind. Der Emitter des Schalttransistors Q₁ ist mit dem Ausgang der Konstantstromquelle 22, 24, 26 oder 28 und der Kollektor desselben mit einem entsprechenden Eingang der Widerstandskette 30 verbunden. Der Emitter des Schalttransistors Q₂ ist mit der Konstantstromquelle und der Kollektor mit der Erde verbunden. Die Basis des Transistors Q₂ ist mit einem digitalen Eingangsbit- oder logischen Eingangssignal beaufschlagt, das die Ausgewogenheit oder die Symmetrie des Flusses des Bezugsstroms aus der Konstantstromquelle überwacht. Die Basis des Transistors Q₁ ist mit einem logischen Bezugssignal +V _bb beaufschlagt, das den Schwellenwert einstellt, bei dem die Schaltung in ihrem unsymmetrischen Schaltzustand überführt wird, wobei es dem logischen Eingangssignal gestattet wird, die Ausgewogenheit oder Symmetrie des Stromflusses von einer Abzweigung der Schaltung zur anderen zu ändern. Dadurch wird der Bezugsstrom I zwischen den Transistoren Q₁ und Q₂ gesteuert und entweder auf die Widerstandskette 30 oder zur Erde geleitet. Wenn das logische Eingangssignal einer logischen 1 entspricht, wird der Transistor Q₂ aus- und der Transistor Q₁ eingeschaltet, so daß der Bezugsstrom I über die linke Schaltungsabzweigung auf die Widerstandskette 30 fließt. Wenn ein logisches 0-Eingangssignal den Transistor Q₂ ein- und den Transistor Q₁ ausschaltet, fließt der Bezugsstrom aus der Konstantstromquelle zur Erde.

Aus Fig. 1 geht weiterhin hervor, daß das Widerstandsnetzwerk 30 eine Ohm'sche Kette der herkömmlichen R-2R-Konfiguration, wie vorstehend beschrieben, sein kann, die eine binäre Bewertung oder Gewichtung von Bezugsströmen aus den Stromschaltern 14, 16, 18 und 20 schafft. Dieses Netzwerk weist eine Vielzahl von Widerständen des Wertes R auf, die mit den Bezugszeichen 50, 52 und 54 bezeichnet sind und die jeweils zwischen zwei benachbarten Eingängen des Netzwerks geschaltet sind. Die dem am wenigsten bedeutsamen und dem bedeutendsten Bit zugeordneten Eingänge sind auch mit weiteren Widerständen 56 bzw. 58 mit dem Wert R und ebenfalls mit der Erde verbunden. Die übrigen Eingänge des Netzwerks sind über die Widerstände 60 und 62 mit dem Wert 2R mit der Erde verbunden. Bei dieser Anordnung erniedrigt das Netzwerk 30 jeden aus einem entsprechenden Stromschalter empfangenen Bezugsstrom um den Faktor "zwei", während er in Richtung des Ausgangs 32 fließt. Da der dem bedeutendsten Bit zugeordnete Eingang als Ausgang des Netzwerks dient, wird dafür gesorgt, daß der an diesen gelieferte Bezugsstrom die höchste Bewertung oder Gewichtung aller Bezugsströme I aus den Stromschaltern 14, 16, 18 und 20 aufweist. Alle erniedrigten Bezugsströme werden zusammengefaßt, während sie in Richtung des Ausgangs 32 fließen, um an diesem den Analog-Ausgang zu bilden.

Ein Problem dieses bekannten D/A-Wandlers besteht darin, daß die Streukapazität jedes Stromwandlers, die aufgrund der parasitären Kollektor/Basis-Kapazität seines zugeordneten Schalttransistors zwischen der Ausgangsklemme desselben und der Erde auftritt, aufgeladen oder entladen werden muß, um ein Schalten in jedweder Richtung zu erreichen, was Spannungsspitzen im Ausgang des Umsetzers zur Folge hat. Wie aus Fig. 3 und 4 ersichtlich, kann der Umsetz-Fehler oder können Spannungsspitzen aufgrund der parasitären Kapazität wie folgt verdeutlicht werden.

Wenn die digitalen Eingangsbitsignale von 0000 auf 0001 übergehen, wird nur der Stromschalter 14 eingeschaltet, während die übrigen Schalter ausgeschaltet sind. Angenommen, daß in jedem mit einbezogenen Stromschalter keine Streukapazität vorhanden ist, würde jeder Eingang der Ohm'schen Kette 30 schrittweise auf einen entsprechenden vorbestimmten Wert ansteigen. In Wirklichkeit hat jedoch jeder Stromschalter eine Streukapazität, so daß die sich ergebende Integriertätigkeit den Anstieg jeder Eingangsspannung V _a bis V _d, wie in Fig. 3 gezeigt, verzögert. Die Spannung am Eingang a wird letztlich unter dem fortschreitend geringeren Einfluß der Streukapazitäten 36, 38, 40 und 42 in der genannten Reihenfolge einen mit I×2/3R bezeichneten Pegel erreichen. Wie bekannt, bewirkt das R-2R-Kettennetzwerk eine Erniedrigung jedes Bezugsstroms um einen Faktor von 2 pro Stufe. Dementsprechend werden die Spannungen V _a, V _b, V _c und V _d an den Eingängen a, b, c bzw. d ansteigen und sich, wie in Fig. 3 gezeigt, auf die betreffenden Werte einstellen.

Wenn das digitale Eingangssignal von 0000 auf 1000 übergeht, kann der Stromschalter 20 eingeschaltet werden, so daß die Spannung der gleichen Wellenform wie V _a in Fig. 3 am Eingang d erscheint. Hieraus folgt, daß ein einziger Biteingangsübergang oder ein einziger Übergang von einem Eingangsbit zum anderen Schwankungen in der Zeitverzögerung bewirkt, wodurch Spannungsänderungen am Ausgang 32 bewirkt werden, abhängig davon, welches der Eingangsbits einen Übergang vornimmt.

Die jedem Bit zugeordnete veränderliche Zeitverzögerung ist also die Ursache von Spannungsspitzen 70, die wie in Fig. 4 gezeigt, in V₁ erscheinen. Fig. 4 zeigt die Art und Weise, in der die Spannung am Ausgang 32 sich bei einem Übergang des Digitaleingangssignals von 0111 zu 1000 verändert. In dieser Figur ist die Spannung V₂ diejenige, die sich am Ausgang aufbaut, wenn sich der Stromschalter 20 einschaltet und die Spannung allmählich auf I×2/3R ansteigt. Die andere Spannung V₃ ist diejenige, die am Ausgang 32 erscheint und die das Ausschalten der übrigen Stromschalter 14, 16 und 18 bewirkt. Die sich ergebende Analog-Ausgangsspannung V₁ ist die Summe der Spannungen V₂ und V₃.

Wie ersichtlich, hat die sich ergebende Spannung V₁ eine Spannungsspitze oder eine Einschaltimpulsspitze, die oberhalb des Pegels von I×2/3R auftritt. Es ist nun erwünscht, solche Spannungsspitzen zu unterdrücken, um die Compliance der Analog-Ausgangsspannung mit einem entsprechenden Digitaleingang zu vergrößern.

Aus dem Lehrbuch Tietze/Schenk: Halbleiter-Schaltungstechnik 1983, Seite 17, ist es bekannt, einen ausgangsseitig kapazitiv belasteten Spannungsteiler kapazitiv zu kompensieren. Durch diese Maßnahme wird das Teilungsverhältnis des Spannungsteilers frequenzunabhängig, womit eine nahezu ideale Sprungantwort unter der Voraussetzung erreichbar ist, daß eingangsseitig ein idealer Sprung anliegt.

Der Erfindung liegt die Aufgabe zugrunde, den in Rede stehenden Digital/Analog-Wandler bezüglich seiner Compliance der Analog-Ausgangsspannung mit dem entsprechenden Digitaleingang zu verbessern.

Gelöst wird diese Aufgabe durch die kennzeichnenden Merkmale des Anspruchs 1. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Demnach besteht der Kern der Erfindung darin, Kompensationskondensatoren in das R-2R-Kettennetzwerk des in Rede stehenden Digital/Analog-Wandlers einzusetzen, deren Kapazitätswert demjenigen der Streukapazität der Stromschalter bzw. dem doppelten Wert dieser Streukapazität entspricht.

Durch die erfindungsgemäße Einfügung von Kompensationskondensatoren in das R-2R-Kettennetzwerk wird ein Impedanzausgleich geschaffen, mit dem eine identische Zeitverzögerung für die Ausgangssignale der Stromschalter bewirkt wird, die über die betreffenden Eingänge zu dem Ausgang des Netzwerks fließen, wodurch Spannungsspitzen im Analog-Ausgangssignal unterdrückt werden, die bei einem nicht impedanzkorrigierten Kettennetzwerk unvermeidlich sind. Damit aber ist die Compliance der Analog-Ausgangsspannung mit dem Digital-Eingangssignal entscheidend vergrößert.

Nachfolgend soll die Erfindung anhand der Zeichnung näher erläutert werden; in dieser zeigt

Fig. 1 ein elektrisches Schaltbild eines Digital/Analog-Wandlers nach dem Stand der Technik, der von einem herkömmlichen R-2R-Kettennetzwerk in Kombination mit einer Vielzahl von Stromschaltern Gebrauch macht,

Fig. 2 ein elektrisches Schaltbild eines bekannten Stromschalters, der in Digital/Analog-Wandlern Verwendung findet,

Fig. 3 die Spannungsänderungen an den Eingängen a, b, c und d der Ohm'schen Kette des Digital/Analog-Wandlers von Fig. 1, wenn sich der Stromschalter für das am wenigsten bedeutsame Bit einschaltet,

Fig. 4 die Art und Weise, wie sich eine Spannungsspitze oder eine Einschaltimpulsspitze am Ausgang des Digital/Analog-Wandlers von Fig. 1 entwickelt,

Fig. 5 ein elektrisches Schaltbild eines bevorzugten Ausführungsbeispiels eines gemäß der Erfindung ausgebildeten Digital/Analog-Wandlers, und

Fig. 6 ein äquivalentes Impedanz-Schaltbild des Digital/Analog-Wandlers nach Fig. 5.

Der Digital/Analog-Wandler 100 nach den Fig. 5 und 6 weist eine Steuerschaltung 12 mit Eingangsklemmen, die zum Empfangen eines digitalen 4-Bit- Eingangssignals geeignet sind, eine Vielzahl von identischen Konstantstromquellen 22, 24, 26 und 28, eine Vielzahl von Schnellstromschaltern 14, 16, 18 und 20, die jeweils auf ein entsprechendes, von der Steuerschaltung 12 aus zugeführtes logisches Eingangssignal ansprechen, um einem Bezugsstrom zu gestatten, von einer entsprechenden Konstantstromquelle aus zu ihrer Ausgangsklemme zu fließen, sowie ein Widerstands-Kettennetzwerk 30 der herkömmlichen R-2R-Konfiguration auf. Jeder Stromschalter weist zwischen seiner Ausgangsklemme und der Erde eine Streukapazität 36, 38, 40 oder 42 auf, wie dies mit Bezug auf Fig. 1 beschrieben ist.

Für den D/A-Wandler 100 ist eine Einrichtung vorgesehen, die einen Impedanzausgleich für das R-2R-Kettennetzwerk ermöglicht, um eine identische oder gleichmäßige Zeitverzögerung für die Ausgangssignale der Stromschalter zu schaffen, die über die betreffenden Eingänge zu dem Ausgang des Netzwerks fließen, wodurch Spannungsspitzen oder Einschaltimpulsspitzen, die ansonsten bei dem Analog-Ausgangssignal auftreten, unterdrückt werden. Das R-2R-Kettennetzwerk 30 weist insbesondere einen ersten und einen zweiten Kompensationskondensator 80 und 82 mit dem Wert C auf, die zwischen seine Eingänge a und d, welche dem am wenigsten bedeutsamen bzw. dem bedeutsamsten Bit zugeordnet sind, und der Erde geschaltet sind. Zusätzlich schließt die Ohm'sche Kette dritte Kompensationskondensatoren 84, 86 und 88 mit dem Wert 2C ein, die mit den R-Widerständen 50, 52 bzw. 54 parallel geschaltet sind. Der Kapazitätswert C ist gleich der Größe der Streukapazität jedes Stromschalters 14, 16, 18 oder 20, der im D/A-Wandler 100 Verwendung findet, und dieser Streukapazitätswert ist auch wegen der Verwendung von im wesentlichen identischen Stromschaltern der gleiche.

Fig. 6 zeigt ein vereinfachtes Impedanz-Schaltbild des R-2R-Kettennetzwerks 30 mit solchen C- und 2C-Kompensations­ kondensatoren, die in dieses eingebaut sind. Wenn zunächst der R-Widerstand 56, der C-Kompensationskondensator 80 und die Streukapazität 36 des Stromschalters 14 betrachtet werden, ergibt sich eine Impedanz wie folgt:

Diese sich ergebende Impedanz Z ist als Impedanzblock 92 in Fig. 6 dargestellt. Auf gleiche Art und Weise wird auch die Impedanz einer Parallelkombination des R-Widerstandes 50, 52 oder 54 und des 2C-Kompensationskondensators 84, 86 oder 86, der jeweils zwischen zwei benachbarten Eingängen a, b, c und d des Netzwerks 30 geschaltet ist, errechnet, so daß sie, wie in Fig. 6 dargestellt, gleich Z ist.

Betrachtet man die Eingänge b und c, die den Bitstellen mit Ausnahme des am wenigsten bedeutsamen und des bedeutsamsten Bits zugeordnet sind, müßte die kombinierte Impedanz, die sich aus dem mit diesen verbundenen 2R-Widerstand 60 oder 62 und der Streukapazität 38 oder 40 des zugeordneten Stromschalters 16 oder 18 ergibt, sein, und dieser Wert ist gleich 2Z. Diese sich ergebende Impedanz 2Z ist zur Vervollständigung des Impedanznetzwerks in Fig. 6 dargestellt.

Das in Fig. 6 dargestellte Impedanznetzwerk hat eine spezifische Verteilung der Impedanzen Z und 2Z, die mit der der Widerstände R und 2R in dem herkömmlichen R-2R-Kettennetzwerk identisch ist. Eines der wichtigsten Merkmale dieses Impedanznetzwerks ist, daß die Impedanz, gesehen von jedem Eingang a, b, c oder d aus in Richtung des Ausgangs 32 oder der (nicht dargestellten) Last, die damit verbunden ist, gleich 2Z/3 ist. Dementsprechend wird der von irgendeinem Stromschalter gelieferte Bezugsstrom I eine Spannung gleichbleibender Wellenform an jedem Eingang des Impedanznetzwerks entwickeln, unabhängig davon, welcher Stromschalter in Erwiderung auf das entsprechende digitale Eingangsbitsignal eingeschaltet ist.

Die Teilung der an jedem Eingang gebildeten Spannung beseitigt durch die Impedanzen Z und 2Z jedweden Unterschied in der relativen Phasenverzögerung, während die Bezugsströme um einen Faktor "zwei" pro Stufe gleichmäßig erniedrigt werden, während sie in Richtung des Ausgangs 32 fließen. Als Folge davon werden Übergänge an irgendeinem der Eingänge des Kettennetzwerkes, die sich aus dem Schalten von entsprechenden Stromschaltern ergeben, entsprechende Veränderungen in der Spannung an dem Ausgang des Kettennetzwerks zu fast genau der gleichen Zeit wegen des Nichtvorhandenseins einer veränderlichen Zeitverzögerung bewirken mit dem Endergebnis, daß es keine oder im wesentlichen keine Spannungsspitzen im Analog-Ausgang gibt. Bei der herkömmlichen Schaltungsanordnung nach Fig. 1 können logische Übergänge an Eingangsklemmen des Umsetzers 10 Stromimpulsspitzen über die Kollektor/Basis-Kapazitäten von Schalttransistoren in die Ausgangsklemme hineinkoppeln. So werden beispielsweise logische Übergänge von 0111 zu 1000 eine Impulsspitze oder eine Spannungsspitze von 300 mV hervorrufen, wobei der Wert I×2/3R gleich 2V ist. Durch die vorbeschriebene Maßnahme kann diese Impulsspitze auf einen unteren Wert von ungefähr 50 mV reduziert werden.

Es können auch Stellkondensatoren als Kompensationskondensatoren der Werte C und 2C verwendet werden, um die Streukapazität der mit einbezogenen Stromschalter genau anzupassen. Weiterhin sollten, falls der Widerstand und die Kapazität der mit dem Ausgang des Umsetzers verbundenen Last nicht vernachlässigbar sind, der Widerstandswert des Widerstands 58 und der Kapazitätswert des Kompensationskondensators 82, die beide mit dem Ausgang 32 des Kettennetzwerks verbunden sind, unter Berücksichtigung der Impedanz der Last ausgewählt werden, so daß der sich ergebene Widerstand und die sich ergebende Kapazität gleich dem Wert R bzw. C sind. Außerdem können die Stromschalter Feldeffekttransistoren (FET's) anstatt bipolare Transistoren aufweisen.

Claims (3)

1. Digital/Analog-Wandler mit einer Vielzahl von der Bit-Anzahl der digitalen Eingangssignale entsprechenden Stromschaltern, die in Erwiderung auf die Bit-Signale eines digitalen Eingangssignals wahlweise leitend gemacht werden, mit Einrichtungen zum Liefern eines Bezugsstroms an die Stromschalter und mit einem R-2R-Kettennetzwerk, dessen Eingänge jeweils mit der Ausgangsklemme eines Stromschalters und mit dem Wandlerausgang verbunden sind, und das Widerstände des Wertes R umfaßt, die jeweils zwischen zwei benachbarte Eingänge sowie jeweils zwischen die Eingänge für das am wenigsten bedeutsame bzw. das bedeutsamste Bit und einen gemeinsamen Spannungspunkt geschaltet sind, und Widerstände des Wertes 2R, von denen jeder zwischen einen Eingang, der den Bit-Stellen mit Ausnahme des am wenigsten bedeutsamen und des bedeutsamsten Bits zugeordnet ist, und den gemeinsamen Spannungspunkt geschaltet ist, wobei der Eingang für das bedeutsamste Bit als Ausgang des R-2R-Kettennetzwerks dient, und wobei jeder Stromschalter zwischen seiner Ausgangsklemme und dem gemein­ samen Spannungspunkt eine Streukapazität des Wertes C aufweist, gekennzeichnet durch Kompensationskondensatoren (80, 82) des Wertes C, die jeweils zwischen die Eingänge für das am wenigsten bedeutsame bzw. das bedeutsamste Bit und den gemeinsamen Spannungspunkt geschaltet sind, und Kompensationskondensatoren (84, 86, 88) des Wertes 2C, von denen jeder parallel zu einem entsprechenden der R-Widerstände (50, 52, 54) geschaltet ist, die zwischen zwei benachbarte Eingänge des R-2R-Kettennetzwerks geschaltet sind.

2. Digital/Analog-Wandler nach Anspruch 1, bei dem jeder Stromschalter eine symmetrische Transistor-Schalteinrichtung mit zwei Abzweigungen umfaßt, die jeweils einen Schalttransistor einschließen und vom Bezugsstrom betätigt sind, wobei der Schalttransistor in der einen Abzweigung das digitale Eingangsbitsignal und der Schalttransistor in der anderen Abzweigung eine Schwellenstellspannung empfängt, wobei die Schalttransistoren abwechselnd eingeschaltet werden, um den Bezugsstrom zwischen den beiden Abzweigungen in Erwiderung auf das digitale Eingangsbitsignal zu schalten, dadurch gekennzeichnet, daß die Streukapazität des Stromschalters (14, 16, 18, 20) sich aus der parasitären Kollektor/Basis-Kapazität des Schalttransistors in der anderen Abzweigung ergibt.

3. Digital/Analog-Wandler nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Einrichtungen zum Liefern eines Bezugsstroms eine Vielzahl von Konstantstromquellen (22, 24, 26, 28) umfassen, die jeweils mit einem entsprechenden der Stromschalter (14, 16, 18, 20) verbunden sind.