[go: up one dir, main page]

DE3540452A1 - Verfahren zur herstellung eines duennschichttransistors - Google Patents

Verfahren zur herstellung eines duennschichttransistors

Info

Publication number
DE3540452A1
DE3540452A1 DE19853540452 DE3540452A DE3540452A1 DE 3540452 A1 DE3540452 A1 DE 3540452A1 DE 19853540452 DE19853540452 DE 19853540452 DE 3540452 A DE3540452 A DE 3540452A DE 3540452 A1 DE3540452 A1 DE 3540452A1
Authority
DE
Germany
Prior art keywords
film
thin
ions
semiconductor film
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853540452
Other languages
English (en)
Other versions
DE3540452C2 (de
Inventor
Hisao Hayashi
Takashi Tokio/Tokyo Noguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE3540452A1 publication Critical patent/DE3540452A1/de
Application granted granted Critical
Publication of DE3540452C2 publication Critical patent/DE3540452C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

TER MEER · MÜLLER · STEINMEiSTER
Verfahren zur Herstellung eines Dünncchichttransistors
BESCHREIBUNG
Die Erfindung betrifft ein Verfahren zur Herstellung eines Dünnschichttransistors gemäß dem Oberbegriff des Patentanspruchs Ί. Ein derartiger Dünnschichttransistor, der auch als Dünnfilmtransistors (TFT-Thin Film Transistor) bezeichnet werden kann, kann beispielsweise ein PoIysilizium-Dünnschichttransistor sein.
Die Herstellung eines konventionellen Polysilizium-Dünnschichttransistors bei niedriger Temperatur wird nach-
IQ folgend näher beschrieben. Wie der Figur IA zu entnehmen ist, wird ein Polysiliziumfilm 2 auf einem Glassubstrat 1 bei einer Temperatur von 6 00 0C oder darunter niedergeschlagen. Die Herstellung des Polysiliziumfilms 2 erfolgt mit Hilfe eines Chemical-Vapor-Deposition-Verfahrens bei niedrigem Druck (LPCVD-Verfahren bzw. Low-Pressure Chemical Vapor Deposition Method). Das Glässubstrat 1 besitzt einen Schmelzpunkt von zum Beispiel 680 0C. Ionen: eines elektrisch inaktiven Elementes, zum Beispiel Si -Ionen, werden in den Polysiliziumfilm implantiert, um einen amorphen Siliziumfilm 3 zu erhalten, wie er in Figur IB dargestellt ist. Die erhaltene Struktur wird bei Temperaturen zwischen 500 0C bis 600 0C getempert, um einen Festkörperphasen-Wachstumsvorgang bzw. Kristallisationsvorgang im amorphen Siliziumfilm 3 durchzuführen. Das bedeutet, daß der in Figur IC dargestellte Polysiliziumfilm 4 eine größere Kristallkorngröße (nicht dargestellt) als der Polysiliziumfilm 2 besitzt. Wie in Figur ID gezeigt ist, werden vorbestimmte Bereiche des Polysiliziumfilms 4 weggeätzt, um ein ge-
3Q wünschtes Muster zu erhalten. Auf die so gebildete
TER MEER · MÜLLER · STEINMEiS T ER
-4-
Struktur wird anschließend ein SiO3-FiIm 5 mit Hilfe des CVD-Verfahrens bei einer Temperatur von etwa 400 0C niedergeschlagen. Auf diesen SiO3-FiIm 5 wird nachfolgend ein Mo-Film 6 (Molybdän-Film) aufgesputtert. Dann werden vorbestimmte Bereiche des Mo-Films 6 und des SiO3-FiImS 5 nacheinander weggeätzt, um eine Mo-Gateelektrode 7 mit vorbestimmter Struktur und einen Gateisolationsfilm 8 aus SiO3 zu erhalten, der dieselbe Struktur wie die Mo-Gateelektrode 7 besitzt. Im Anschluß daran werden durch ein Ionenimplantationsverfahren Verunreinigungen vom η-Typ bzw. n-Leitungstyp, beispielsweise Phosphor (P), in den Polysiliziumfilm 4 mit hoher Konzentration eingebracht, wobei die Mo-Gateelektrode und der Gateisolationsfilm 8 als Maske verwendet werden.
Die Phosphorionen im Polysiliziumfilm 4 sind in der Figur IE durch Kreise dargestellt. Die erhaltene Struktur wird bei einer Temperatur von etwa 600 0C getempert, um die Verunreinigungen elektrisch zu aktivieren, so daß ein Source-Bereich 9 vom η -Typ und ein Drain-Bereich 10 vom η -Typ erhalten werden, wie der Figur IF zu entnehmen ist. Wie weiterhin die Figur IG zeigt, wird anschließend auf der gesamten Oberfläche dieser Struktur mit Hilfe des CVD-Verfahrens ein SiO3-FiIm 11 aufgebracht, und zwar bei einer Temperatur von etwa 400 °C. Dieser Film 11 dient als Passivierungs- bzw. Schutzschicht. Sodann werden vorbestimmte Bereiche des SiO„-Films 11 weggeätzt, um Kontaktlöcher 11a und 11b zu erhalten. Im Anschluß daran wird die gesamte Fläche mit Aluminium bedeckt. Dieses Aluminium wird anschließend bereichsweise weggeätzt, so daß auf diese Weise Elektroden 12 und 13 in den Kontaktlöchern 11a und 11b erzeugt werden. Die Herstellung des η-Kanal PoIysilizium-Dünnschichttransistors ist damit beendet.
Das konventionelle Herstellungsverfahren zur Bildung des Polysilizium-Dünnschichttransistors durch einen Prozeß bei niedriger Temperatur hat jedoch die folgenden Nachteile:
TER MEER · MÖLLER ■ STEINMEI5-TER
—
Die Temperung des amorphen Siliziumfilms 3 zur Durchführung des Festkörperphasen-Wachstumsvorgangs bzw. zur Kristallisation des amorphen Siliziumfilms 3 läuft getrennt von der Temperung zur elektrischen Aktivierung der Verunreinigungen zur Bildung des Source-Bereiches 9 und des Drain-Bereiches 10 ab, so daß ein relativ komplizierter Herstellungsprozeß vorliegt. Weiterhin liegt ein Teil der ionenimplantierten Verunreinigungen im Polysiliziumfilm 4 im Bereich von Korngrenzen innerhalb des PoIysiliziumfilms 4, so daß es schwierig ist, diese im Bereich derKorngrenzen liegenden Verunreinigungen durch Temperung elektrisch zu aktivieren. Der gesamte Aktivierungswirkungsgrad hinsichtlich dieser Verunreinigungen ist somit gering. Die dotierten Verunreinigungsionen werden zwangsläufig durch Kanalwirkungen nach ihrer Implantation in den Polysiliziumfilm 4 bis zu einem gewissen Grad beeinflußt. Während der nachfolgenden Temperung lassen sich daher die Verunreinigungen in den Source- und Drain-Bereichen 9 und 10 nicht gleichmäßig aktivieren.
Ein koventioneller Dünnschichttransistor ist bereits in der Literaturstelle "45th Lecture Articles of the Japan Society of Applied Physics" (1984), Nummern 14ρ-Α-4 bis 14ρ-Α-6, Seiten 407 bis 408, beschrieben.
Dieser Dünnschichttransistor ist ein Polysilizium-Dünnschichttransistor, der verbesserte Transistoreigenschaften _aufgrund eines ultradünnen Polysiliziumfilms, aufgrund von Verbesserungen beim Wachstumsvorgang der Kristallkörner sowie aufgrund von Verbesserungen der Leitfähigkeitseigenschaften des ultradünnen Polysiliziumfilms infolge thermischer Oxidation, und aufgrund einer Temperung der Struktur in einer Wasserstoffatmosphäre bei einer Temperatur von 400 0C besitzt, nachdem ein Si,N4-Film mit Hilfe eines Plasma-CVD-Verfahrens auf den 5 ultradünnen Polysiliziumfilm des Dünnschichttransistors aufgebracht worden ist.
TER MEER · MÜLLER · STEIN M^ISTSIR '
-6-
Der Erfindung liegt die Aufgabe zugrunde, die oben genannten Nachteile bei der Herstellung des konventionellen Dünnschichttransistors zu vermeiden und insbesondere ein Verfahren anzugeben, bei dem die genannten beiden Tempervorgänge nicht getrennt voneinander durchgeführt zu werden brauchen, und bei dem sichergestellt ist, daß die Verunreinigungen in den Drain- und Source-Bereichen im Vergleich zum konventionellen Dünnschichttransistor gleichmäßiger aktiviert werden können. 10
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben.
Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Ein Verfahren nach der vorliegenden Anmeldung zur Herstellung eines Dünnschichttransistors zeichnet sich durch folgende Verfahrensschritte aus:
- Bildung eines dünnen polykristallinen Halbleiterfilms auf einem gegebenen Substrat,
- Implantation bestimmter Ionen in den dünnen polykristallinen Halbleiterfilm zur Bildung eines dünnen amorphen Halbleiterfilms,
- Bildung eines Gateisolationsfilms und einer Gateelektrode auf dem dünnen amorphen Halbleiterfilm, '- Dotierung des dünnen amorphen Halbleiterfilms mit Verunreinigungs- bzw. Dotierungsmaterial zur Bildung von Source- und Drain-Bereichen unter Verwendung der Gateelektrode und des Gateisolationsfilms als Masken, und
- Temperung zur Durchführung eines Kristallwachstumsvorganges in dem dünnen amorphen Halbleiterfilm sowie zur gleichzeitigen Aktivierung der Verunreinigungen zur Bildung der Source- und Drainbereiche.
COPY
TER MEER · MÜLLER · STEINMEiSTER
— 7 —
Der Kristallwachstumsvorgang kann auch als Festkörperphasen-Wachstumsvorgang bezeichnet werden.
Nach einer vorteilhaften Weiterbildung der Erfindung ist der dünne polykristalline Halbleiterfilm ein Polysiliziumfilm. Die genannten Filme können auch als Schichten bezeichnet werden.
Nach einer anderen vorteilhaften Weiterbildung der Erfindung werden als Ionen Si -Ionen mit einer Dosis von 1x10 15 cm"2 bis 5xlO15 cm"2 implantiert.
Vorteilhafterweise kann der Polysiliziumfilm durch einen CVD-Prozeß bei niedrigem Druck (LPCVD-Prozeß bzw. Low-Pressure-Chemical-Vapor-Deposition Method) und einer Substrattemperatur von 580 0C bis 600 0C hergestellt werden.
Das gegebene Substrat kann dabei vorzugsweise ein Glassubstrat enthalten bzw. als Glassubstrat ausgebildet sein.
Bei dem Verfahren nach der vorliegenden Anmeldung brauchen der Temperprozeß zur Durchführung des Kristallwachstumsverfahrens (Festkörperphasen-Wachstumsvorgang) im dünnen amorphen Halbleiterfilm und der Tempervorgang zur elektrischen Aktivierung der Verunreinigungen zur Bildung
der Source- und Drain-Bereiche nicht getrennt vorgenommen zu werden. Die Anzahl der Verfahrensschritte zur Herstellung des Dünnschichttransistors wird somit verringert. Zusätzlich können die Verunreinigungen in den Source- und Drain-Bereichen im Vergleich zum konventionellen Verfahren bzw. konventionellen Transistor gleichförmiger aktiviert werden.
COPY
TER MEER · MÜLLER ■ STEINNIEiSTER
-8-
Das erfindungsgemäße Verfahren wird nachfolgend anhand der Zeichnung näher erläutert. Es zeigen:
Fig. IA bis IG Querschnitte durch einen Polysilizium-Dünnschichttransistor in verschiedenen zu
einem konventionellen Niedrigtemperaturverfahren gehörenden Verfahrensstufen, und Fig. 2A bis 2C Querschnitte durch einen η-Kanal PoIy-
silizium-Dünnschichttransistor in verschiedenen Stufen des Verfahrens nach der
vorliegenden Anmeldung.
Im Nachfolgenden wird unter Bezugnahme auf die Figuren 2A bis 2C ein Ausführungsbeispiel eines Verfahrens nach der vorliegenden Anmeldung zur Herstellung eines PoIysilizium-Dünnschichttransistors beschrieben. Gleiche Elemente wie in den Figuren IA bis IG sind dabei mit den gleichen Bezugszeichen versehen. Sie werden nicht nochmals gesondert beschrieben.
Ein Polysiliziumfilm 2 mit einer Dicke von zum Beispiel 80 nm (800 A) wird mit Hilfe des LPCVD-Verfahrens (Low-Pressure-Chemical-Vapor-Deposition Method) auf einem Glassubstrat 1 bei einer Temperatur von etwa 580 0C bis 600 0C in der bereits unter Figur IA beschriebenen Weise niedergeschlagen.
In den Polysiliziumfilm 2 werden anschließend bei einer Beschleunigungsenergie von 40 keV die bereits genannten si -Ionen implantiert, und zwar entsprechend einer Dosis von 1x10 cm bis 5x10 cm" , um den bereits unter Figur IB beschriebenen amorphen Siliziumfilm 3 zu erhalten.
wie die Figur 2A erkennen läßt, ist ein vorbestimmter Bereich des amorphen Siliziumfilms 3 zur Bildung eines gewünschten Musters weggeätzt. Auf die gesamte obere
TER MEER · MÜLLER · STEINMEiSTER
—— = 54052
-9-
Fläche der so erhaltenen Struktur wird ein SiOp-FiIm mit einer Dicke von zum Beispiel 100 nm (1000 A) mit Hilfe des LPCVD-Verfahrens aufgebracht, und zwar in derselben wie unter der Figur ID bereits beschriebenen Weise. Sowohl der amorphe Siliziumfilm 3 als auch die freigelegte Fläche des Substrats 1 werden also mit diesem Film 5 bedeckt. Anschließend wird ein Mo-Film 6 (Molybdän-Film) mit einer Dicke von zum Beispiel 300 nm (3000 A) auf die Oberfläche des SiO2-FiImS 5 aufgesputtert.
Wie in Figur 2B dargestellt ist, werden bestimmte Bereiche des Mo-Films 6 und des SiO2-FiImS 5 nacheinander weggeätzt, um eine Gateelektrode 7 und einen Gateisolationsfilm 8 zu erhalten. Dieser Vorgang ist derselbe, wie
1^ der bereits unter Figur IE beschriebene Vorgang. Anschließend werden P+-Ionen in den amorphen Siliziumfilm implantiert, wobei die Gateelektrode 7 und der Gateisolationsfilm 8 wiederum als Masken dienen. Die Phosphorionen innerhalb des amorphen Siliziumfilms 3 sind in Figur 2B durch Kreise dargestellt.
Die so erhaltene Struktur wird bei etwa 600 0C getempert, um ein Festkörperphasen- bzw. Kristallwachstum in dem amorphen Siliziumfilm 3 zu bewirken, um auf diese Weise einen Polysiliziumfilm 4 zu erhalten, wie in Figur 2C angedeutet ist. Zur selben Zeit werden die dotierten Phosphorionen elektrisch aktiviert, so daß dadurch ein Source-Bereich 9 vom n+-Typ und ein Drain-Bereich 10 vom n+-Typ erhalten werden. Anschließend werden entsprechend der Figur IG auf der so erhaltenen Struktur ein SiO9-FiIm 11 als Passivierungs- bzw. Schutzfilm sowie Elektroden 12 und 13 gebildet, wonach die Herstellung des η-Kanal Polysilizium-Dünnschichttransistors beendet
ist.
Entsprechend dem Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Anmeldung werden der Festkörperphasen-
ORiGINAL INSPECTED
TER MEER · MÜLLER · STEINMEIST^R
bzw. Kristallwachstumsvorgang in dem amorphen Siliziumfilm und die Aktivierung der Verunreinigungen zur Bildung der Source- und Drain-Bereiche 9 und 10 während eines einzigen Temperprozesses durchgeführt. Im Vergleich zum konventionellen Verfahren nach den Figuren IA bis IG kann daher ein Temperprozeß fortgelassen bzw. eingespart werden, was das Herstellungsverfahren erheblich vereinfacht. Beim oben beschriebenen Verfahren nach der vorliegenden Anmeldung werden Festkörperphasen- bzw. Kristallwachstumsprozeß innerhalb des amorphen Siliziumfilms 3 und Aktivierung der implantierten Verunreinigungen gleichzeitig durchgeführt. Die Verunreinigungen in den Source- und Drain-Bereichen 9 und 10 können daher gegenüber dem konventionellen Verfahren bzw. konventionellen Dünnschichttransistor gleichmäßiger aktiviert werden.
Beim zuvor beschriebenen Temperprozeß werden Kristallkeime hauptsächlich in dem mit Phosphorionen implantierten Bereich des amorphen Siliziumfilms 3 während des Festkörperphasen- bzw. Kristallwachstumsvorganges des Films 3 gebildet. Aus diesen Kristallkeimen werden zunächst kleine Kristalle und dann große Kristallkörner, so daß dadurch die Größe der Kristallkörner in den Source- und Drain-Bereichen 9 und 10 gegenüber dem konventionellen Dünn-Schichttransistor ansteigt. Das bedeutet, daß die Fläche der Korngrenzen im Vergleich zum konventionellen Dünnschichttransistor abnimmt, so daß entsprechend der Abnahme der Korngrenzenfläche (Gesamtfläche aller Korngrenzen) die Verunreinigungengegenüber dem konventionellen Dünnschichttransistor effektiver aktiviert werden können. Durch Verwendung kleiner Kristalle als Kristallkeime wird erreicht, daß das Kristallwachstum entlang einer Richtung parallel zur Oberfläche des amorphen Siliziumfilms 3 fortschreitet. Die im Kanalbereich 4a (vgl. Figur 2C) des Polysiliziumfilms 4 aufgrund des oben beschriebenen Festkörperphasenbzw. Kristallwachstumsvorganges erhaltene Kristallkorngröße ist größer als beim konventionellen Dünnschichttransistor.
TER MEER · MÜLLER · STEINMElStER
-11-
Innerhalb des Kanalbereichs wird beim Betrieb des Dünnschichttransistors ein Kanal gebildet. Die Träger- bzw. ladungsträgerbeweglichkeit in dem nach dem Verfahren nach der vorliegenden Anmeldung hergestellten Dünnschichttransistor ist somit gegenüber dem konventionellen Dünnschichttransistor verbessert.
Da gemäß dem Verfahren nach der vorliegenden Anmeldung die Verunreinigungen zur Bildung der Source- und Drain-Bereiche
iQ 9 und 10 durch Ionenimplantation eingebracht werden, nachdem in den Polysiliziumfilm 2 Si -Ionen zur Bildung des amorphen Siliziumfilms 3 implantiert worden sind, werden die implantierten Verunreinigungen praktisch nicht durch Xanaleffekte beeinflußt. Das. implantierte Verunreinigungsprofil des Dünnschichttransistors gemäß der vorliegenden Anmeldung ist daher gleichmäßiger als beim konventionellen Dünnschichttransistor. Die Verunreinigungen in den Source- und Drain-Bereichen 9 und 10 können daher gleichmäßiger als beim konventionellen Dünnschichttransistor aktiviert werden.
Das anhand der Figuren 2A bis 2G beschriebene Verfahren ist lediglich als Beispiel zu verstehen. Verschiedene Änderungen und Modifikationen sind möglich, ohne den Rahmen der Erfindung zu verlassen. So können Ionen eines elektrisch inaktiven Elementes, beispielsweise F -Ionen (Fluor-Ionen) anstelle von Si -Ionen verwendet werden, um mit Hilfe einer entsprechenden Ionenimplantationsquelle den Polysiliziumf ilm 2 in einen amorphen Film 3 umzuwandeln.
Die Ionenimplantationsquelle, die zur Bildung der Source- und Drain-Bereiche 9 und 10 benutzt wird, muß nicht unbedingt eine P -Ionenquelle sein. Vielmehr können hierzu auch Ionen anderer Elemente verwendet werden. Darüber hinaus kann das Material der Gateelektrode 7 auch ein anderes hitzebeständiges Metall , beispielsweise W (Wolfram) sein bzw. enthalten, ohne einen Mo-Anteil. Die Gateelektrode 7 kann aber auch aus einem hitzebetändigen
TER MEER · MÜLLER · STEINMEiS T ER
Metallsilicid (Siliziununetallverbindung) bestehen. Anstelle des Polysiliziumfilms 2 kann auch ein anderer dünner polykristalliner Halbleiterfilm verwendet werden. Der Polysiliziumfilm 2 kann ferner durch andere Verfahren hergestellt werden, beispielsweise durch ein Glühentladungs-Zersetzungsverfahren (Plasma-CVD-Verfahren) anstelle des LPCVD-Verfahrens. Beim Glühentladungs-Zersetzungsverfahren kann der Polysiliziumfilm 2 beispielsweise bei einer Temperatur von etwa 200 0C oder darunter hergestellt werden.

Claims (5)

  1. 3540452 TER M EE R -MÜLLER-STEIN M El STER
    PATENTANWÄLTE - EUROPEAN PATENT ATTORNEYS
    Dipl.-Chem. Dr. N. ter Meer Dipl. Ing. H. Steinmeisfer
    Artur-LadebecK-StrasseBI
    45
    D-8OOO MÜNCHEN 80 D-4800 BIELEFELD 1
    S85P347DE00 14. November 1985
    Mü/Ur/b
    SONY CORPORATION
    7-35 Kitashinagawa 6-chome,
    Shinagawa-ku, Tokyo, Japan
    Verfahren zur Herstellung eines Dünnschichttransistors Priorität: 15. November 1984, Japan, Ser.No. 241239/84 (P)
    PATENTANSPRÜCHE
    ill Verfahren zur Herstellung eines Dünnschichttransistors, gekennzeichnet durch folgende Verfahrensschritte:
    -Bildung eines dünnen polykristallinen Halbleiterfilms (2) auf einem gegebenen Substrat (1),
    - Implantation bestimmter Ionen in den dünnen polykristallinen Halbleiterfilm (2) zur Bildung eines dünnen amorphen Halbleiterfilms (3),
    - Bildung eines Gateisolationsfilms (5) und einer Gateelektrode (7) auf dem dünnen amorphen Halbleiterfilm (3),
    - Dotierung des. dünnen amorphen Halbleiterfilms (3) mit Verunreinigungsmaterial zur Bildung von Source- (9) und Drainbereichen (10) unter Verwendung der Gateelektrode (7) und des Gateisolationsfilms (5) als · Masken, und
    TER MEER · MÜLLER · STEINMEISTeR __„%,.■· 3 54 Q 4 5
    - Temperung zur Durchführung eines KristallwaGhstumsvorgangs in dem dünnen amorphen Halbleiterfilm (3) sowie zur gleichzeitigen Aktivierung der Verunreinigungen zur Bildung der Source- (9) und Drainbereiche (10).
  2. 2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet, daß der dünne polykristalline Halbleiterfilm (2) einen PoIysiliziumfilm umfaßt.
  3. 3. Verfahren nach Anspruch 2,
    dadurch gekennzeichnet, daß als Ionen Si -Ionen mit einer Dosis von 1 χ 10 cm bis
    15-2
    5 χ 10 cm implantiert werden.
  4. 4. Verfahren nach Anspruch 2 oder 3,
    dadurch gekennzeichnet, daß der Polysiliziumfilm durch einen CVD-Prozeß bei niedrigem Druck und einer Substrattemperatur von 580 0C bis 600 0C hergestellt wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das gegebene Substrat (1) ein Glassubstrat umfaßt.
DE3540452A 1984-11-15 1985-11-14 Verfahren zur Herstellung eines Dünnschichttransistors Expired - Fee Related DE3540452C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59241239A JPH0824184B2 (ja) 1984-11-15 1984-11-15 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3540452A1 true DE3540452A1 (de) 1986-06-05
DE3540452C2 DE3540452C2 (de) 1999-07-29

Family

ID=17071271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3540452A Expired - Fee Related DE3540452C2 (de) 1984-11-15 1985-11-14 Verfahren zur Herstellung eines Dünnschichttransistors

Country Status (7)

Country Link
JP (1) JPH0824184B2 (de)
KR (1) KR930010978B1 (de)
CN (1) CN85109088A (de)
DE (1) DE3540452C2 (de)
FR (1) FR2573248B1 (de)
GB (1) GB2167899B (de)
NL (1) NL194524C (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242507A (en) * 1989-04-05 1993-09-07 Boston University Impurity-induced seeding of polycrystalline semiconductors
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
KR950003235B1 (ko) * 1991-12-30 1995-04-06 주식회사 금성사 반도체 소자의 구조
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5985741A (en) 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100612853B1 (ko) * 2004-07-21 2006-08-14 삼성전자주식회사 와이어 형태의 실리사이드를 포함하는 Ｓｉ 계열 물질층및 그 제조방법
CN104409635B (zh) * 2014-12-16 2017-02-22 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
JPS558026A (en) * 1978-06-30 1980-01-21 Matsushita Electric Ind Co Ltd Semi-conductor device manufacturing method
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
JPS59165451A (ja) * 1983-03-11 1984-09-18 Toshiba Corp 半導体装置の製造方法
JPS61191070A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体装置の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
45th Lecture Articles of the Jap.Soc. of Appl. Phys., 1984, Nr. 14p-A-4, 14p-A-6, pp 407-408 *
Appl.Phys.Lett., 37 (10), Nov. 1980, pp 936-937 *
Appl.Phys.Lett., Vol. 41, No. 4, Aug. 1982, pp. 379-381 *

Also Published As

Publication number Publication date
KR860004455A (ko) 1986-06-23
DE3540452C2 (de) 1999-07-29
CN85109088A (zh) 1986-08-27
GB8527737D0 (en) 1985-12-18
GB2167899A (en) 1986-06-04
NL8503123A (nl) 1986-06-02
JPH0824184B2 (ja) 1996-03-06
JPS61119079A (ja) 1986-06-06
GB2167899B (en) 1988-04-27
KR930010978B1 (ko) 1993-11-18
NL194524B (nl) 2002-02-01
NL194524C (nl) 2002-06-04
FR2573248A1 (fr) 1986-05-16
FR2573248B1 (fr) 1991-06-21

Similar Documents

Publication Publication Date Title
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE3311635C2 (de)
DE3019850C2 (de)
DE69033736T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE102007016085B4 (de) Verfahren zur Herstellung eines MOSFET
DE69425632T2 (de) Verfahren zur Herstellung einer kristallisierten Halbleiterschicht und diese verwendender Halbleitervorrichtungen
DE69114418T2 (de) Verfahren zur Herstellung von Polysiliziumdünnfilmtransistoren mit niedrigem Kriechverlust.
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE69625680T2 (de) Herstellung von elektrischen anordnungen aus dünnschicht - schaltungen auf einem organischen substrat
DE3885121T2 (de) Herstellung von Widerständen aus polykristallinem Silizium.
DE69320572T2 (de) Dünnfilm-Halbleiteranordnung und Verfahren zur ihrer Herstellung
EP0491976A1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
WO2002013275A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE3731742A1 (de) Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements
DE2437430A1 (de) Verfahren zur herstellung monokristalliner niedrigtemperatur-epitaxialbereiche durch umwandlung aus einer amorphen schicht
DE19749345A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/336

8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee