[go: up one dir, main page]

DE3530773C2 - - Google Patents

Info

Publication number
DE3530773C2
DE3530773C2 DE3530773A DE3530773A DE3530773C2 DE 3530773 C2 DE3530773 C2 DE 3530773C2 DE 3530773 A DE3530773 A DE 3530773A DE 3530773 A DE3530773 A DE 3530773A DE 3530773 C2 DE3530773 C2 DE 3530773C2
Authority
DE
Germany
Prior art keywords
groove
layer
capacitor
polycrystalline silicon
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3530773A
Other languages
English (en)
Other versions
DE3530773A1 (de
Inventor
Masaaki Tokio/Tokyo Jp Kinugawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3530773A1 publication Critical patent/DE3530773A1/de
Application granted granted Critical
Publication of DE3530773C2 publication Critical patent/DE3530773C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines in einer Nut eines p-Typ-Silizium-Substrats angeordneten Kondensators für integrierte Schaltungsanordnungen, wobei die Seitenwände der Nut senkrecht zur Hauptoberfläche des Substrats angeordnet werden, zur Bildung einer erster Kondensatorelektrode eine n-Typ-Schicht gebildet wird, zur Bildung eines Dielektrikums die Oberfläche thermisch oxidiert wird und zur Bildung einer zweiten Kondensatorelektrode polykristallines Silizium abgeschieden und dotiert wird.
Ein Verfahren dieser Gattung ist aus EP 00 85 988 A1 bekannt.
Aus der US 39 98 674 ist es bekannt, Nuten in einem Substrat mit (100)-Ebene vorzusehen, deren Seitenwandoberflächen durch die (100)-Ebene gebildet sind.
In Fig. 1 der beigefügten Zeichnungen ist ein DRAM-Speicherzellenkondensatorelement gezeigt, das auf einem p-Typ-Siliziumsubstrat 11 gebildet ist. Darin wird eine Nut mit rechtwinkligem Querschnitt durch einen RIE-Prozeß (reaktives Ionenätzen) gebildet. Eine n-Typ-Störstellenregion 15 wird durch Dotieren des Siliziumsubstrats 11 mit einer n-Typ-Verunreinigung bzw. Störstelle an der Wandoberfläche der Nut gebildet. Weiterhin weist das Kondensatorelement einen thermischen Oxidfilm 13 und eine polykristalline Siliziumelektrode 14 auf. 12 stellt einen Feldoxidfilm dar. Mit 16 ist ein Übertragungstransistor bezeichnet, dessen Senkenregion an die n-Typ-Störstellenregion 15 des Kondensatorelementes angrenzt.
Bei unterschiedlichen Kristallorientierungen ist der thermische Oxidfilm 13 längs des Nutenbodens unterschiedlich dick, wodurch die Durchbruchspannung in Bereichen, die in Fig. 1 durch Kreise X dargestellt sind, verschlechtert wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Gattung so zu verbessern, daß ein in einer Nut vorgesehener Kondensator mit guter Ausbeute hergestellt werden kann.
Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des Patentanspruchs 1 gelöst.
Weiterbildungen der Erfindung ergeben sich aus den dem Patentanspruch 1 nachgeordneten Patentansprüchen.
Mit dem erfindungsgemäßen Verfahren ist es möglich, eine einheitliche Oxidationsgeschwindigkeit über den Oberflächen der Nut zu erzielen. Die Durchbruchspannung und mit ihr die Integrationsdichte der Halbleiteranordnung können gesteigert werden, so daß bei der Herstellung eines in einer Nut vorgesehenen Kondensators eine gute Ausbeute erzielbar ist.
Ein bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist im folgenden anhand von Fig. 2 bis 4 der beigefügten Zeichnungen näher beschrieben.
In den Zeichnungen zeigen
Fig. 1 das vorerwähnte DRAM-Speicherzellenkondensatorelement,
Fig. 2 eine in der Draufsicht gezeigte Prinzipdarstellung eines Wafer mit einer nach dem erfindungsgemäßen Verfahren angeordneten Nut,
Fig. 3 eine Prinzipdarstellung zur Erläuterung der Ebenenorientierung der Seitenwände der Nut gemäß Fig. 2 und
Fig. 4A bis 4D Schnittansichten zur Veranschaulichung von aufeinanderfolgenden Schritten des erfindungsgemäßen Verfahrens.
Beim nachfolgend beschriebenen Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens wird ein konventionelles p-Typ-Siliziumsubstrat 21 verwendet, dessen Hauptoberfläche durch die Kristallebene (100) gebildet ist und welches eine Orientierungsfläche oder Flachseite 22 aufweist, welche durch die Kristallebene (110) gebildet ist. Ein Feldoxidfilm 24 wird selektiv auf der Oberfläche des p- Typ-Siliziumsubstrates 21 gebildet. Sodann wird eine Nut 23′ durch selektives RIE gebildet unter Verwendung eines Musters zur Bildung eines Kondensatorelementes in einer Elementenregion. In diesem Zeitpunkt wird, wie in Fig. 2 gezeigt, die Nut 23′ gebildet, so daß sie eine rechtwinklige Ebenenform aufweist und sich in einer Richtung in einem Winkel von 45° in bezug auf die Orientierungsfläche 22 erstreckt. Die Seitenwände der Nut 23′, welche rechtwinklig zur Grundfläche des Substrates sind, werden sämtlich durch die Kristallebene (100), wie in Fig. 3 gezeigt, gebildet bzw. festgelegt. Die Bodenoberfläche der Nut 23′, die parallel zur Hauptoberfläche des Substrates ist, wird durch die Kristallebene (100) festgelegt und gebildet. Somit werden alle Nutwände, welche die Nut 23′ bilden, durch die Kristallebene (100) festgelegt. Die Nut 23′ in Fig. 2 ist nur zu dem Zweck gezeigt, die Richtung zu veranschaulichen, und weicht in Form und Größe von den tatsächlichen Dimensionen stark ab.
Fig. 4A zeigt einen Querschnitt durch eine Elementen­ region mit einer Nut 23′, welche für ein Kondensatorelement gebildet ist.
Nach Bildung der Nut wird ein PSG-Film (phosphordotierter Siliziumoxidfilm) 25 mit einer Filmdiche von ungefähr 300 nm durch einen CVD-Prozeß über die gesamte Fläche, wie in Fig. 4B gezeigt, aufgebracht. Das System wird dann bei 1000°C für 10 Minuten wärmebehandelt bzw. getempert, wodurch Phosphor thermisch vom PSG Film 25 in das Siliziumsubstrat diffundiert, um eine n⁺-Typ-Störstellendiffusionsregion 26 zu bilden.
Darauffolgend wird der PSG Film 25 abgetrennt und die Oberfläche des Siliziumsubstrates thermisch oxidiert, um einen thermischen Oxidfilm 27 zu bilden, welcher eine Dicke von ungefähr 10 nm aufweist. Sodann wird eine polykristalline Siliziumschicht 28 mit einer Dicke von ungefähr 35 nm durch einen CVD-Prozeß aufgebracht. Anschließend wird Phosphor während 30 Minuten diffundiert und eine weitere polykristalline Siliziumschicht 29 über die gesamte Oberfläche abgelagert, um die Nut 23′ zu füllen, wodurch eine Struktur gemäß Fig. 4 erhalten wird.
Danach werden die nicht benötigten Bereiche des thermischen Oxidfiilmes 27 und der polykristallinen Siliziumschichten 28 und 29 entfernt, wodurch ein Kondensatorelement gemäß Fig. 4D gebildet wird, welches eine n⁺-Typ- Störstellendiffusionsregion 26 und eine polykristalline Siliziumschicht 28 als Elektroden und den thermischen Oxidfilm 27 als Dielektrikum aufweist.
Im obigen Kondensatorelement sind die Oberflächen der Nut 23′ sämtlich in der Kristallebene (100), so daß der thermische Oxidfilm 27 eine einheitliche Dicke aufweist. Es ist so möglich, eine durch Ungleichmäßigkeiten des Oxidfilms bedingte Verschlechterung der Durchbruchsspannung zu vermeiden, wodurch ausgezeichnete Charakteristiken erhalten werden.
Beim obigen Ausführungsbeispiel ist die Bodenfläche der Nut parallel zur Grundfläche des Halbleiterwafers. Die Nut kann aber auch einen Boden mit einem V-förmigen Profil aufweisen.
Wie im Vorhergehenden beschrieben wurde, wird eine Nut mit Seitenwänden senkrecht zur Grundoberfläche eines Siliziumsubstrates für ein Kondensatorelement verwendet. Die Integrationsdichte wird erhöht. Eine Verschlechterung der Durchbruchsspannung aufgrund unterschiedlicher Kristallebenen der Bodenfläche und der Seitenflächen der Nut wird vermieden.

Claims (3)

1. Verfahren zum Herstellen eines in einer Nut eines p-Typ-Silizium-Substrats angeordneten Kondensators für eine integrierte Schaltungsanordnung, umfassend folgende Schritte:
  • a) Ausbilden der Nut in einem Silizium-Substrat mit einer Hauptoberfläche in einer (100)-Ebene und mit einer Orientierungsflachseite in einer (110)-Ebene derart, daß die länglichen Seitenwände der Nut einen Winkel von 45° in bezug auf die Orientierungsflachseite bilden, wobei diese Seitenflächen der Nut senkrecht zur Hauptoberfläche und in (100)-Ebenen angeordnet sind,
  • b) Ausbilden einer n-Typ-Schicht auf der gesamten Oberfläche der Nut durch Aufbringen einer eine n-Typ-Verunreinigung enthaltenden Schicht in Form eines PSC-Films, Tempern des Schichtaufbaus und anschließendes Entfernen des Films zur Bildung einer ersten Elektrode des Kondensators,
  • c) thermisches Oxidieren der Oberfläche des Substrates zur Bildung einer dielektrischen Schicht und
  • d) Abscheiden einer Schicht aus polykristallinem Silizium und Dotieren dieser Schicht zur Bildung einer zweiten Elektrode des Kondensators.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die unter Abscheidung von polykristallinem Silizium gebildete zweite Kondensatorelektrode eine weitere polykristalline Siliziumschicht abgelagert wird.
3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die für die Ausbildung des Kondensators nicht benötigten Bereiche der zur Bildung des Dielektrikums gebildeten thermischen Oxidschicht und der polykristallinen Siliziumschichten entfernt werden.
DE19853530773 1984-08-28 1985-08-28 Halbleitervorrichtung und verfahren zu ihrer herstellung Granted DE3530773A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59178646A JPS6156446A (ja) 1984-08-28 1984-08-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE3530773A1 DE3530773A1 (de) 1986-03-06
DE3530773C2 true DE3530773C2 (de) 1993-09-16

Family

ID=16052099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853530773 Granted DE3530773A1 (de) 1984-08-28 1985-08-28 Halbleitervorrichtung und verfahren zu ihrer herstellung

Country Status (4)

Country Link
US (1) US4971926A (de)
JP (1) JPS6156446A (de)
KR (1) KR900008386B1 (de)
DE (1) DE3530773A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255866A1 (de) * 2002-11-29 2004-06-17 Infineon Technologies Ag Verfahren und Strukturen zur Erhöhung der Strukturdichte und der Speicherkapazität in einem Halbleiterwafer
DE102004040047B3 (de) * 2004-08-18 2006-02-16 Infineon Technologies Ag Herstellungsverfahren für einen Kondensator
DE102012100006B4 (de) * 2011-01-14 2020-10-15 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren dafür

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135151A (ja) * 1984-12-05 1986-06-23 Mitsubishi Electric Corp 半導体記憶装置
JPS62293758A (ja) * 1986-06-13 1987-12-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0362568A (ja) * 1989-07-31 1991-03-18 Hitachi Ltd 半導体装置の製造方法
JPH05109984A (ja) * 1991-05-27 1993-04-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
US5451809A (en) * 1994-09-07 1995-09-19 Kabushiki Kaisha Toshiba Smooth surface doped silicon film formation
US5714775A (en) * 1995-04-20 1998-02-03 Kabushiki Kaisha Toshiba Power semiconductor device
US5729045A (en) * 1996-04-02 1998-03-17 Advanced Micro Devices, Inc. Field effect transistor with higher mobility
DE19807776A1 (de) * 1998-02-24 1999-09-02 Siemens Ag Halbleitervorrichtung und entsprechendes Herstellungsverfahren
JP2002520815A (ja) * 1998-07-02 2002-07-09 インフィネオン テクノロジース アクチエンゲゼルシャフト 欠陥の減少したｐ−ｎ接合部を有する集積回路装置
JP2000174148A (ja) 1998-12-09 2000-06-23 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
US6426254B2 (en) * 1999-06-09 2002-07-30 Infineon Technologies Ag Method for expanding trenches by an anisotropic wet etch
US6320215B1 (en) 1999-07-22 2001-11-20 International Business Machines Corporation Crystal-axis-aligned vertical side wall device
US6362040B1 (en) * 2000-02-09 2002-03-26 Infineon Technologies Ag Reduction of orientation dependent oxidation for vertical sidewalls of semiconductor substrates
US20050090073A1 (en) * 2000-12-20 2005-04-28 Actel Corporation, A California Corporation MOS transistor having improved total radiation-induced leakage current
US20050090047A1 (en) * 2000-12-20 2005-04-28 Actel Corporation, A California Corporation. Method of making a MOS transistor having improved total radiation-induced leakage current
TW499729B (en) * 2001-03-16 2002-08-21 Nanya Technology Corp Method of improving uniformity of oxide layer around trench sidewall and manufacture method of deep trench capacitor
CN1610117A (zh) * 2003-10-17 2005-04-27 松下电器产业株式会社 半导体装置及其制造方法
JP2006222379A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体装置およびその製造方法
US8318575B2 (en) 2011-02-07 2012-11-27 Infineon Technologies Ag Compressive polycrystalline silicon film and method of manufacture thereof
JP2014165372A (ja) * 2013-02-26 2014-09-08 Toshiba Corp 不揮発性半導体記憶装置
CN103426828A (zh) * 2013-07-12 2013-12-04 上海新储集成电路有限公司 一种基于绝缘体上硅材料的双极型高压cmos单多晶硅填充深沟道器件隔离工艺

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785886A (en) * 1971-02-22 1974-01-15 Ibm Semiconductor device fabrication utilizing <100> oriented substrate material
US3965453A (en) * 1974-12-27 1976-06-22 Bell Telephone Laboratories, Incorporated Piezoresistor effects in semiconductor resistors
US3998674A (en) * 1975-11-24 1976-12-21 International Business Machines Corporation Method for forming recessed regions of thermally oxidized silicon and structures thereof utilizing anisotropic etching
US4278987A (en) * 1977-10-17 1981-07-14 Hitachi, Ltd. Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations
US4131496A (en) * 1977-12-15 1978-12-26 Rca Corp. Method of making silicon on sapphire field effect transistors with specifically aligned gates
JPS5559753A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Semiconductor device
DE2949360A1 (de) * 1978-12-08 1980-06-26 Hitachi Ltd Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen
JPS5681968A (en) * 1979-12-07 1981-07-04 Toshiba Corp Manufacture of semiconductor device
JPS58137245A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd 大規模半導体メモリ
US4577208A (en) * 1982-09-23 1986-03-18 Eaton Corporation Bidirectional power FET with integral avalanche protection
JPS5961045A (ja) * 1982-09-29 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
JPS6039862A (ja) * 1983-08-12 1985-03-01 Nippon Telegr & Teleph Corp <Ntt> 半導体記憶装置およびその製造方法
JPS6049633A (ja) * 1983-08-26 1985-03-18 Hitachi Cable Ltd 半導体装置
EP0243609A1 (de) * 1986-04-30 1987-11-04 International Business Machines Corporation Komplementäres Halbleiterbauelement und dessen Herstellungsverfahren
JPS639964A (ja) * 1986-06-30 1988-01-16 Nec Corp 半導体記憶素子製造法
JPS6380562A (ja) * 1986-09-24 1988-04-11 Nec Corp 相補型半導体装置
JPS6380561A (ja) * 1986-09-24 1988-04-11 Nec Corp 相補型半導体装置の製造方法
JPS63148675A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JPS63197365A (ja) * 1987-02-12 1988-08-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255866A1 (de) * 2002-11-29 2004-06-17 Infineon Technologies Ag Verfahren und Strukturen zur Erhöhung der Strukturdichte und der Speicherkapazität in einem Halbleiterwafer
DE10255866B4 (de) * 2002-11-29 2006-11-23 Infineon Technologies Ag Verfahren und Strukturen zur Erhöhung der Strukturdichte und der Speicherkapazität in einem Halbleiterwafer
DE102004040047B3 (de) * 2004-08-18 2006-02-16 Infineon Technologies Ag Herstellungsverfahren für einen Kondensator
DE102012100006B4 (de) * 2011-01-14 2020-10-15 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
US4971926A (en) 1990-11-20
DE3530773A1 (de) 1986-03-06
JPH0554699B2 (de) 1993-08-13
JPS6156446A (ja) 1986-03-22
KR900008386B1 (ko) 1990-11-17
KR860002135A (ko) 1986-03-26

Similar Documents

Publication Publication Date Title
DE3530773C2 (de)
DE69730377T2 (de) Permanente Halbleiterspeicherzelle und deren Herstellungsverfahren
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4304849C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69113579T2 (de) Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator.
DE3841588C2 (de)
DE69021419T2 (de) Halbleiterspeicheranordnung mit einem ferroelektrischen Material.
DE3922456C2 (de)
DE3910033C2 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE19607351C2 (de) Verfahren zur Herstellung von Kondensatoren einer Halbleitervorrichtung
DE4114344A1 (de) Herstellungsverfahren und aufbau einer nicht-fluechtigen halbleiterspeichereinrichtung mit einer speicherzellenanordnung und einem peripheren schaltkreis
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE3426306C2 (de)
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
DE69622339T2 (de) Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3540422A1 (de) Verfahren zum herstellen integrierter strukturen mit nicht-fluechtigen speicherzellen, die selbst-ausgerichtete siliciumschichten und dazugehoerige transistoren aufweisen
EP0992068B1 (de) Sram-zellenanordnung und verfahren zu deren herstellung
EP0862207A1 (de) Verfahren zur Herstellung eines DRAM-Grabenkondensators
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE3927176C2 (de)
DE4445568C2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE1947334A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE68925092T2 (de) MOS-Feldeffekttransistor
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)