DE3524807A1 - Herstellung von duennfilmschaltungen - Google Patents
Herstellung von duennfilmschaltungenInfo
- Publication number
- DE3524807A1 DE3524807A1 DE19853524807 DE3524807A DE3524807A1 DE 3524807 A1 DE3524807 A1 DE 3524807A1 DE 19853524807 DE19853524807 DE 19853524807 DE 3524807 A DE3524807 A DE 3524807A DE 3524807 A1 DE3524807 A1 DE 3524807A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- nickel
- gold
- palladium
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von
Dünnfilmschaltungen entsprechend dem Oberbegriff des
Patentanspruches 1.
Aus der DE-PS 23 46 669 ist ein Verfahren zur Herstellung
einer integrierten Dünnfilmanordnung mit abgleichbaren
Widerständen bekannt, bei dem auf ein isolierendes Sub
strat unmittelbar einen Nickel-Chrom-Schicht und anschlie
ßend auf der Nickel-Chrom-Schicht eine Titanschicht ange
ordnet wird. Im Hinblick auf eine Lötung mit einem Blei-
Zinnlot werden bei dem bekannten Verfahren oberflächliche
Kupferschichten erzeugt, auf die eine Blei-Zinn-Schicht
aufgebracht wird. Wegen dieses Schichtaufbaues muß jedoch
auf eine Temperung bei höheren Temperaturen verzichtet
werden.
Bei einem weiteren derzeit viel verwendeten Herstellungs
verfahren für Dünnschichtschaltungen wird auf die Titan
schicht eine Palladiumschicht und darauf eine Schicht
folge aus Gold, Rhodium und Gold aufgebracht. Da zumindest
die untere Goldschicht durch Bedampfung hergestellt wird,
handelt es sich um ein aufwendiges Verfahren, bei der
Herstellung der oberen Goldschicht auf galvanischen Wege
ergeben sich außerdem Fehlstellen in dieser Goldschicht.
Diese Fehlstellungen werden durch Lackabplatzungen bei
der Herstellung der entsprechenden Fotomaske verursacht,
außerdem können Blasen in der oberen Goldschicht auftre
ten, wobei wegen der normalerweise sehr kleinen Abmessun
gen solche Fehler optisch oft nur schwierig feststellbar
sind.
Die Aufgabe bei der vorliegenden Erfindung besteht also
darin, durch eine vereinfachten Schichtaufbau Edelmetall
einzusparen und den Aufwand bei der Herstellung in zeit
licher und verfahrenstechnischer Hinsicht zu verringern.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß das
eingangs erwähnte Verfahren durch die Verfahrensschritte
entsprechend dem Kennzeichen des Patentanspruchs 1 er
gänzt wird. Bei dem erfindungsgemäßen Verfahren wird gegen
über dem eingangs geschilderten Verfahren, das eine Rhodi
umschicht verwendet, ein komplettes fototechnisches Mas
kierungsverfahren eingespart.
Bevorzugte Ausführungsformen des erfindungsgemäßen Ver
fahrens sind in den Patentansprüchen 2 bis 7 beschrieben,
es ergibt sich eine Dünnfilmschaltung, die in vorteilhaf
ter Weise als Oberflächenschichten nur die Nickel-Chrom-
Widerstandsschicht oder Goldschichten enthält und durch
eine zusätzliche Temperung besonders langzeitstabil ist.
Die Erfindung soll im folgenden anhand eines in der Zeich
nung dargestellten Ausführungsbeispiels näher erläutert
werden.
In der Zeichnung sind in den
Fig. 1 bis 4 einzelne
Stufen bei der Herstellung einer Dünnfilmschaltung nach
dem erfindungsgemäßen Verfahren und in
Fig. 5 eine nach
dem erfindungsgemäßen Verfahren hergestellte Dünnfilm
schaltung dargestellt.
In der Fig. 1 ist mit 1 das isolierende Substrat bezeich
net, das aus Aluminiumoxid-Keramik besteht aber auch aus
einer anderen Keramik oder Glas und bei Verzicht auf
Hochtemperaturschritte - Glühen und Tempern - auch aus
Teflon bestehen kann.
Glasstrahlen wird das Substrat mechanisch gereinigt, an
schließend erfolgt eine chemische Reinigung und ein Glühen
bei Temperaturen über 1000°. Auf das Substrat 1 ist auf
eine Oberflächenseite eine Nickel-Chrom-Schicht 2 durch
Kathodenzerstäubung, sogenanntes Sputtern in einer Dicke
unter 0,1 µm aufgebracht. Die Nickel-Chrom-Schicht 2
dient als Haftschicht für den weiteren Schichtaufbau und
als Widerstandsschicht, ihre Dicke hängt also vom Wider
standswert der zu erzeugenden Widerstände ab.
In der Fig. 2 ist eine Fertigungsstufe dargestellt, die
einige Fertigungsschritte nach der Fig. 1 liegt. Auf die
Anordnung nach der Fig. 1 wird eine Titanschicht 3 mit
einer Dicke unter 0,1 µm und darauf eine Palladiumschicht
4 mit einer Dicke von einigen 0,1 µm aufgedampft. Ebenso
wie in der Fig. 1 und in den weiteren Figuren sind auch in
der Fig. 2 wegen der zeichnerischen Darstellung die
Schichtdicken im Vergleich zu den Breiten stark vergrößert
dargestellt. Auf die aussenliegende Palladiumschicht wird
anschließend mit einem üblichen fototechnischen Prozeß
eine Lackmaske 5 aufgebracht. Es handelt sich dabei um
eine Negativmaske durch die die Stellen auf der Oberfläche
freigelassen werden, auf die Gold abgeschieden werden soll.
In der Fig. 3 sind die galvanisch abgeschiedenen Gold
schichten 6 erkennbar, die die Leiterbahnen auf der Ober
flächen der Dünnfilmschaltung bilden. Die Fig. 3 zeigt
eine Fertigungsstufe, bei der nach der Goldabscheidung die
Negativmaske aus Fotolack bereits wieder abgelöst ist.
Aus der Fig. 4 ist erkennbar, daß die Goldschicht 6 beim
erfindungsgemäßen Verfahren auch als Ätzmaske dient, mit
tels einer Ätzflüssigkeit aus einem gebufferten Gemisch
von Salpetersäure und Eisen-III-Chlorid für Palladium
und Ammoniumchlorid enthaltender Salpetersäure für Titan
werden die nicht von der Goldschicht 6 bedeckten Teile der
Palladiumschicht 4 und der Titanschicht 3 abgeätzt, so daß
an diesen Stellen auf der Oberseite der Schichtschaltung
die Nickel-Chrom-Schicht 2 und auf der Unterseite das
Substrat 1 freiliegen. Zur Erzeugung der Widerstandstruk
turen werden die freiliegenden Teile der Nickel-Chrom-
Schicht mit einer Lackmaske 7 mittels des üblichen foto
technischen Prozesses überzogen. Bei der Lackmaske 7
handelt es sich um eine Positivmaske. Anschließend erfolgt
das Ätzen der Nickel-Chrom-Schicht beispielsweise mit
einem bekannten Gemisch aus Salzsäure, Glyzerin und Wasser
und danach das Ablösen der Positivmaske 7.
Nach einer abschließenden Temperung bei Temperaturen über
300° ergibt sich die in der Fig. 5 dargestellte Dünnfilm
schaltung, bei der auf einem Substrat 1 Widerstandsstruk
turen 8 aus Nickel-Chrom und Leiterbahnen mit einem
Schichtaufbau aus Nickel-Chrom 2, Titan 3, Palladium 4 und
Gold 6 vorliegen. Das erfindungsgemäße Verfahren bietet
also in vorteilhafter Weise die Möglichkeit freie Substrat
flächen zu erzeugen, auf denen konzentrierte Bauelemente
wie beispielsweise Transistorchips oder Kondensatorchips
aufgebracht werden können. Der erzeugte Schichtaufbau
besitzt neben einer guten Haftfestigkeit auf dem Substrat
auch fest miteinander verbundene Schichten, so daß zur
Kontaktierung mit den Leiterbahnen 6 verbundene Zuleitun
gen auch gleichzeitig als mechanische Halterung dienen
können. Dadurch ist es möglich, die Befestigung der
Schichtschaltung auf diese Zuleitungen zu beschränken.
Claims (7)
1. Verfahren zur Herstellung einer Dünnfilmschaltung, bei
dem auf ein isolierendes Substrat nacheinander eine Nickel-
Chrom-Schicht und eine Titanschicht aufgebracht werden,
dadurch gekennzeichnet, daß auf
die Titanschicht (3) eine Palladiumschicht (4) aufgebracht
wird, daß auf die Palladiumschicht (4) auf fototechnischem
Wege eine Negativmaske (5) aus Fotolack aufgebracht wird,
daß auf die freiliegenden Teile der Palladiumschicht (4)
auf galvanischen Wege eine Goldschicht (6) aufgebracht
wird, daß die Negativmaske (5) entfernt wird, daß die
freiliegenden Teile der Palladium- und der Titanschicht
(4, 3) abgeätzt werden, daß auf die die Nickel-Chrom-Schicht
(2) tragende Oberflächenseite auf fototechnischen Wege
eine Positivmaske (7) aus Fotolack aufgebracht wird, daß
die freiliegenden Teile der Nickel-Chrom-Schicht (2) ab
geätzt werden und daß die Positivmaske (7) entfernt wird.
2. Verfahren nach Patentanspruch 1, dadurch
gekennzeichnet, daß vor dem Aufbringen
der Nickel-Chrom-Schicht (2) und das Substrat mechanisch
und chemisch gereinigt und geglüht wird.
3. Verfahren nach Patentanspruch 1, dadurch
gekennzeichnet, daß die hergestellte
Dünnfilmschaltung abschließend getempert wird.
4. Verfahren nach Patentanspruch 1, dadurch
gekennzeichnet, daß die Nickel-Chrom-
Schicht (2) auf das Substrat (1) aufgesputtert wird.
5. Verfahren nach Patentanspruch 1, dadurch ge
kennzeichnet, daß die Titanschicht (3) und
die Palladiumschicht (4) durch Aufdampfen erzeugt werden.
6. Verfahren nach Patentansprüchen 1 oder 5, da
durch gekennzeichnet, daß die frei
liegenden Teile der Palladiumschicht (4) mit einem ge
bufferten Gemisch aus Salpetersäure und Eisen-III-Chlorid
abgeätzt werden.
7. Verfahren nach Patentanspruch 1, dadurch
gekennzeichnet, daß bei der Ätzung der
Nickel-Chrom-Schicht (2) auch die Goldschichten von der
Positivmaske (7) bedeckt werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853524807 DE3524807A1 (de) | 1985-07-11 | 1985-07-11 | Herstellung von duennfilmschaltungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853524807 DE3524807A1 (de) | 1985-07-11 | 1985-07-11 | Herstellung von duennfilmschaltungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3524807A1 true DE3524807A1 (de) | 1987-01-15 |
Family
ID=6275531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853524807 Withdrawn DE3524807A1 (de) | 1985-07-11 | 1985-07-11 | Herstellung von duennfilmschaltungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3524807A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0457501A2 (de) * | 1990-05-18 | 1991-11-21 | International Business Machines Corporation | Verfahren zur Herstellung einer Mehrschichtleiterplatte |
CN112234023A (zh) * | 2020-12-16 | 2021-01-15 | 中国电子科技集团公司第九研究所 | 一种提高硅晶圆上金属薄膜电路附着力的方法 |
-
1985
- 1985-07-11 DE DE19853524807 patent/DE3524807A1/de not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0457501A2 (de) * | 1990-05-18 | 1991-11-21 | International Business Machines Corporation | Verfahren zur Herstellung einer Mehrschichtleiterplatte |
EP0457501A3 (en) * | 1990-05-18 | 1993-04-21 | International Business Machines Corporation | Method of manufacturing a multilayer wiring board |
CN112234023A (zh) * | 2020-12-16 | 2021-01-15 | 中国电子科技集团公司第九研究所 | 一种提高硅晶圆上金属薄膜电路附着力的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2440481C3 (de) | Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger | |
DE2534397A1 (de) | Verfahren zum herstellen von festwertspeicher enthaltenden integrierten schaltungen | |
DE2849971A1 (de) | Hybrid-schaltkreis und verfahren zu seiner herstellung | |
DE3107943C2 (de) | ||
EP0234487B1 (de) | Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung | |
DE2549861A1 (de) | Verfahren zur anbringung von lokalisierten kontakten an einer duennschichtschaltung | |
EP0279432B1 (de) | Verfahren zur Herstellung einer stromlos abgeschiedenen, lötbaren Metallschicht | |
DE2553763C3 (de) | Verfahren zur Herstellung einer elektronischen Schaltung | |
DE3524807A1 (de) | Herstellung von duennfilmschaltungen | |
DE3524832A1 (de) | Herstellung von duennfilmschaltungen | |
DE2647946C3 (de) | Verfahren zum Herstellen einer magnetischen Blasendomänenanordnung | |
DE3034175C2 (de) | ||
DE2351664B2 (de) | Verfahren zum elektrolytischen Ätzen einer Dünnschicht aus Gold, Platin und/oder Rhodium | |
DE2526553C3 (de) | Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung | |
DE2165622C3 (de) | Dünnschichtschaltkreis | |
DE3710190C2 (de) | ||
DE4123249A1 (de) | Verfahren zum abgleichen von metallischen duennschicht-widerstandsstrukturen | |
DE2331586C3 (de) | Aluminium-Tantal-Schichten für Dünnschichtschaltungen sowie diskrete Widerstände und Kondensatoren | |
DE1915756C3 (de) | Verfahren zur Herstellung dimensionsgenauer Dickfilmstrukturen auf Substraten | |
DE3329662C2 (de) | ||
DE3705250A1 (de) | Verfahren zur herstellung einer stromlos abgeschiedenen, loetbaren metallschicht | |
DE2163434C3 (de) | Verfahren zur Herstellung und Prüfung von Dünnfilmschaltungen | |
DE1540175C (de) | Verfahren zur Herstellung von Kon takten | |
DE1614786C3 (de) | Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser Halbleiteranordnung | |
DE2346669B2 (de) | Verfahren zur herstellung einer integrierten duennfilmanordnung mit abgleichbaren widerstaenden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |