[go: up one dir, main page]

DE3514430A1 - Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens - Google Patents

Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens

Info

Publication number
DE3514430A1
DE3514430A1 DE19853514430 DE3514430A DE3514430A1 DE 3514430 A1 DE3514430 A1 DE 3514430A1 DE 19853514430 DE19853514430 DE 19853514430 DE 3514430 A DE3514430 A DE 3514430A DE 3514430 A1 DE3514430 A1 DE 3514430A1
Authority
DE
Germany
Prior art keywords
write protection
flip
flop
write
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853514430
Other languages
English (en)
Other versions
DE3514430C2 (de
Inventor
Erich Dipl.-Ing. 3406 Eddigehausen Knothe
Franz-Josef Dipl.-Ing. 3414 Hardegsen Melcher
Christian Dipl.-Ing. 3400 Göttingen Oldendorf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sartorius AG
Original Assignee
Sartorius AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sartorius AG filed Critical Sartorius AG
Priority to DE19853514430 priority Critical patent/DE3514430A1/de
Priority to US06/852,726 priority patent/US4811293A/en
Priority to GB08609141A priority patent/GB2174828B/en
Priority to CH1541/86A priority patent/CH671837A5/de
Priority to FR8605576A priority patent/FR2580851B1/fr
Priority to JP61090194A priority patent/JPS61242400A/ja
Publication of DE3514430A1 publication Critical patent/DE3514430A1/de
Application granted granted Critical
Publication of DE3514430C2 publication Critical patent/DE3514430C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Description

Beschreibung »
Sie Erfindung bezieht sich einmal auf ein Verfahren zum Abspeichern von Daten in einem elektrisch löschbaren Speicher, der mit einem Mikroprozessor verbunden ist. Weiter bezieht sich die Erfindung auf einen elektrisch löschbaren Speicher zur Durchführung dieses Verfahrens. Elektrisch lösehbare Speicher dieser Art sind allgemein bekannt; übliche Kurzbezeichnungen sind:
EEPRCM = electrical erasible programmable read only memory, EAROM = electrical alterrible read only memory oder NVRAM = non volatible random access memory. Im folgenden Text wird für diesen elektrisch löschbaren
Speicher immer die Abkürzung EEPROVI benutzt.
In Speichern dieser Art besteht die Gefahr, daß der Mikroprozessor durch ungewolltes überschreiben wichtige abgespeicherte Daten vernichtet. Zum Schutz davor sind verschiedene Schaltungen bekannt, die jedoch alle das einwandfreie Funktionieren des Mikroprozessors zur Voraussetzung haben. Wird dagegen der Mikroprozessor beispielsweise durch äußere elektrische Störungen vollkoninen außer Tritt gebracht, so bieten diese Schaltungen keinen absoluten Schutz vor Datenverlusten.
Aufgabe der Erfindung ist es daher, ein Verfahren und eine Schaltung anzugeben, die zwar das Einschreiben von Daten durch den Mikroprozessor während einer Initialisierungsphase erlauben, das spätere Lösehen von abgespeicherten Daten jedoch zuverlässig und unter allen !Anständen verhindern.
SW 850 5
Dies wird bei dem Verfahren zum Abspeichern von Daten in einem elektrisch löschbaren Speicher» der mit einem Mikroprozessor verbunden ist, erfindungsgemäß dadurch erreicht, daß während einer Initialisierungsphase beliebige Daten vom Mikroprozessor in den elektrisch löschbaren Speicher eingeschrieben werden können, daß der Mikroprozessor am Ende der Initialisierungsphase zumindest einen Teibereich des elektrisch löschbaren Speichers durch Setzen mindestens eines Schreibschutz-Flip-Flops als schreibgeschützt definiert, daß das Schreibschutz-Flip-Flop in seinem logischen Zustand "mit Schreibschutz" die Schreibleitung zum zugehörigen Teilbereich des elektrisch löschbaren Speichers sperrt und daß das Schreibschutz-Flip-Flop vom Mikroprozessor nur in den logischen Zustand "mit
Schreibschutz" gebracht werden kann, während es in den
anderen logischen Zustand "ohne Schreibschutz" nur durch das Betätigen eines mechanischen Schaltelementes gebracht werden kann . .
Der elektrisch löschbare Speicher zur Durchführung dieses Verfahrens ist dann dadurch gekennzeichnet, daß mindestens ein Schreibschutz-Flip-Flop vorhanden ist, dessen beiden logischen Zustände "mit Schreibschutz" bzw. "ohne Schreibschutz" bedeuten, daß mindestens ein Gate in der Schreibleitung des EEPKOM-Speiehers vorhanden ist, das vom Schreibschutz-Flip-Flop angesteuert wird und bei dessen logischen Zustand "mit Schreibschutz" die Weiterleitung von Schreibfehlern zu den einzelnen Speicherzellen verhindert, daß ein mechanisches Schaltelement vorhanden ist und daß das Schreibschutz-Flip-Flop durch den Mikroprozessor nur
SW 8505
351Ü3U
in den einen logischen Zustand "mit Schreibschutz" gebracht werden kann während es in den anderen logischen Zustand "ohne Schreibschutz" nur gebracht werden kann, wenn das mechanische Schaltelement betätigt ist. 5
Bei diesem Verfahren und bei der zugehörigen Schaltung wird der Mikroprozessor also nach Abschluß der Initialisierung und dem damit verbundenen Einschreiben von Daten in den EEPBOM-Speicher das zusätzliche Speicherelement in den logischen Zustand "mit Schreibsehutz" bringen und damit die weitere Abspeicherung von Daten - und das damit verbundene Löschen der alten Daten - verhindern. Eine Aufhebung dieses Schreibschutzes ist nur durch das manuelle Betätigen des Schaltelementes möglich» beispielsweise im Rahmen einer Revision oder Reparatur des Gerätes.
Um auch in diesem Falle ein unbeabsichtigtes überschreiben von Daten, beispielsweise durch einen defekten Mikroprozessor, möglichst zu verhindern, ist es vorteilhaft, daß das Sehreibschutz-Flip-Flop nur durch das Betätigen des mechanischen Schaltelementes und zusätzlich durch den entsprechenden Mikroprozessor-Befehl in den logischen Zustand "ohne Schreibschutz" gebracht werden kann. Dies setzt also zur Aufhebung des Schreibschutzes im allgemeinen die einwandfreie Funktion des Mikroprozessors voraus.
Der Sehreibsehutz kann sich auf den ganzen EEPRGM-Speicher beziehen, der damit praktisch zu einem RCM-Speicher wird, er kann sich aber auch auf einen oder mehrere Teilbereiche beschränken, während die anderen Teilbereiche dem Mikroprozessor als normale EEPROM-Speicher bleiben. Dabei kann entweder jedem zu schützenden Teilbereich ein gesondertes
SW 85 0 5
35H430
Schreibschutz-Flip-Flop zugeordnet sein, oder es wird ein Haupt-Schreibschutz-Flip-Flop benutzt, das nachgeordnete Teilbereieh-Schreibschutz-Flip-Flops ansteuert, die dann die einzelnen Teilbereiche vor dem überschreiben schützen. 5
Die Erfindung wird im folgenden anhand der Schaltschemata erläutert. Dabei zeigt:
Fig. 1 ein Blocksehaltbild eines ganz geschützten EEPROM-Speichers,
Fig. 2 ein Blocksehaltbild eines ganz geschützten EEPROM-Speichers in einer anderen Ausgestaltung,
Fig. 3 ein Blockschaltbild eines teilweise geschützten EEPROM-Speichers in einer ersten Ausgestaltung und
Fig. 4 ein Blockschaltbild eines teilweise geschützten EEPROM-Speichers in einer zweiten Ausgestaltung.
Das Blockschaltbild in Fig. 1 zeigt einen EEPRCM-Speieher mit seinen üblichen Ansteuerelementen 10 für die Auswahl der Zeile und 11 für die Auswahl der Spalte, seinen Datenein- und Ausgängen 12 und dem Schreibeingang 14. Solche EEPROM-Speicher sind allgemein bekannt, weshalb auf eine nähere Erläuterung ihres inneren Aufbaues hier verzichtet werden kann.
SW 85 0 5
In der Schreibleitung ist nun zwischen der Zuleitung 6 vom Mikroprozessor und dem Eingang 14 in den Speicher 4 ein Gate 3 eingebaut. Der zweite Eingang des Gates 3 liegt am Ausgang 8 eines Schreibschutz-Flip-Flops 1. Damit bestimmt das Schreibsehutz-Flip-Flop 1, ob Schreibbefehle zum Speicher 4 durchgelassen werden oder nicht. Liegt am Ausgang 8 des Schreibschutz-Flip-Flops 1 eine logische "1", so werden Schreibbefehle durchgelassen, dies ist der logische Zustand "ohne Schreibschutz". In diesem Zustand befindet sich das Schreibsehutz-Flip-Flop 1 bei der ersten Initialisierung. Am Dateneingang 9 des Sehreibschutz-Flip-Flops 1 ist jedoch bereits die logische 11O" fest verdrahtet und kann vom Mikroprozessor durch ein Signal auf der Schreibleitung 6 und der Schreibschutzaktivierungsleitung 7 in das Schreibschutz-Flip-Flop 1 übernommen werden. Damit wird das Gate 3 gesperrt und es sind keine Sehreiboperationen mehr im Speieher 4 möglieh; dies ist also der logische Zustand ".mit Schreibsehutz". Aus diesem Zustand kann das Schreibsehutz-Flip-Flop 1 - das als nichtflüchtiges Speicherelement vorausgesetzt wird - vom Mikroprozessor nicht herausgebracht werden, da der Mikroprozessor auf den Dateneingang 9 keinen Zugriff hat. Nur nach Schließen des mechanischen Schaltelementes 5, beispielsweise durch einen Service-Techniker, kann der Mikroprozessor durch Signale auf den beiden Leitungen 6 und 7 den Urzustand "ohne Sehreibschutz" wieder herstellen. Das mechanische Schaltelement 5 kann dabei je nach Erfordernis des speziellen Anwendungsfalles z.B. als mechanischer Taster ausgeführt sein oder als 2polige Buchse, die durch einen Kurzschlußstecker überbrückt werden kann, oder als Lötaugen oder Lötstifte, die durch ein metallisches Werkzeug elektrisch verbunden werden können.
SW 8505
Die in Fig. 1 dargestellte,Schaltung erlaubt es also dem Mikroprozessor in einer Initialisierungsphase den Speicher 4 mit Daten zu beschreiben und nach Abschluß der Initialisierungsphase diese Daten vor versehentlicher späterer Änderung zu schützen. Dieser Schutz ist für den Mikroprozessor irreversibel und kann nur durch mechanische Eingriffe von außen bei Bedarf aufgehoben werden.
Die in Fig. 2 gezeigte Ausgestaltung unterscheidet sieh von der in Fig. 1 gezeigten nur durch die Beschallung der Eingänge des Schreibschutz-Flip-Flops 1. Beim Betätigen des mechanischen Sehaltelementes 5 wird nieht nur die logische "1" auf den Dateneingang 9 gegeben, sondern gleichzeitig über zwei Oder-Gates 20 und 21 der Schreibbefehl (WB) und der Freigabebefehl (ENA) an das Schreibsehutz-Flip-Flop 1 gegeben, so daß das Schreibschutz-Flip-Flop 1 ohne Mitwirkung des Mikroprozessors nur durch das Betätigen des mechanischen Schaltelementes 5 in den logischen Zustand "ohne Sehreibschutz" gebracht wird.
In Fig. 1 und 2 wurde jeweils der gesamte Speieher 4 mit oder ohne Sehreibschutz benutzt. In Fig. 3 ist gezeigt, wie Teilbereiche mit einem Schreibschutz versehen werden können. Der Teilbereich 41·' des Speichers ist von vornherein als normaler, ungeschützter EEPBOM-Speicher vorgesehen. Der Bereieh 4' ist durch ein Sehreibsehutz-Flip-Flop I1 in Verbindung mit dem Gate 3' sehützbar, der Bereich 4tf ist durch ein zweites Sehreibschutz-Flip-Flop l'1 in Verbindung mit dem Gate 3'' sehützbar. Beide Schreibsehutz-Flip-Flops I1 und I11 sind wie das Schreibschutz-Flip-Flop 1 in Fig. 1 aufgebaut und daher
SW 8505
351U30
hier nur schematisch wiedergegeben. Die beiden Schreibschutzaktivierungsleitungen 71 und 7lf sind getrennt zum Mikroprozessor herausgeführt, um eine getrennte, vom Programm des Mikroprozessors gesteuerte Auslösung des Schreibschutzes zu ermöglichen. Dadurch können beispielsweise Gerätevarianten, die verschieden viele zu schützende Grunddaten und allgemeine, nicht zu schützende EEPROM-Daten benötigen, mit der gleichen Hardware realisiert werden; in der einen Gerätevariante wird dann am Ende der Initialisierung für beide Schreibschutz-Flip-Flops I1 und I11 der Befehl für den Schreibschutz softwaremäßig vorgesehen, während in der anderen Gerätevariante nur für das eine Schreibschutz-Flip-Flop I1 der Befehl für den Schreibschutz softwaremäßig gegeben wird, so daß der Speicherbereich 4fI als normaler, überschreibbarer EEPROM-Speicher bleibt. Die Entriegelung des Schreibschutzes mittels des mechanischen Schaltelementes 5 erfolgt in Fig. 3 für beide Sehreibschutz-Flip-Flops lf und l'1 zusammen. Selbstverständlich ist bei Bedarf auch eine getrennte Entriegelung durch zwei mechanische Sehaltelemente 5 möglich.
Eine andere Ausgestaltung des Schreibsehutzes für Speicher-Teilbereiche ist in Fig. 4 gezeigt. Hier ist für alle SpeicherteiIbereiehe 4',4ll,4.r'1 ein gemeinsames Haupt-Schreibschutz-Flip-Flop 1 vorhanden, die Ansteuerung der Gates 23',2S'', 23''' zum Sperren der Schreibimpulse erfolgt jedoch unter Zwischenschaltung von Teilbereieh-Schreibschutz-Flip-Flops 2»,2'·,2'·'. Bei der ersten Initialisierung befinden sich das Haupt-Schreibschutz-
SW 8 505
35H430
Flip-Flop 1 und die Teilbereich-Sehreibsehutz-Flip-Flops 2',2'»,2'·' im logischen Zustand "ln, so daß die Gates 23',23'',23··' Schreibimpulse durchlassen. Nach Abschluß der Initialisierung kann dann der Mikroprozessor beim Aktivieren des Schreibschutzes gleichzeitig festlegen, welche Teilbereiche schreibgeschützt werden sollen. Soll z.B. nur der zweite Teilbereich 411 schreibgeschützt werden, so gibt der Mikroprozessor auf dessen Dateneingang 15·' eine logische "0" und auf die Dateneingänge 15', 15' " der anderen Teilbereiche 4',4'|! eine logische nlw. Dadurch wird beim Eintreffen des Schreibsignals auf dem Anschluß 6 und des Schreibschutzaktivierungssignals auf dem Anschluß 7 von den Teilbereieh-Sehreibsehutz-Flip-Flops 2', 2«',2'·' nur das eine Teilbereieh-Sehreibschutz-Flip- Flop 21' in den logischen Zustand "0" gebracht, während die anderen Teilbereieh-Sehreibschutz-Flip-Flops 2',2··1 im logischen Zustand "1" bleiben; gleichzeitig übernimmt natürlich das Haupt-Scbreibschutz-Flip-Flop 1 die an seinem Eingang fest verdrahtete logische "0" und sperrt damit das Gate 13, so daß an dessen Ausgang 16 keine Freigabesignale für die Teilbereieh-Sehreibschutz-Flip-Flops 2', 2'',2''' mehr erscheinen können. Dadurch ist der Mikroprozessor nicht mehr in der Lage, die am Ende der Initialisierungsphase festgelegte Unterteilung in sehreib geschützte und nichtschreibgeschützte Bereiche zu ändern. Auch die generelle Aufhebung des Schreibschutzes (durch Einspeichern der logischen rtln in das Haupt-Schreibschutz-Flip-Flop 1) ist, wie in den anderen Ausgestaltungen, nur nach Betätigen des mechanischen Schaltelementes 5 möglich.
SW 8505

Claims (7)

  1. Ansprüche:
    Verfahren zum Abspeichern von Daten in einem elektrisch lösehbaren Speieher, der mit einem Mikroprozessor verbunden ist, dadurch gekennzeichnet,
    - daß während einer Initialisierungsphase beliebige Daten vom Mikroprozessor in den elektrisch lösehbaren Speicher eingeschrieben werden können,
    - daß der Mikroprozessor am Ende der Initialisierungsphase zumindest einen Teilbereich des elektrisch lösehbaren Speiehers durch Setzen mindestens eines Sehreibschutz-Flip-Flops als geschützt definiert,
    - daß das Schreibschutz-Flip-Flop in seinem logischen Zustand "mit Sehreibschutz" die Schreibleiturtg zum zugehörigen Teilbereich des elektrisch lösehbaren Speichers sperrt
    - und daö das Schreibsehutz-Flip-Flop vom Mikroprozessor nur in den logischen Zustand "mit Sehreibschutz11 gebracht werden kann, währen-d es in den anderen logischen Zustand "ohne Schreibschutz" nur durch das Betätigen eines mechanischen Sehaltelementes gebracht werden kann.
    ORIGINAL INSPECTED
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    - daß das Schreibsehutz-Flip-Flop nur durch das Betätigen des mechanischen Schaltelementes und zusätzlich durch einen entsprechenden Mikroprozessor-Befehl in den logischen Zustand "ohne ,Sehreibschutz11 gebracht werden kann.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn-ζ e X chnejt,
    - daß der elektrisch löschbare Speicher in mehrere Teilbereiche unterteilt ist und daß jedem Teilbereich ein TeiIbereich-Sehreibschutz-Flip-Flop zugeordnet ist.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
    - daß den Teilbereich-Sehreibsehutz-Flip-Flops ein Haupt-Schreibsehutz-Flip-Flop übergeordnet ist, das die einzelnen Teilbereich-Schreibsehutz-Flip-Flops aktiviert.
  5. 5. Elektrisch lösehbarer Speieher zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet ,
    - daß mindestens ein Schreibsehutz-Flip-Flop (1,1',I1') vorhanden ist, dessen beiden logischen Zustände "mit Sehreibschutz11 .bzw. "ohne Sehreibschutz11 bedeuten,
    - daß mindestens ein Gate (3,3 ' ,3'»,23',23'',23·«♦) in der Sehreibleitung des elektrisch löschbaren Speichers (4,4',4'',4'·T) vorhanden ist, das vom Schreibschutz-Flip-Flop (1,1',1f1)-angesteuert wird und bei dessera logischen Zustand "mit Sehreibschutz" die Weiterleitung von Schreibfehlern zu den einzelnen Speieherzellen verhindert,
    SW 85 05
    - J6: -
    - daß ein mechanisches Schaltelement (5) vorhanden ist
    - und daß das Schreibschutz-Flip-Flop (Ι,Ι',Ι11) durch den Mikroprozessor nur in den einen logischen Zustand "mit Sehreibschutz" gebracht werden kann, während es in den anderen logischen Zustand "ohne Schreibschutz" nur gebracht werden kann, wenn das mechanische Schaltelement (5) betätigt ist.
  6. 6. Elektrisch löschbarer Speieher zur Durchführung des Verfahrens nach Anspruch 3, dadurch gekennzeichnet,
    - daß jedem Speicher-Teilbereich (41,4'',4'·') ein Schreibsehutz-Flip-Flop (1',I1') zugeordnet ist.
  7. 7. Elektrisch lösehbarer Speieher zur Durchführung des Verfahrens nach Anspruch 4, dadurch gekennzeichnet,
    - daß jedem Teilbereich (4f,4TI,4Ilf) je ein Teilbereich-Schreibschutz-Flip-Flop (21,2»',2''») zugeordnet ist und daß diese Teilbereich-Schreibschutz-Flip-Flops (21,2·',2·'') von einem Haupt-Sehreibsehutz-Flip-Flop (1) angesteuert werden.
    SW 85 05
DE19853514430 1985-04-20 1985-04-20 Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens Granted DE3514430A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19853514430 DE3514430A1 (de) 1985-04-20 1985-04-20 Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens
US06/852,726 US4811293A (en) 1985-04-20 1986-04-15 Method for storing data in an electrically erasable memory for carrying out this method
GB08609141A GB2174828B (en) 1985-04-20 1986-04-15 Storage of data in an electrically erasable store
CH1541/86A CH671837A5 (de) 1985-04-20 1986-04-17
FR8605576A FR2580851B1 (fr) 1985-04-20 1986-04-18 Procede pour la memorisation de donnees dans une memoire effacable electriquement et memoire effacable electriquement pour la mise en oeuvre du procede
JP61090194A JPS61242400A (ja) 1985-04-20 1986-04-21 電気的に消去可能なメモリヘデータを記憶する方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853514430 DE3514430A1 (de) 1985-04-20 1985-04-20 Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens

Publications (2)

Publication Number Publication Date
DE3514430A1 true DE3514430A1 (de) 1986-10-23
DE3514430C2 DE3514430C2 (de) 1988-02-04

Family

ID=6268768

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853514430 Granted DE3514430A1 (de) 1985-04-20 1985-04-20 Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens

Country Status (6)

Country Link
US (1) US4811293A (de)
JP (1) JPS61242400A (de)
CH (1) CH671837A5 (de)
DE (1) DE3514430A1 (de)
FR (1) FR2580851B1 (de)
GB (1) GB2174828B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3639229C1 (en) * 1986-11-14 1988-03-03 Licentia Gmbh Safe set circuit for a safety-oriented RS memory
US5396609A (en) * 1989-01-19 1995-03-07 Gesellschaft Fur Strahlen- Und Umweltforschung Mbh (Gsf) Method of protecting programs and data in a computer against unauthorized access and modification by monitoring address regions

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931997A (en) * 1987-03-16 1990-06-05 Hitachi Ltd. Semiconductor memory having storage buffer to save control data during bulk erase
FR2618004B1 (fr) * 1987-07-10 1992-01-03 Orega Electro Mecanique Dispositif de controle des parametres d'un transport
FR2618238B1 (fr) * 1987-07-17 1992-03-13 Ricard Claude Procedes pour corriger la derive de l'horloge electronique d'un appareil electronique et appareils electroniques utilisant ces procedes.
EP0326053B1 (de) * 1988-01-28 1996-06-26 National Semiconductor Corporation Datensicherungsverfahren für einen programmierbaren Speicher
JPH022435A (ja) * 1988-06-15 1990-01-08 Seiko Instr Inc 半導体不揮発性記憶装置
GB2222899B (en) * 1988-08-31 1993-04-14 Anthony Morris Rose Securing a computer against undesired write operations or from a mass storage device
US5381366A (en) * 1989-04-11 1995-01-10 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device with timer controlled re-write inhibit means
US5278786A (en) * 1989-04-11 1994-01-11 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device having an area responsive to writing allowance signal
US7447069B1 (en) 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system
EP0618535B1 (de) * 1989-04-13 1999-08-25 SanDisk Corporation EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
JP2575434Y2 (ja) * 1989-09-07 1998-06-25 株式会社ケンウッド 無線機のメモリチャンネル設定装置
US5546561A (en) * 1991-02-11 1996-08-13 Intel Corporation Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory
CA2091501C (en) * 1993-03-11 2001-04-24 Thomas E. Elliott Hardware protection control for computer storage devices
US5513136A (en) * 1993-09-27 1996-04-30 Intel Corporation Nonvolatile memory with blocks and circuitry for selectively protecting the blocks for memory operations
US5394367A (en) * 1994-03-18 1995-02-28 Ramtron International Corporation System and method for write-protecting predetermined portions of a memory array
US5749088A (en) * 1994-09-15 1998-05-05 Intel Corporation Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations
DE69935958T2 (de) * 1998-10-27 2008-01-10 Canon K.K. Kopfträgerschicht, Druckkopf mit Datenspeicher und Druckvorrichtung
EP1063589A1 (de) * 1999-06-25 2000-12-27 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Gerät zur Datenverarbeitung und entsprechendes Verfahren
DE19937682C2 (de) * 1999-08-10 2002-03-14 Kostal Leopold Gmbh & Co Kg Elektrische Schaltungsanordnung
US6813682B2 (en) 2000-09-29 2004-11-02 Steven Bress Write protection for computer long-term memory devices
US7308547B2 (en) * 2003-07-30 2007-12-11 Agilent Technologies, Inc. Apparatus and method for control of write filter
US8090904B2 (en) * 2008-02-01 2012-01-03 Cru Acquisition Group, Llc Reduced hard-drive-capacity detection device
US9342254B2 (en) * 2011-06-04 2016-05-17 Microsoft Technology Licensing, Llc Sector-based write filtering with selective file and registry exclusions
US9466385B1 (en) * 2012-10-17 2016-10-11 Google Inc. Methods and apparatus related to a write protect fastener
US10339328B1 (en) 2014-07-15 2019-07-02 Cru Acquisition Group, Llc Securing stored computer files from modification
CN106779025B (zh) * 2016-12-09 2024-04-19 杭州佩安科技有限公司 一种新型非易失防改写存储器
FR3068168A1 (fr) * 2017-06-22 2018-12-28 Benito Pennella Memoire permanente comportant un dispositif de securite

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4489380A (en) * 1982-04-01 1984-12-18 Honeywell Information Systems Inc. Write protected memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4930578B1 (de) * 1970-09-30 1974-08-14
DE2733531C3 (de) * 1977-07-25 1980-04-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung für den Schutz von Informationen, insbesondere für Fernsprechvermittlungsanlagen
JPS5713468A (en) * 1980-06-27 1982-01-23 Ricoh Co Ltd Transfer-material separator of copying machine
JPS58130490A (ja) * 1982-01-29 1983-08-03 Nec Corp 不揮発性ランダム・アクセス・メモリのストア制御回路
US4665506A (en) * 1983-01-03 1987-05-12 Texas Instruments Incorporated Memory system with write protection
JPS6043296A (ja) * 1983-08-17 1985-03-07 Mitsubishi Electric Corp 半導体記憶装置
US4599707A (en) * 1984-03-01 1986-07-08 Signetics Corporation Byte wide EEPROM with individual write circuits and write prevention means

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4489380A (en) * 1982-04-01 1984-12-18 Honeywell Information Systems Inc. Write protected memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3639229C1 (en) * 1986-11-14 1988-03-03 Licentia Gmbh Safe set circuit for a safety-oriented RS memory
US5396609A (en) * 1989-01-19 1995-03-07 Gesellschaft Fur Strahlen- Und Umweltforschung Mbh (Gsf) Method of protecting programs and data in a computer against unauthorized access and modification by monitoring address regions

Also Published As

Publication number Publication date
CH671837A5 (de) 1989-09-29
FR2580851A1 (fr) 1986-10-24
DE3514430C2 (de) 1988-02-04
GB2174828B (en) 1989-01-25
US4811293A (en) 1989-03-07
JPS61242400A (ja) 1986-10-28
JPH0364960B2 (de) 1991-10-09
GB2174828A (en) 1986-11-12
FR2580851B1 (fr) 1994-05-20
GB8609141D0 (en) 1986-05-21

Similar Documents

Publication Publication Date Title
DE3514430A1 (de) Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens
DE2837201C2 (de)
DE2621271C2 (de) Tragbarer Datenträger
EP0067364B1 (de) Verfahren und Anordnung zum nichtflüchtigen Speichern des Zählerstandes einer elektronischen Zählschaltung
DE3015992A1 (de) Programmierbare logische anordnung
DE69014909T2 (de) Verhinderung der Veränderung von Daten, die in einer sicheren integrierten Speicherschaltung gespeichert sind.
DE3520003A1 (de) Elektrisch programmierbare verknuepfungsmatrix
EP0500973B1 (de) EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM
DE69602984T2 (de) Verfahren zum Schützen nichtflüchtiger Speicherbereiche
EP0123177B1 (de) Verfahren zum Betreiben eines als nichtflüchtigen Schreib-Lese-Speichers ausgebildeten Anwendungsspeichers und Anordnung zur Durchführung des Verfahrens
DE3784664T2 (de) Schutzvorrichtung fuer einen loesch- und neuprogrammierbaren festwertspeicher.
DE4420988A1 (de) Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung
DE3485952T2 (de) Fehlersicherungsflipflop.
EP0026478A2 (de) Signalverarbeitungsvorrichtung, insbesondere für Herzschrittmacher
DE60000112T2 (de) Mikroprozessor mit Schutzschaltungen zur Sicherung des Zugangs zu seinen Registern
EP1774654B1 (de) Verfahren und vorrichtung zur beschaltung von eingängen bei microcontrollern sowie entsprechender microcontroller
DE2739616B2 (de) Verfahren und Einrichtung zur Sicherstellung der an einer Kreuzung erforderlichen Zwischenzeiten beim Betrieb einer Straßenverkehrssignalanlage
DE4340027A1 (de) Schreibschutz-Verfahren für einen nichtflüchtigen Schreib-/Lesespeicher in einem elektronischen Steuergerät
EP0214390A1 (de) Freigabeverfahren für einen zugriffskontrollierten Anwenderspeicher und Anordnung zur Durchführung des Verfahrens
EP0246556B1 (de) Schaltungsanordnung zum Überwachen einer Steuereinheit
EP0360878B1 (de) Verfahren zum irreversiblen Unterbinden der Durchführung definierter Speicheroperationen in monolithisch integrierten Mikrocomputerschaltungen
DE102004003323A1 (de) Halbleiterspeichervorrichtung und Schaltungsanordnung
WO2002015196A1 (de) Speicherzellenanordnung
DE2758776C2 (de) Elektrische Übertragungsanlage, insbesondere Wechsel-, Gegen- oder Lautsprechanlage
DE19830472A1 (de) Externe Komponente für ein Mikroprozessorsystem und Betriebsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SARTORIUS AG, 3400 GOETTINGEN, DE

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee