DE3419931A1 - Reception circuit in a data transmission device for audio-frequency data transmission - Google Patents
Reception circuit in a data transmission device for audio-frequency data transmissionInfo
- Publication number
- DE3419931A1 DE3419931A1 DE19843419931 DE3419931A DE3419931A1 DE 3419931 A1 DE3419931 A1 DE 3419931A1 DE 19843419931 DE19843419931 DE 19843419931 DE 3419931 A DE3419931 A DE 3419931A DE 3419931 A1 DE3419931 A1 DE 3419931A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- voltage
- counter
- receiving circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
Empfangsschaltung in einer Datenübertragungseinrichtung zur tonfrequenten Datenübertragung Die Erfindung betrifft eine Empfangsschaltung in einer tonfrequenten Datenübertragungseinrichtung gemäß dem Oberbegriff des Patentanspruches 1.Receiving circuit in a data transmission device for audio-frequency Data transmission The invention relates to a receiving circuit in an audio frequency Data transmission device according to the preamble of claim 1.
Bekanntlich sind Textendgeräte der Kommunikationstechnik z.B. Fernschreiber über eine sogenannte Datenübertragungseinrichtung an die zum nächsten Vermittlungsamt führenden Amtsleitung angeschlossen. Derartige Datenübertragungseinrichtung enthalten im wesentlichen eine Sende- und eine Empfangsschaltung, die über einen sogenannten Gabelübertrager mit der bidirektional betriebenen Anschlußleitung verbunden sind. In der Sendeschaltung werden die binären Sendedaten des Fernschreibers in tonfrequente Übertragungssignale umgewandelt und über den Cabelübertrager auf die Anschlußleitung gegeben. Ankommende Übertragungssignale werden vom Gabelübertrager an die Empfangsschaltung gegeben, die diese in binäre Empfangsdaten für den Fernschreiber umwandelt. Sende- und Empfangsschaltung arbeiten im Frequenz-Getrenntlageverfahren, d.h. mit unterschiedlichen Kennfrequenzen, wobei den Sendedaten und den Empfangsdaten jeweils zwei Kennfrequenzen zugeordnet sind. Nach den CCITT-Empfehlungen sind für eine Datenübertragung in der Frequenzlage B den Sendedaten zwei höhere und den Empfangsdaten zwei tiefere Kennfrequenzen zugeordnet.As is well known, text terminals in communication technology are e.g. teleprinters via a so-called data transmission device to the next exchange leading trunk connected. Such a data transmission device included essentially a transmitting and a receiving circuit, which has a so-called Fork transmitters are connected to the bidirectionally operated connection line. In the transmission circuit the binary transmission data of the teleprinter are converted into audio frequencies Transmission signals are converted and transferred to the connecting line via the cable transformer given. Incoming transmission signals are sent from the fork transmitter to the receiving circuit given, which converts this into binary received data for the teletype. Send- and receiving circuit operate in the frequency separation method, i.e. with different ones Characteristic frequencies, the send data and the received data each having two characteristic frequencies assigned. According to the CCITT recommendations, data transmission in the Frequency position B the transmit data two higher and the receive data two lower frequencies assigned.
Dabei ist es eine wesentliche Forderung, daß jeweils die Mitten frequenzen des Übertragungssignals zwischen den beiden Kennfrequenzen exakt erkannt werden, und als Flan- ken der binären Empfangsdaten ausgegeben werden. Das erfordert einen aufwendigen Aufbau der Empfangsschaltung.It is an essential requirement that the center frequencies are in each case of the transmission signal can be precisely recognized between the two characteristic frequencies, and as a flan output of the binary received data. That requires a complex construction of the receiving circuit.
Wie allgemein bekannt enthält diese u.a. Verstärker und Filter. Insbesondere die dafür verwendeten Bauteile müssen sehr engen Toleranzen forderungen genügen. Selbst bei Verwendung von besonders zuverlässigen und damit teueren Bauteilen, sind aufwendige Einstell- und Abgleicharbeiten unerläßlich.As is well known, this includes, among other things, amplifiers and filters. In particular the components used for this must meet very tight tolerances. Even when using particularly reliable and therefore expensive components are complex adjustment and adjustment work is essential.
Es ist Aufgabe der Erfindung eine Empfangsschaltung für eine Datenübertragungseinrichtung anzugeben, mit der die Mitten frequenzen des Übertragungssignals zwischen den Kennfrequenzen exakt erkennbar sind, ohne daß besonders ausgewählte Bauteile verwendet werden müssen und ohne daß ein Abgleich erforderlich ist.The object of the invention is a receiving circuit for a data transmission device specify the center frequencies of the transmission signal between the characteristic frequencies are exactly recognizable without specially selected components having to be used and without an adjustment being necessary.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.This task is carried out in the characterizing part of the claim 1 specified features solved.
Ein Vorteil der erfindungsgemäßen Empfangsschaltung besteht darin, daß einfache und daher billige Kondensatoren mit großen Toleranzen verwendet werden können.One advantage of the receiving circuit according to the invention is that that simple and therefore cheap capacitors with large tolerances are used can.
Im folgenden wird die Erfindung anhand der Zeichnungen erläutert. Dabei zeigen Fig. 1 eine bekannte Datenübertragungseinrichtung, Fig. 2 ein Ausführungsbeispiel einer erfindungsgemäßen Datenübertragungseinrichtung und Fig. 3 eine hierbei verwendete Schaltung zur digitalen Demodulation.The invention is explained below with reference to the drawings. 1 shows a known data transmission device, and FIG. 2 shows an exemplary embodiment a data transmission device according to the invention and FIG. 3 shows one used here Circuit for digital demodulation.
Die in Fig. 1 dargestellte bekannte Datenübertragungseinrichtung DÜ neuerer Art erhält Sendedaten SN von einer Datenquelle DQ und gibt Empfangsdaten EN an eine Datensenke DS ab. Die Daten quelle DQ und die Datensenke DS sind beispielsweise Bestandteile eines Fernschreibers F.The known data transmission device DÜ shown in Fig. 1 newer type receives send data SN from a Data source DQ and gives Receive data EN to a data sink DS. The data source DQ and the data sink DS are, for example, components of a telex F.
Die bipolaren Empfangsdaten EN weisen eine Startpolarität SA und eine Stoppolarität SO auf, wobei beispielsweise erstere einen negativen und letztere einen positiven Pegel aufweist.The bipolar received data EN have a start polarity SA and a Stop polarity SO, for example the former being negative and the latter has a positive level.
Die Datenübertragungseinrichtung DÜ enthält eine Sendeschaltung S und eine Empfangsschaltung E, die in Richtung zur Anschlußleitung AL über einen Gabelübertrager CLI zusammengeschaltet sind. Ein Oszillator OS gibt über einen Frequenzteiler FT einen Takt T an die Sendeschaltung S und die Empfangsschaltung E.The data transmission device DÜ contains a transmission circuit S and a receiving circuit E, which in the direction of the connecting line AL via a Fork transmitters CLI are interconnected. An oscillator OS gives over a frequency divider FT sends a clock T to the transmitting circuit S and the receiving circuit E.
Die Empfangsschaltung E weist einen Eingangsverstärker EV, ein Empfangsfilter EF, einen Begrenzerverstärker BV, eine Zähleransteuerung ZA mit nachgeschaltetem Zähler Z, einen aktiven Tiefpaß ATP, eine Abtaststufe AS und eine Pegelüberwachung PÜ auf. Am Eingangsverstärker EV, der zur Entkopplung von Gabelübertrager CLI und Empfangsfilter EF dient, liegt das vom Gabelübertrager CLI abgegebene, zwischen zwei Kennfrequenzen variierende sinusförmige Eingangssignal ES an. Das Empfangsfilter EF ist ein passives LC-Filter mit Bandpaßcharakteristik. Es dient dazu, die über den Gabelübertrager CLI unvermeidlich eingekoppelten Frequenzen der Sendeschaltung S maximal zu bedämpfen und dabei das Eingangssignal ES mit den beiden Kennfrequenzen möglichst wenig zu dämpfen.The receiving circuit E has an input amplifier EV, a receiving filter EF, a limiter amplifier BV, a counter control ZA with a downstream Counter Z, an active low-pass filter ATP, a sampling stage AS and level monitoring PÜ on. On the input amplifier EV, which is used to decouple the fork transmitter CLI and Receiving filter EF is used, the output from the fork transmitter CLI lies between two characteristic frequencies varying sinusoidal input signal ES. The receive filter EF is a passive LC filter with bandpass characteristics. It is used to get the over the fork transmitter CLI inevitably coupled in frequencies of the transmission circuit S to attenuate maximally and thereby the input signal ES with the two characteristic frequencies to attenuate as little as possible.
Das gefilterte Eingangssignal ES liegt am Begrenzerverstärker BV an, der daraus eine frequenzmodulierte Rechteckwechselspannung RW mit konstanter Amplitude erzeugt.The filtered input signal ES is applied to the limiter amplifier BV, which results in a frequency-modulated square-wave alternating voltage RW with constant amplitude generated.
Die tonfrequente Rechteckwechselspannung RW liegt an der Zähleransteuerung ZA an, an der auch der vom Frequenzteiler FT abgegebene Takt T anliegt. Die Zähleransteuerung ZA gibt eine Zählimpulsfolge ZF an den nach- geschalteten Zähler Z, wobei zu jeder Flanke der Rechteckwechselspannung RW eine bestimmte Anzahl von Zählimpulsen abgegeben wird. Der Zähler Z gibt ein frequenzmoduliertes Binärsignal BS ab. Die der logischen Eins entsprechenden Zustände sind hierbei gleichlang, während über die der logischen Null entsprechenden Zustände die Frequenzmodulation erfolgt.The audio-frequency square-wave AC voltage RW is applied to the counter control ZA to which the clock T output by the frequency divider FT is also present. The counter control ZA sends a counting pulse sequence ZF to the subsequent switched counter Z, with each edge of the square wave AC voltage RW a certain number of Counting pulses is delivered. The counter Z outputs a frequency-modulated binary signal BS off. The states corresponding to the logical one are here of the same length, while The frequency modulation takes place via the states corresponding to the logical zero.
Das Binärsignal BS liegt am aktiven Tiefpaß ATP an, der daraus durch Integration der Einzelimpulse eine Gleichspannungskurve GK erzeugt, deren jeweiliger Amplitudenwert der Frequenz des Binärsignals BS und damit der Kennfrequenz des Eingangssignals ES proportional ist.The binary signal BS is applied to the active low-pass filter ATP, which results from it Integration of the individual pulses generates a DC voltage curve GK, the respective Amplitude value of the frequency of the binary signal BS and thus the characteristic frequency of the input signal IT is proportional.
Die Gleichspannungskurve GK liegt an der Abtaststufe AS an, die diese durch Schwellwertabtastung in steilflankige Doppelstromzeichen, d.h. in die Empfangsdaten EN umwandelt. Die Uebergänge von positiven zu negativen Stromschritten bzw. umgekehrt entsprechen hierbei jeweils der Mittenfrequenz zwischen den beiden Kennfrequenzen des Eingangssignals ES. Zur Erfüllung dieser Forderung wird der Schwellwert bei der Abtastung entsprechend abgeglichen.The DC voltage curve GK is applied to the sampling stage AS, which this by threshold scanning into steep-edged double stream characters, i.e. into the received data EN converts. The transitions from positive to negative current steps or vice versa correspond in each case to the center frequency between the two characteristic frequencies of the input signal ES. To meet this requirement, the threshold value is at adjusted according to the scanning.
Die Pegelüberwachung PÜ erhält ihr Eingangssignal vom Begrenzerverstärker BV. Sie gibt an ihrem Ausgang dann ein nicht näher bezeichnetes Signal an die Abtaststufe ASund ein nicht näher bezeichnetes Signal an den Fernschreiber F, wenn der Pegel des Eingangssignals ES unter einen vorbestimmten Wert sinkt. Aufgrund dieses Signals gibt die Abtaststufe AS Empfangsdaten EN mit einer Dauerpolarität, beispielsweise mit der Startpolarität SA an die Datensenke DS.The level monitoring PÜ receives its input signal from the limiter amplifier BV. At its output it then sends a signal, which is not specified in detail, to the sampling stage AS and an unspecified signal to the teleprinter F if the level of the input signal ES falls below a predetermined value. Because of this signal is the sampling stage AS received data EN with a permanent polarity, for example with the start polarity SA to the data sink DS.
Fig. 2 zeigt ein Ausführungsbeispiel gemäß der Erfindung.Fig. 2 shows an embodiment according to the invention.
Dort sind wiederum einige aus Fig. 1 bekannte Schaltungsblöcke dargestellt. Dies sind im einzelnen der Fernschreiber F mit der Datenquelle DQ und der Datensenke DS, und die Sendeschaltung S in der Datenübertragungseinrichtung DÜ. Weiter sind die erfindungsgemäße Empfangsschaltung EE und die elektronische Gabelschaltung GS, sowie ein Taktgeber TG, der Takte T1 und T2 an die Empfangsschaltung EE und einen Takt T3 an die Sendeschaltung S abgibt, dargestellt.Some circuit blocks known from FIG. 1 are again shown there. In detail, these are the teletype machine F with the data source DQ and the data sink DS, and the transmission circuit S in the data transmission device DÜ. Next are them receiving circuit according to the invention EE and the electronic hybrid circuit GS, as well as a clock TG, the clocks T1 and T2 to the receiving circuit EE and a clock T3 outputs to the transmission circuit S, shown.
Die elektronische Gabelschaltung GS ist beispielsweise durch einen mit "Duplexer" bezeichneten, integrierten Baustein realisiert. Dieser dient im wesentlichen dazu, das auf der Anschlußleitung AL ankommende Signal zu verstärken und dabei in Richtung zur Empfangsschaltung EE das Ausgangssignal der Sendeschaltung S zu bedämpfen.The electronic hybrid GS is for example by a implemented with an integrated module called "duplexer". This is essentially used to amplify the incoming signal on the connecting line AL and thereby in Direction to the receiving circuit EE to attenuate the output signal of the transmitting circuit S.
Die erfindungsgemäße Empfangsschaltung EE enthält einen Tiefpaß TPl, einen Bandpaß BP, einen weiteren Tiefpaß TP2, den aus Fig. 1 bekannten Begrenzerverstärker BV, eine Schaltung DD zur digitalen Demodulation, einen Ausgangstiefpaß TP3, einen Schwellwertschaltung SS und die ebenfalls aus Fig. 1 bekannte Pegelüberwachung PÜ.The receiving circuit EE according to the invention contains a low-pass filter TPl, a band-pass filter BP, a further low-pass filter TP2, the limiter amplifier known from FIG BV, a circuit DD for digital demodulation, an output low-pass filter TP3, a Threshold circuit SS and the level monitoring PÜ also known from FIG. 1.
Das von der Gabelschaltung GS abgegebene, zwischen zwei Kennfrequenzen variierende, sinusförmige Eingangssignal ES liegt am Tiefpaß TPl an, über den Störungen ausgeblendet werden. Als Tiefpaß TPl kann beispielsweise ein einfaches RC-Glied verwendet werden.The output from the hybrid GS between two characteristic frequencies varying, sinusoidal input signal ES is applied to the low-pass filter TPl, above the interference be hidden. A simple RC element, for example, can be used as the low-pass filter TP1 be used.
Der Bandpaß BP, an dem der vom Takt geber TG abgegebene Takt T1 anliegt, ist durch ein sogenanntes Switched-Capacitor-Filter realisiert. Bei diesem Filter sind durch eine äußere Widerstandsbeschaltung und durch die Frequenz des anliegenden Taktes T1 die Filtercharakteristik und die Bandgrenzen wählbar. Ein solches Filter ermöglicht enge Toleranzen. Es dient dazu die restlichen über die Gabelschaltung GS eingekoppelten Frequenzen der Sendeschaltung S auszufiltern.The bandpass filter BP to which the clock T1 issued by the clock generator TG is present, is implemented by a so-called switched capacitor filter. With this filter are due to an external resistor circuit and the frequency of the applied Clock T1, the filter characteristics and the band limits can be selected. Such a filter enables tight tolerances. It is used to do the rest via the hybrid circuit GS injected frequencies of the transmission circuit S to filter out.
Der dem Bandpaß BP nachgeschaltete weitere Tiefpaß TP2 dient zur Unterdrückung der dem Ausgangssignal des Bandpaßes BP überlagerten Takt frequenzen. Auch der weitere Tiefpaß TP2 ist durch ein einfaches RC-Glied realisiert.The further low-pass filter TP2 connected downstream of the bandpass filter BP is used for suppression the clock frequencies superimposed on the output signal of the bandpass filter BP. Also the other one Low-pass filter TP2 is implemented by a simple RC element.
Die Kennfrequenzen des Eingangssignals ES liegen am Begrenzerverstärker BV an, der daraus in bekannter Weise eine frequenzmodulierte binäre Rechteckwechselspannung RW erzeugt. Diese liegt zusammen mit dem vom Taktgeber TG abgegebenen Takt T2 an der Schaltung DD zur digitalen Demodulation an.The characteristic frequencies of the input signal ES are at the limiter amplifier BV on, which results in a frequency-modulated binary square-wave alternating voltage in a known manner RW generated. This is present together with the clock T2 output by the clock generator TG the circuit DD for digital demodulation.
Die Schaltung DD zur digitalen Demodulation, enthält einen Frequenzdiskriminator FD und einen Digital-Analog-Wandler DAW, und erzeugt aus der tonfrequenten Rechteckwechselspannung RW ein zeitdiskretes Gleichspannungssignal DG, das dem Modulationshub der Rechteckwechselspannung RW proportional ist. Die Wirkungsweise der Schaltung DD zur digitalen Demodulation wird später anhand von Fig. 3 erläutert.The circuit DD for digital demodulation contains a frequency discriminator FD and a digital-to-analog converter DAW, and generates from the audio-frequency square-wave alternating voltage RW a time-discrete direct voltage signal DG, which corresponds to the modulation swing of the square-wave alternating voltage RW is proportional. How the circuit DD for digital demodulation works will be explained later with reference to FIG. 3.
Das zeitdiskrete Cleichspannungssignal DG liegt am Ausgangstiefpaß TP3 an, der daraus eine kontinuierliche Cleichspannungskurve GK bildet und an den Schwellwertschalter SS gibt. Dieser bildet aus der Gleichspannungskurve GK, die binären Empfangsdaten EN mit einer Startpolarität SA und einer Stoppolarität SO, die an der Datensenke DS anliegen. Die Flanken zwischen den beiden Polaritäten der Empfangsdaten EN entsprechen hierbei jeweils der Mittenfrequenz zwischen den beiden Kennfrequenzen des Eingangssignals ES. Der Schwellwertschalter SS ist beispielsweise durch einen Schmitt-Trigger realisisert, der ein TTL-gerechtes Ausgangssignal abgibt.The time-discrete DC voltage signal DG is at the output low-pass filter TP3, which forms a continuous DC voltage curve GK therefrom, and to the Threshold switch SS there. This forms from the DC voltage curve GK, the binary received data EN with a start polarity SA and a stop polarity SO, which are present at the data sink DS. The flanks between the two polarities of the Received data EN correspond to the center frequency between the two Characteristic frequencies of the input signal ES. The threshold switch SS is for example realized by a Schmitt trigger, which emits a TTL-compliant output signal.
Die Funktionsweise der Pegelüberwachung PÜ ist aus der in Fig. 1 dargestellten Empfangsschaltung E bekannt.The mode of operation of the level monitoring PÜ is shown in FIG. 1 Receiving circuit E known.
In Fig. 3 sind der Frequenzdiskriminator FD und die Digital-Analog-Wandlung DAW dargestellt, die zusammen die Schaltung DD zur digitalen Demodulation bilden.In Fig. 3, the frequency discriminator FD and the digital-to-analog conversion DAW shown, which together form the circuit DD for digital demodulation.
Der Frequenzdiskriminator FD enthält zwei Verzögerungs-Flip-Flops DFl, DF2, ein Exklusiv-Oder-Verknüpfungsglied ED, eine digitale Verzögerungsstufe V, einen Zähler Z und ein Register RG. An den mit den entsprechenden Symbolen gekennzeichneten Takteingängen der Verzögerungs-Flip-Flops DF1 und DF2 und des Zählers Z liegt der vom Takt geber TG abgegebene Takt T2 an. Am Eingang des ersten Verzögerungs-Flip-Flops DFl liegt die vom Begrenzerverstärker BV abgegebene Rechteckwechselspannung RW an. Der Ausgang des ersten Verzögerungs-Flip-Flops DF1 ist mit einem Eingang des Exklusiv-Oder-Verknüpfungsgliedes ED und mit dem Eingang des zweiten Verzögerungs-Flip-Flops DF2 verbunden. Der Ausgang des zweiten Verzögerungs-Flip-Flops DF2 liegt am anderen Eingang des Exklusiv-Oder-Verknüpfungsgliedes ED an, dessen Ausgang mit einem Übernahme-Befehlseingang UE des Registers RG und über die Verzögerungsstufe V mit einem Rüc ksetzbe fehl sein gang RE des Zählers Z verbunden ist. Der Zähler Z weist Ausgänge AO bis A7 auf, wobei die niederwertigen Ausgänge AO bis A5 mit Eingängen EO bis ES des Registers RG verbunden sind. Die jeweils den Eingängen EO bis ES zugeordneten Ausgänge AO bis AS des Registers RG sind mit dem Digital-Analog-Wandler DAW verbunden.The frequency discriminator FD contains two delay flip-flops DFl, DF2, an exclusive-OR link ED, a digital delay stage V, a counter Z and a register RG. At the marked with the corresponding symbols Clock inputs of the delay flip-flops DF1 and DF2 and the counter Z is located from the clock generator TG delivered clock T2. At the input of the first delay flip-flop DFl is the square wave alternating voltage RW emitted by the limiter amplifier BV. The output of the first delay flip-flop DF1 is connected to an input of the exclusive-OR link ED and connected to the input of the second delay flip-flop DF2. The exit of the second delay flip-flop DF2 is at the other input of the exclusive-OR link ED, the output of which with a takeover command input UE of the register RG and Via the delay stage V with a reset command, the counter can be reset Z is connected. The counter Z has outputs A0 to A7, the lower ones Outputs AO to A5 are connected to inputs EO to ES of register RG. the Outputs AO to AS of register RG assigned to inputs EO to ES are connected to the digital-to-analog converter DAW.
Der Digital-Analog-Wandler DAW weist z.B. eine Widerstandskette aus Widerständen R1 bis R8 auf, die beidseitig mit dem Bezugspotential OV verbunden sind. Die Spannungstei lerpunkte zwischen den Widerständen R2 bis R8 sind in dieser Reihenfolge über Widerstände R9 bis R14 mit den Ausgängen Al bis A6 des Registers RG verbunden. Der Spannungsteilerpunkt zwischen den Widerständen R1 und R2 ist über einen Operationsverstärker OP mit dem Ausgangstiefpaß TP3 verbunden.The digital-to-analog converter DAW has, for example, a chain of resistors Resistors R1 to R8, which are connected on both sides to the reference potential OV are. The voltage divider points between the resistors R2 to R8 are in this Sequence via resistors R9 to R14 with the outputs A1 to A6 of the register RG connected. The voltage dividing point between resistors R1 and R2 is over an operational amplifier OP connected to the output low-pass filter TP3.
Im folgenden wird die Wirkungsweise der Schaltung DD zur digitalen Demodulation beschrieben.In the following, the operation of the circuit DD becomes digital Demodulation described.
Getriggert durch den Takt T2 erzeugen die Verzögerungs-Flip-Flops DFl und DF2 sowie das Exklusiv-Oder-Verknüpfungsglied ED aus der Rechteckwechselspannung RW eine Nadelimpulsfolge NF. Hierbei entspricht jeder Impuls dieser Nadelimpulsfolge NF einer ansteigenden oder einer abfallenden Flanke der Rechteckwechselspannung RW. Es wird von einem Zustand ausgegangen, zu dem der Zähler Z zählt.Triggered by the clock T2 generate the delay flip-flops DFl and DF2 and the exclusive-OR link ED from the square-wave alternating voltage RW a needle pulse train NF. Each pulse corresponds to this needle pulse sequence NF of a rising or a falling edge of the square-wave alternating voltage RW. A state is assumed to which the counter Z counts.
Mit dem nächsten Impuls der Nadel impuls folge NF wird die zu diesem Zeitpunkt an den Ausgängen AO bis AS abgreifbare Zahl in das Register RG übernommen. Diese ist dann an dessen Ausgängen AO bis AS abgreifbar. Die Verzögerungszeit der Verzögerungsstufe V ist beispielsweise ein Taktimpuls des Taktes T2, so daß um diesen Taktimpuls verzögert der Zähler Z auf den Wert 0 zurückgesetzt wird, und ab diesem Wert wieder zu zählen beginnt. An den Ausgängen AO bis A5 des Zählers Z bzw. an den Ausgängen AO bis A5 des Registers RG sind also Zahlenwerte abgreifbar, die den Impulsbreiten der Rechteckwechselspannung RW entsprechen. Durch die Zahlenwerte ist ein genaues, d.h. genau hinsichtlich des überganges des Eingangssignals ES von einer Kennfrequenz zur anderen, zeitdiskretes Gleichspannungssignal GK gegeben.With the next pulse of the needle pulse sequence NF it becomes this Time taken at the outputs AO to AS, a number that can be tapped into the register RG. This can then be tapped at its outputs AO to AS. The delay time of the Delay stage V is, for example, a clock pulse of the clock T2, so that around this Clock pulse delayed the counter Z is reset to the value 0, and from this Value starts counting again. At the outputs AO to A5 of the counter Z or on numerical values can therefore be tapped off at the outputs AO to A5 of the register RG which represent the Pulse widths correspond to the square wave alternating voltage RW. By the numerical values is an exact one, i.e. exactly with regard to the transition of the input signal ES from given a characteristic frequency to the other, time-discrete direct voltage signal GK.
Durch die Auswertung der niederwertigen Ausgänge AO bis AS des Zählers Z und durch eine hohe Frequenz des Taktes T2 ist es möglich, den Übergang des Eingangssignals ES von einer Kennfrequenz zur anderen und damit die Mittenfre- quenz sehr genau zu bestimmen. Dies ist auch dadurch möglich, daß über die Verzögerungsstufe V das Zurücksetzen des Zählers Z um mehrere Taktimpulse verzögert wird. Bei Verfahren wird bewirkt, daß die vom Zähler Z abgegebene Zahl durch den um eine konstante Zahl verringerten Inhalt desselben bestimmt ist.By evaluating the lower-value outputs AO to AS of the counter Z and by a high frequency of the clock T2 it is possible to transition the input signal ES from one characteristic frequency to the other and thus the mid-frequency quenz to be determined very precisely. This is also possible by using the delay stage V the resetting of the counter Z is delayed by several clock pulses. In proceedings causes the number output by the counter Z to be replaced by a constant number reduced content of the same is intended.
Im Digital-Analog-Wandler DAW werden aus diesen Zahlenwerten über das Widerstandsnetzwerk das zeitdiskrete Cleichspannungssignal DG erzeugt und mit niederohmiger Ausgangsimpedanz an den Ausgangstiefpaß TP3 gegeben.In the digital-to-analog converter DAW, these numerical values are converted into over the resistor network generates the discrete-time DC voltage signal DG and with Low output impedance given to the output low-pass filter TP3.
Der Ausgangstiefpaß TP3, der beispielsweise durch eine einfache RC-Schaltung realisiert ist, erzeugt aus dem zeitdiskreten Cleichspannungssignal DG in bekannter Weise die Gleichspannungskurve GK, die anschließend vom Schwellwertschalter SS abgetastet wird.The output low-pass filter TP3, for example by a simple RC circuit is realized, generated from the discrete-time DC voltage signal DG in known Way the DC voltage curve GK, which is then scanned by the threshold switch SS will.
Durch die Verwendung der Schaltung DD zur digitalen Demodulation und des vorgeschalteten Switched-Capacitor-Filters als Bandpaß BP in der erfindungsgemäßen Empfangsschaltung EE ist ein exaktes, binäres Signal für die Empfangsdaten EN gewährleistet, wobei dieses hinsichtlich der Lage seiner Flanken exakt und mit großer Konstanz den Anforderungen entspricht. Hierdurch ist kein Abgleich nötig.By using the circuit DD for digital demodulation and of the upstream switched capacitor filter as a bandpass filter BP in the inventive Receiving circuit EE an exact, binary signal for the receiving data EN is guaranteed, this with regard to the position of its flanks exactly and with great constancy meets the requirements. This means that no adjustment is necessary.
6 Patentansprüche 3 Figuren - Leerseite -6 claims 3 figures - blank page -
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843419931 DE3419931A1 (en) | 1984-05-28 | 1984-05-28 | Reception circuit in a data transmission device for audio-frequency data transmission |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843419931 DE3419931A1 (en) | 1984-05-28 | 1984-05-28 | Reception circuit in a data transmission device for audio-frequency data transmission |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3419931A1 true DE3419931A1 (en) | 1985-11-28 |
Family
ID=6237074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19843419931 Ceased DE3419931A1 (en) | 1984-05-28 | 1984-05-28 | Reception circuit in a data transmission device for audio-frequency data transmission |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3419931A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2333571A1 (en) * | 1973-07-02 | 1975-01-23 | Siemens Ag | DEMODULATOR FOR FREQUENCY MODULATED SIGNALS |
| DE3121444A1 (en) * | 1981-05-29 | 1982-12-16 | Siemens AG, 1000 Berlin und 8000 München | METHOD AND ARRANGEMENT FOR DEMODULATING FSK SIGNALS |
-
1984
- 1984-05-28 DE DE19843419931 patent/DE3419931A1/en not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2333571A1 (en) * | 1973-07-02 | 1975-01-23 | Siemens Ag | DEMODULATOR FOR FREQUENCY MODULATED SIGNALS |
| DE3121444A1 (en) * | 1981-05-29 | 1982-12-16 | Siemens AG, 1000 Berlin und 8000 München | METHOD AND ARRANGEMENT FOR DEMODULATING FSK SIGNALS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0491209A2 (en) | Signal processing for optical transmission system | |
| EP0111309B1 (en) | Cmi decoder | |
| DE2253015A1 (en) | BROADBAND DISCRIMINATOR | |
| DE2007231A1 (en) | Circuit arrangement for demodulating frequency-modulated signals, in particular for facsimile data transmission | |
| DE2242550A1 (en) | ELECTRIC ENCODING AND DECODING DEVICE | |
| DE3419931A1 (en) | Reception circuit in a data transmission device for audio-frequency data transmission | |
| DE3419948A1 (en) | Reception circuit in a data transmission device for audio-frequency data transmission | |
| DE2600635C2 (en) | Method for encrypting an analog signal and transmission device in which this method is used | |
| DE3010535C2 (en) | Regenerator for digital signals | |
| DE3015218C2 (en) | ||
| EP0093819B1 (en) | System for the radio transmission of a binary coded signal | |
| DE1146523B (en) | Frequency-modulated multi-channel alternating current telegraphy system, consisting of channel pairs with two channels each with the same transmission direction | |
| DE2159187C3 (en) | Method for the optional demodulation of one or more, in particular two, teletype channels combined by multiple frequency shift keying and circuit arrangement for carrying out the method | |
| DE1762694A1 (en) | Digital discriminator for frequency-modulated alternating current telegraph signals | |
| DE2053446C3 (en) | Transmission system for the transmission of information and additional signals | |
| DE3419920A1 (en) | Transmission circuit in a data transmission device for audio-frequency data transmission | |
| DE2622376C2 (en) | Method and arrangement for phase selection of the demodulation carrier and the bit clock in regenerators for carrier-frequency digital signals | |
| DE1962197A1 (en) | Data transmission system | |
| DE1537428B2 (en) | MODULATOR / DEMODULATOR CIRCUIT WITH FREQUENCY SWITCHING | |
| DE2029622C3 (en) | Pulse shaping circuit | |
| DE3535988A1 (en) | Method and device for demodulating a binary frequency-modulated signal | |
| EP0062701B1 (en) | Method for the transmission of loop conditions and metering pulses in telephone systems | |
| DE2431280A1 (en) | Transmission system for binary signals - is similar to single current carrier telegraphy and is for railway signalling systems | |
| DE2132564B2 (en) | Lever monitor for telegraphy and telephony - has DC-AC converting AF frequency discriminator between two Schmitt triggers | |
| DE1294989B (en) | Method and circuit arrangements for digital data transmission |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |