DE3238486C2

DE3238486C2 - Integrierte Halbleiterschaltung

Info

Publication number: DE3238486C2
Application number: DE3238486A
Authority: DE
Inventors: Shoji Ariizumi; Makoto Tokio/Tokyo Segawa
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-10-20
Filing date: 1982-10-18
Publication date: 1986-09-25
Also published as: DE3238486A1; US4578694A; JPS5869124A

Abstract

Inverterschaltung, bestehend aus einem selbstsperrenden (E-Typ) MOSFET, dessen Gate mit einem Eingangsanschluß verbunden ist, aus einem als Last wirkenden selbstleitenden (D-Typ) MOSFET sowie aus einer Gate-Schutzschaltung, die als ein selbstleitender (D-Typ) MOSFET ausgeführt ist und dessen Gate mit dem Stromversorgungsanschluß in Verbindung steht. Von der Gate-Schutzschaltung wird das Gate des Last-MOSFETΔs auch dann geschützt, wenn Störspannungen der Versorgungsspannung überlagert sind.

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung mit einem ersten MOSFET vom selbstsperrenden Typ, dessen Gate mit einem Eingangsanschluß und dessen Source mit einem ersten Stromvers jrgungsanschluß verbunden sind, und mit einem zweiten MOS-FET vom selbstleitenden Typ, dessen Gate und Source mit der Drainzone des ersten MOSFETs sowie einem Ausgangsanschluß verbunden sind. Derartige integrierte Halbleiterschaltungen sind als Inverter beispielsweise aus der US-PS 37 OO 981 bekannt. Gegenüber Inverterschaltungen, in denen zwei sdbstsperrentie MOSFETs vorgesehen sind, zeichnen sie sich durch hohe Schaltgeschwindigkeiten aus. Insbesondere bei voller Durchsteuerung des selbstsperrenden MOSFETs liegt der selbstleitende an der vollen Betriebsspannung, so daß der Betriebsspannung überlagerte Stoß- und Spitzenspannungen zu Beschädigungen des selbstleitenden MOSFETs führen können.

Die Erfindung geht daher von der Aufgabe aus, die eingangs beschriebene Anordnung so weiter zu bilden, daß sie auch bei hoher Aussteuerung sich als zuverlässig und standfest erweist, und bei der insbesondere die das Gate unterfangende Isolierschicht des selbstleitenden MOSFETs gegen durch Spannungsstöße bedingte Überlastungen geschützt ist.

Gelöst wird diese Aufgabe durch einen dritten MOS-FET, dessen Gate und Drain direkt mit einem zweiten Stromversorgungsanschluß verbunden sind, und dessen Source auf die Drainzone des zweiten MOSFETs geführt ist. Hierdurch wird ein eine Schutzwirkung ausübender MOSFET dem zu schützenden vorgeordnet, wobei der vorgeordnete MOSFET selbst keinen Überbeanspruchungen ausgesetzt ist, da sein Gate mit seiner Drainzone direkt mit dem zweiten Stromversorgungsanschluß verbunden sind.

Es ist zwar grundsätzlich beispielsweise aus dem »VMOS Power FETs Design Catalogue« der Firma SiIiconix vom August 1980 bekannt, MOSFETs höheren Betriebsspannungen anzupassen, indem zwei (oder

mehrere) MOSFETs in Reihe geschaltet werden.

Nach der DE-OS 24 35 606 werden MOSFETs auch zur Erzielung einer höheren Linearität ihres Widerstandes in Reihe geschaltet.

Zweckmäßige Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Im einzelnen sind die Merkmale der Erfindung anhand der folgenden Beschreibung eines bekannten Inverters im Vergleich zu einem Ausführungsbeispiel in

ίο Verbindung mit diese darstellenden Zeichnungen zu entnehmen. Es zeigt hierbei

F i g. 1 das Schaltbild eines bekannten Inverters,
Fig.2 vergrößert und abgebrochen einen Schnitt durch ein die integrierte Halbleiterschaltung nach F i g. 1 aufweisendes Substrat,

F ι g. 3 ein Schaltbild eines Ausführungsbeispiels und F i g. 4 einen Schnitt durch ein Substrat mit einer entsprechend der Fig.3 ausgebildeten Halbleiterschaltung.

Das Schaltbild der Fig. 1 zeigt eine bekannte Inverterschaltung, bei der ein selbstleitender MOSFET 1 und ein selbstsperrender MOSFET 2 in Reihe zwischen Stromversorgungsanschlüssen VCC und VSS angeordnet sind. Hierbei können der Stromversorgungsan-Schluß VCCauf einem Potential von S V und der Stromversorgungsanschluß VSS auf Erdpotential liegen. Eingangssignale V IN werden einem mit dem Gate des MOSFET 2 verbundenen Eingangsanschluß zugeführt, währe.id Ausgangssignale V OUT einem Ausgangsanschluß entnehmbar sind, der mit dem Verknüpfungspunkt beider MOSFETs und dem Gate des MOSFET 1 verbunden ist.

Ein möglicher praktischer Aufbau wird anhand des vergrößerten und abgebrochenen Schnittes durch ein P-leitendes Substrat 6 erläutert. In das Substrat sind N+-leitende Zonen 3, 4 und 5 eindiffundiert, von denen die Zone 3 die Source und die Zone 4 die Drainzone des selbstsperrenden MOSFETs 2 der F i g. 1 darstellen. Der zwischen ihnen gebildete Kanal ist von einer Isolierschicht 8 überfangen, auf die der Gateanschluß 7 aufgebracht ist. Der MOSFET 1 der Fig. 1 wird durch die Zonen 4 und 5 als Source und Drain gebildet, und in dem zwischen ihnen gebildeten Kanal sind Arsen-Ionen implantiert. Dieser Kanal ist von einer Isolierschicht 10 überfangen, auf die der Gateanschluß 9 aufgebracht ist, der mit der Zone 4 verbunden ist. Die derart gebildete Inverterschaltung stellt, eine Ratioschaitung dar, bei welcher die Logikwerte »1« und »0« voneinander entsprechend dem Verhältnis

x = ßd/ße (1)

der geometrischen Abmessungen des als Treiber arbeitenden MOSFETs 2 und des als Belastungswiderstand eingesetzten MOSFET 1 ausgedrückt werden. In dieser Gleichung 1 entspricht die Größe ßd dem Verhältnis [W/L] der Kanalbreite Wund der Kanallänge L des als Treiber arbeitenden MOSFET 2, während mit dem Wert ße das Verhältnis der entsprechenden Parameter beim belastenden MOSFET1 angegeben ist.

Im allgemeinen nimmt das Verhältnis λ einen Wert zwischen 3 und 5 an. Derartige Werte sind für eine innerhalb einer Schaltung arbeitende Inverterschaltung geeignet, die voll ausgesteuert wird, indem der Signalpegel zwischen VCC und VSS wechselt; für Eingangsstufen mit geringerem Pegel sind sie weniger geeignet. Soll die Inverterschaltung dagegen als Eingangsstufe Anwendung finden, so ist mit einem niedrigen Eingangs-

pegel zu rechnen, bei dem das geringere Signal O bis 0,8 V und das hohe rund 2,0 V betragen kann.

Im allgemeinen wird der Drainstrom Ip eines MOS-FET nach der folgenden Gleichung (2) angegeben:

5 h = (Vcs - y,h) ■ gm (2)

In dieser Gleichung bedeuten

Vcs = Gate-Source-Spannung V,h = achwellenspannung
Id = Source-Drain-Strom
gm = Steilheit

In der Gleichung (2) sind die Größen V,_h und gm durch die Abmessungen des MOSFET bestimmt. Der Wert gm ist dem Verhältnis W/L proportional, und der Wert Via beträgt bei üblichen selbstsperrenden MOS-FETs ungefähr minus 0,6 V. Die Spannung V_Cs ist die zwischen dem Gateanschluß und dem Stromversorgungsanschluß VSS anliegende Spannung und entspricht dem Eingangssignal V.W. Aus der Gleichung (2) geht damit hervor, daß bei im wesentlichen gleichen Drainstrom fo bei einer Steigerung des Eingangssignals von ca. 2 V auf etwa ς V gm entsprechend dem Anstieg der Spannungsdifferenz abfallen muß. Damit ergibt sich im Falle von Eingangssignalen von etwa 5 V ein Verhältnis λ von 3 bis 5, während für bei Eingangsstufen übliche Signale mit TTL-Signalpegel in Höhe von 2 V das Verhältnis λ 10 bis 20 sein sollte. Nun wird aber auch eine Eingangsstufe nicht immer nur in Verbindung mit TTL-Signalpegeln der Eingangssignale verwendet; bei Spannungsprüfungen und anderen Anwendungsarten können auch Eingangssignale von rund VSS auftreten. In einem solchen Falle wird dem Gate des als Treiber arbeitenden MOSFETs 2 ein Eingangssignal im Betrage von VCC aufgeschaltet, während das Ausgangssignal der Inverterschaltung einen Pegel von etwa VSS annimmt. Da die G-öße gm ■ (λ W/L) des MOSFETs 2 höher als jene des MOSFETs 1 ist, durchfließt den MOSFET 1, da seinem Gate die hohe Spannung aufgeschaltet ist, ein zu hoher Drainstrom Id- Insbesondere wenn nun noch am Stromversorgungsanschluß VCC hohe Spannungsspitzen und Stoßspannungen aufweisende Störspannungen auftreten, besteht bei der Schaltungsausführung nach F i g. 1 die Gefahr der Beschädigung bzw. des Durchschlagens der das Gate des MOS-FET 1 unterfangerden Isolierschicht und damit der Zerstörung der Halbleiterschaltung.

Behoben wird dieser Nachteil bei einer Weiterbildung der aus F i g. 1 bekannten Schaltung gemäß F i g. 3. Auch nach Fig.3 besteht die Inverterschaltung im wesentlichen aus einem MOSFET 12, dessen Gate durch die Eingangsspannung V IN angesteuert wird, und dessen Drain mit der Source eines weiteren, selbstleitenden MOSFET 11 ebenso verbunden ist wie mit einem das Signal VO(JT liefernden Ausgangsanschluß und dem Gate des MOSFETs 11. Dessen Drain aber ist im Punkte A nicht, wie es in der F i g. 1 der Fall ist, direkt mit dem zweiten Stromversorgungsanschluß VCC verbunden, sondern vielmehr über einen weiteren selbstleitenden MOSFET 13, dessen Source am Punkte A liegt, und dessen Gate sowie Drain auf den Stromversorgungsanschluß VCCgeführt sind.

Das Verhältnis λ der MOSFETs 11 und 12 beträgt ungefähr zehn bis zwanzig, so daß die in F i g. 3 dargestellte Inverterschaltung auch als Eingangsschaltung verwendbar ist und mit Eingangssignalen geringen Pegels, beispielsweise TTL-Eingangssignalen, aussteuerbar ist. Wegen des hohen Verhältnisses λ jedoch wird der MOSFET 12 voll leitend, wenn das Eingangssignal V IN 2 V überschreitet, und das Ausgangssignal VOUT nimmt den Signalpegel VSSan.

Hat das Eingangssignal VW das Potential VSS. so liegt am Drain des MOSFETs 12 das Potential VCCan: Der MOSFET 13 ist mit VCC verbunden und vom Sfilbstleitenden Typ, während MOSFET 12 gesperrt ist. Selbst wenn das Eingangssignal V IN auf 0,8 V steigt, bleibt das Ausgangssignal V OUT auf VCC. Zwar beginnt der MOSFET 12 geringfügig zu leiten, weil das Eingangssignal mit 0,8 V die Schwellspannung V,/, von 0,6 V überschreitet, dies bedeutet aber nur einen geringfügigen Streustrom zwischen den Stromversorgungsanschlüssen über die MOSFETs. Die Ausgangsspannung wird hierbei durch die folgende Gleichung (3) angegeben, aus der hervorgeht, daß zweckmäßig der Widerstand Rn des MOSFET 13 gering gehalten wird, um die Ausgangsspannung möglichst im Bereich der Versorgungsspannung VCCzu halten:

v_o,,=

Rn +Ru

In dieser Gleichung bezeichnen Ä_M, R12 und R\j die entsprechenden Widerstandswerte der MOSFETs 11 bis 13. Andererseits jedoch sollte, wie noch ausgeführt w'rd, der Widerstand auch nicht zu niedrig angesetzt sein.

Die MOSFETs 11 und 12 der F i g. 3 wirken gleichartig wie die MOSFETs 1 und 2 der eine bekannte Schaltung wiedergebenden Fig. 1. Die Stromzuführung auf den Punkt A erfolgt über einen weiteren MOSFET 13 vom selbstleitenden Typ, dessen Gate sowie Drain mit dem Stromversorgungsanschluß VCC verbunden sind. Überspannungsspitzen der Stromversorgung vermögen diesen MOSFET nicht zu gefährden, da Drain und Gate miteinander verbunden sind und damit die gleiche Spannung aufweisen. Andererseits wirken die MOSFETs 11 und 13 spannungsteilerartig, und am Punkt A steht eine Spannung an, die gegenüber der des Siromversorgungsanschlusses VCC reduziert ist. Die an Gate und Source des MOSFETs 11 anliegende Spannung ist damit geringer als das Potential VCC. so daß allein hieraus sich eine Unempfindlichkeit gegen Überspannungen des Stromversorgungsanschlusses VCC ergibt. Derartige Stoßspannungen sind bereits am Verbindungspunkt A des Widerstandes des MOSFETs 13 wegen gedämpft, so daß auch die Spannungsdifferenz zwischen Gate und Drain des MOSFET 11 herabgesetzt ist und im Falle von Stoßspannungen diese nur abgeschwächt erhält, so daß das Gate des MOSFET 11 durch den vorgeschalteten MOSFET 13 geschützt ist. Dieser Schutz wird mit Erhöhen des Widerstandes verbessert; in der Praxis jedoch wird man keinen zu hohen Wert wählen, da das Ausgangssignal VOt/Tmöglichst den Signalpegel VCC erreichen soll, wenn die Eingangsspannung 0,8 V übersteigt. Der durch den MOSFET 13 gegebene Widerstand ist daher mit einem einen Kompromiß darstellenden optimalen Wert einzustellen, der einen ausreichenden Schutz ohne zu starkes Absinken der Ausgangsspannung sichert.

De¹" praktische Aufbau der Schaltung der F i g. 3 ist anhand der F i g. 4 erläutert. In ein P-leitendes Substrat 18 sind N+ -leitende Zonen 14, 15, 16 und 17 eingearbeitet, welche die Source des MOSFET 12, Drain des MOS-FET 12 und gleichzeitig Source des MOSFET 11. Drain

des MOSFET 11 und gleichzeitig Source des MOSFET 13 sowie den Drain des MOSFET 13 darstellen.

Die zwischen den Zonen gebildeten Kanäle werden von Isolierschichten 19, 20 und 21 überfangen, auf die die Gateelektroden 22, 23 und 24 aufgebracht sind, wobei die Gateelektroden 23 und 24 gleichzeitig den Kontakt zu den Zonen 15 bzw. 17 vermitteln. Die zwischen den Zonen 15, 16 und 17 gebildeten Kanäle enthalten implantierte Arsen-Ionen, um die Schwellspannung in negativer Richtung zu verschieben und damit selbstleitende MOSFETs zu schaffen.

Obwohl im Ausführungsbeispiel als schützender MOSFET 13 ein selbstleitender MOSFET beschrieben ist, kann auch ein selbstsperrender MOSFET an seiner Stelle vorgesehen sein. Bei letzterem wird jedoch der erzielbare Ausgangspegel um den Betrag der Schwellenspannung V,hdes MOSFETs abgesenkt. Andererseits kann der Inverter auch mit P-Kanal-MOSFETs aufgebaut werden. In allen diesen Fällen ergibt sich der angestrebte Schutz der Halbleitervorrichtung gegen Liberiastung und Durchschlagen der das Gate unterfangenden Isolierschicht des als Last vorgesehenen MOSFET 11, auch wenn dem Stromversorgungsanschluß hohe Spannungsspitzen und Stoßspannungen überlagert sind. Die integrierte Halbleiterschaltung erweist sich daher als sehr zuverlässig, und sie läßt sich einfach realisieren und aufbauen.

Hierzu 2 Blatt Zeichnungen

"

35

40

45

50

55

60

65

Claims

Patentansprüche:

1. Integrierte Halbleiterschaltung mit einem ersten MOSFET vom selbstsperrenden Typ. dessen Gate mit einem Eingangsanschluß und dessen Source mit einem ersten Stromversorgungsanschluß verbunden sind, und mit einem zweiten MOSFET vom selbstleitenden Typ, dessen Gate und Source mit der Drainzone des ersten MOSFETs sowie einem Ausgangsanschluß verbunden sind gekennzeichnet durch einen dritten MOSFET (13), dessen Gate und Drain direkt mit einem zweiten Stromversorgungsanschluß (VCC) verbunden sind, und dessen Source auf die Drainzop.e des zweiten MOSFETs (11) geführt ist.

2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daü der dritte MOSFET (13) als selbstleitender MOSFET ausgeführt ist.

3. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das Verhältnis von der Kanalbreite zur Kanallänge (ßd)des ersten MOSFETs zum Verhältnis der Kanalbreite zur Kanallänge (ße)aes zweiten MOSFETs in einer Relation von rund 10 bis 20 steht.