[go: up one dir, main page]

DE3227151A1 - Einrichtung zur empfangsseitigen phasensynchronisation des abtasttaktes auf die phasenlage der zeichen eines empfangenen zeitmultiplex-zeichenstroms - Google Patents

Einrichtung zur empfangsseitigen phasensynchronisation des abtasttaktes auf die phasenlage der zeichen eines empfangenen zeitmultiplex-zeichenstroms

Info

Publication number
DE3227151A1
DE3227151A1 DE19823227151 DE3227151A DE3227151A1 DE 3227151 A1 DE3227151 A1 DE 3227151A1 DE 19823227151 DE19823227151 DE 19823227151 DE 3227151 A DE3227151 A DE 3227151A DE 3227151 A1 DE3227151 A1 DE 3227151A1
Authority
DE
Germany
Prior art keywords
phase
frame
sampling clock
values
correlation function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823227151
Other languages
English (en)
Other versions
DE3227151C2 (de
Inventor
Siegbert Dr.-Ing. 7146 Tamm Hentschke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19823227151 priority Critical patent/DE3227151C2/de
Priority to CH399683A priority patent/CH660271A5/de
Publication of DE3227151A1 publication Critical patent/DE3227151A1/de
Priority to BE2/60564A priority patent/BE901272A/nl
Application granted granted Critical
Publication of DE3227151C2 publication Critical patent/DE3227151C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

  • Einrichtung zur emvpfangsseitigen Phasensynchronisation des
  • Abtasttaktes auf die Phasenlage der Zeichen eines empfangenen Zeitmultiplex-Zeichenstroms.
  • Die Erfindung geht aus von einer Einrichtung nach dem Oberbegriff des Patentanspruchs 1.
  • Eine derartige Einrichtung ist bekannt aus IEEE-Transactions, Band COM-16 4. August 1968, S. 597 bis 605. Der Rahmentakt wird dort aufgrund des Rahmenkennungswortes (Unique Word) durch digitale Korrelation ermittelt, wogegen der Bittakt aufgrund eines zusätzlichen, dem Rahmenkennungswort vorangestellten Bitmusters auf irgend eine nicht beschriebene Weise ermittelt wird. Die bekannte Einrichtung dient für Satelliten-Nachrichtenübertragungssysteme mit Zeitmultiplex-Vielfachzugriff. Aber auch bei leitungsgebundenen Zeitmultiplex-Übertragungssystemen, beispielsweise bei Zweidraht-Vollduplex-übertragungssystemen über die Fernsprech-Teilnehmeranschlußleitung stellt sich empfangsseitig das Problem, den Rahmentakt, sowie die Phase Abtasttaktes auf die empfangenen digitalen Zeichen zu synchronisieren.
  • Dies ist besonders schwierig, wenn die empfangenen digitalen Zeichen stark verzerrt sind und erst nach Ermittlung der geeigneten Taktphase des Abtasttaktes entzerrt werden können.
  • Es ist daher die Aufgabe der Erfindung, eine Einrichtung der genannten Art anzugeben, die auch für einen Empfangs-Zeichenstrom mit starker Verzerrung geeignet ist.
  • Die Aufgabe wird wie im Patentanspruch 1 angegeben gelöst.
  • Weiterbildungen ergeben sich aus den Unteransprüchen.
  • Die Erfindung wird nun anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen: Fig. 1 das Grundprinzip der Erfindung anhand einer vereinfachten Folge von Werten der Kreuzkorrelationsfunktion a) im nicht phasensynchronen Zustand des Abtasttaktes b) im phasensynchronen Zustand des Abtasttaktes, Fig. 2 ein Blockschaltbild der erfindungsgemäßen Einrichtungtund Fig. 3 eine Ausführungsform des in Fig. 2 gezeigten Glättungsakkumulators.
  • Die neue Synchronisationseinrichtung empfängt an ihrem Eingang die Abtastwerte des empfangenen, beispielsweise aus ternären Zeichen bestehenden, Zeichenstroms, wobei jedes der ternären Zeichen einmal abgetastet wird. Die im Abtasttakt aufeinanderfolgenden Abtastwerte X(i) werden nun in einem digitalen Korrelator mit einem empfangsseitig gespeicherten Rahmen kennung swo rt, das beispielsweise aus 12 binären Zeichen besteht, korreliert, so daß im Abtasttakt aufeinanderfolgende Werte K(i) der Kreuzkorrelationsfunktion gebildet werden. Mathematisch lassen sich diese Werte ausdrücken als: wobei W(12- M) jeweils ein Bit des 12-Eit-Rahmenkennungsworts bedeutet. Abgesehen von Verzerrungen müßte die Kreuzkorrelationsfunktion K(i) immer dann einen maximalen Wert annehmen, wenn die mit dem Rahmenkennungswort zu synchronisierenden Abtastwerte X(i - L' ) die Abtastwerte des im Zeichenstrom in Abständen einer Rahmenperiode enthaltenen Rahmenkennungswortes sind. Eine Rahmenerkennungsschaltung sucht nun aus der gesamten Folge K(i) der Werte der Kreuzkorrelationfunktion die in Abständen einer Rahmenperiode wiederkehrenden relativen Maxima auf,Im Beispiel nach Fig. la sind dies die Werte mit dem Index iO 0 bzw. dem Index (i0+ 108). Die Indizes unterscheiden sich deshalb um 108 Perioden des Abtasttaktes, weil ein Rahmen beim vorstehend beschriebenen Beispiel aus 108 Zeichen bestehen soll. Die wiederkehrenden relativen Maxima teilen also dem Empfänger den Rahmentakt des empfangenen Zeitmultiplexsignals mit. Würde man beim Abtasten die Abtastperiode gegen Null gehen lassen, so ergäbe sich der in Fig. 1 durchgehend gezeichnete vereinfachte Verlauf der Korrelationsfunktion, der zeigt, daß die bei der Abtastung mit der Abtastperiode T entstehenden Werte K(i) von der Phase des Abtasttaktes abhängig sind. So lassen sich bei der Phasenlage des Abtasttaktes, die in Fig. la gezeigt ist, die maximal möglichen Werte der Kreuzkorrelationsfunktion uberhaupt nicht erfassen. Verschiebt man jedoch die Phasenlage des empfangsseitigen Abtasttaktes auf die in Fig. Ab gezeigte Lage, so sind die erkannten wiederkehrenden relativen Maxima K(i 0> auch tatsächlich die echten Maxima der Kreuzkorrelationsfunktion.
  • Die Kreuzkorrelationsfunktion hat nun bei geeigneter Wahl des Rahmenkennungsworts die Eigenschaft, daß sie die Impulsantwort der übertragungsstrecke näherungsweise reproduziert, d. h. die Maxima der Kreuzkorrelationsfunktion liegen auch bei den Maxima der Impulsantwort, so daß die Taktphase, welche die maximalen Werte der Kreuzkorrelationsfunktion ergibt, auch die maximalen Werte der Impulsantwort ergibt und daher die gewünschte Taktphase zur Abtastung der empfangenen Zeichen ist.
  • Zur Nachstellung der Phasenlage des Abtasttaktes werden nun gemäß der Erfindung Werte der Korrelationsfunktion verwendet, die in der Umgebung des wiederkehrenden Maximums K(io) liegen. Beispielsweise kann dazu jeweils der den wiederkehrenden Maximalwert vorausgehende Wert K(i0-1) und der dem wiederkehrenden Maximalwert nachfolgende Wert K(i0 + 1) verwendet werden. Wie die Fig. 1a zeigt, ist die Differenz #K(i0) dieser Werte von Null verschieden, wenn der Wert K (i0) nicht der tatsächliche Maximalwert ist. Daher kann diese Differenz #K(i 0) als Regelgröße zur Nachregelung der Taktphase verwendet werden. Wie die Fig. Ib zeigt, verschwindet die Differenz t K(io) dann, wenn K(i0) 0 der maximal mögliche Wert der Korrelationsfunktion beim gerade vorliegenden Abtastwert X(i 0> ist. Die Fig. Ib gibt also die Phasenlage des Abtasttaktes im eingeregelten phasen synchronen Zustand wieder.
  • Zu Fig. 1 sei darauf hingewiesen, daß der Verlauf der Korrelationsfunktion gegenüber dem tatsächlich zu erwartenden Verlauf stark idealisiert ist. In Wirklichkeit sind die wiederkehrenden relativen Maxima wegen der starken Verzerrungen des empfangenen Zeichenstroms weitaus schlechter zu erkennenound den aufeinanderfolgend festgestellten Differenzwerten d K ist eine Zufallsfolge überlagert, so daß die Differenzen #K erst nach einer Glättung als zuverlässige Regelgröße verwendet werden können.
  • Anhand der Fig. 2 wird nun ein Blockschaltbild der neuen Synchronisationssinrichtung beschrieben.
  • Wie bereits erwähnt, gelangen die Abtastwerte X(i) der empfangenen Zeichen jeweils als 8-Bit-Wörter auf den Eingang eines digitalen Korrelators 1, der mit dem empfangsseitig gespeicherten Rahmenkennungswort fortlaufend die oben angegebenen Werte K(i) im Abtasttakt bildet.Dazu wird der digitale Korrelator wie gezeigt mit dem gerade vorliegenden Zeichen-Abtasttakt betrieben. Die Werte K(i) der Kreuzkorrelationsfunktion, die ebenfalls 8-Bit-Wörtersindsgelangen nun auf eine Rahmenerkennungsschaltung 2, die mit einfachen logischen Schaltmitteln die Lage der wiederkehrenden relativen Maxima der Kreuzkorrelationsfunktion und damit den Rahmentakt des empfangenen Zeitmultiplexsignals ermittelt. Zu dieser Ermittlung verwendet die Rahmenerkennungsschaltung 2 den Zählerstand i eines Modulo 108-Zählers 3, an dessen Zähleingang der Zeichen-Abtasttakt liegt Der Index i wird deshalb Modulo 108 gezählt, weil es bekannt ist, daß sich das Rahmenkennungswort jeweils nach 108 Zeichen wiederholt. Mit jedem Ausgangssignal der Rahmenerkennungsschaltung 2, das ein erkanntes wiederkehrendes Maximum der Kreuzkorrelationsfunktion bedeutet,wird der ZähLer 3 über seinen Rücksetzeingang R auf einen festen Zählerstand i0, der beispielsweise gleich Null ist zurückgesetzt. Dieser Rahmentakt bestimmt nun, welche Werte der Kreuzkorrelationsfunktion aus dem gesamten Wertevorrat K(i) ausgewählt und zur Bildung der Regelgröße verwendet werden. Wie anhand der Fig. 1 er-Läutern pind dies die Werte K(io+1) und K(io-1) welche in der Umgebung des als wiederkehrendes Maximum erkannten Wertes K(io) Liegen. Da der Zähler 3 wie angegeben zum Zeitpunkt 0 auf Null gestellt wird, ist der Wert K(io+7) dann verfügbar, wenn der Zähler 3 den Zählerstand 1 hat. Sämtliche Werte K(i) gelangen aufeinanderfolgend vom Ausgang des digitalen Korrelators 1 auf eine Subtraktionsschaltung 4 die beim Zählerstand 1 des Zählers 3 und bei keinem anderen Zählerstand in Betrieb gesetzt wird, dadurch daß beim Zählerstand 1 vom entsprechenden Zählerausgang ein Steuersignal auf eine Steuereingang S der Subtraktionsschaltung 4 gegeben wird. Am anderen Signaleingang der Subtraktionsschaltung 4 erscheinen Ausgangswerte K(i) des digitalen Korrelators mit einer Verzögerung um zwei Perioden T des Abtasttaktes, die in einem Verzögerungsglied 5 stattfindet.
  • Während also das positive Steuersignal am Eingang S liegt, bildet die Subtraktionsschaltung 4 die Differenz dK(i r 0 aus den Werten K(i 0+1) und K(io-1) der Kreuzkorrelationsfunktion. Alle anderen Werte der Kreuzkorrelationsfunktion werden nicht verwendet. Wie erwähnt, bedürfen die aufeinanderfolgend gebildeten Werte K(i0) der Glättung, die in einem der Subtraktionsschaltung nachgeschalteten Glättung akkumulator 6 stattfindet. Der Glättungsakkumulator 6, der anhand von Fig. 3 noch näher erläutert wird1 erhält somit jeweils im Rahmentakt einen Eingangswert AK(io) und gibt an seinem Ausgang in Abständen, die ebenfalls gLeich einer Rahmenperiode sind, eine Nachstellinformation tP ab, die direkt zur Phasennachstellung der Phase des Zeichen-Abtasttaktes um eine entsprechende Anzahl von Schritten verwendet werden kann. Die Nachstellinformation bP ist vorzugsweise eine ganze Zahl, die auch gleich Null seir kann. Diese Nachstellinformation AP, für die einschließlich ihres Vorzeichens 5 Bitsausreichen, ist in-der Lage, eine Torschaltung 7 zur Auswahl der geeigneten Taktphase anzusteuern.
  • An einer Reihe von parallelen Eingängen empfängt die Torschaltung 7 den Abtasttakt von einem Referenzoszillator 8 mit'der Taktper i ode T und jeweils einer anderen Taktphase, wobei die Taktphasen der an den einzelnen Eingängen der Torschaltung aufeinanderfolgend um jeweils einen gleichen Phasenschritt gegeneinander verschoben sind.
  • Wenn man beispielsweise die Phase des Abtasttaktes in 128 Schritten verstellbar machen will, so gibt man den Referenztakt vom Ausgang des Referenzoszillators 8 auf eine Kette von 128 Verzögerungsgliedern 9, deren jedes die Phase des Taktes um -128 gegenüber dem in der Kette vorangehenden verzögert. Die vor- und nach den Verzögerungsgliedern 9 verfugbaren Takte bilden nun die parallelen Eingangstakte der Torschaltung 7, von denenzgesteuert durch die Nachstellinformation ßPtjeweils nur einer als der Zeichen-Abtasttakt mit der nachgestellten Phase ausgewählt wird. Die Phasennachstellung in der Torschaltung 7 geschieht derart, daß die Phase um soviel Schritte vor- oder zurückverschoben wird, wie dies die Nachstellinformation dP einschließlich ihres yorzeichens angibt. Ist t P beispielsweise gleich +3, so wird in der Torschaltung der gerade durchgeschaltete Takt gesperrt und statt dessen der um drei Phasenschritte mehr verzögerte Takt durchgeschaltet. Ist andererseits die Nachstellinformation tP = -2, so wird in der Torschaltung 7 von dem gerade durchgeschalteten Takt auf den um zwei Phasenschritte weniger verzögerten Takt umgeschaltet, der dann als nachgestellter Zeichen-Abtasttakt in der gesamten Einrichtung verwendet wird. Dieser Zeichen-Abtasttakt gelangt von der Torschaltung 7 auf den digitalen Korrelator 1 und den Zähler 3 sowie auf andere Empfangseinrichtungen, die im Takt der empfangenen Zeichen betrieben werden müssen, beispielsweise auf die nicht gezeigte Abtast- und Halteschaltung. Somit stellt die beschriebene neue Synchronisationseinrichtung eine digitale Phasenregelschleife dar, die dadurch sich von allen bekannten digitalen Phasenregelschleifen unterscheidet, daß sie sowohl die Rahmensynchronisation als die Zeichentaktsynchronisation durchführt.
  • Abschließend sei noch der Glättungsakkumulator 6 nach Fig. 2 anhand der Fig. 3 erläutert. Die am Eingang erscheinenden Differenzwerte OK(i0) werden in einem Multiplizierer 71 mit einem Faktor a multipliziert, der kleiner als 1 ist. Die multiplizierten Werte a - 4 4K(i0) gelangen auf einen Addierer 12, dessen Ausgangswerte F(i) in einem Verzögerungsglied 13 um 108 Perioden T des Abtasttaktes, d. h. um eine Rahmenperiode verzögert werden. Vom Ausgang des Verzögerungsgliedes 13 werden die Funktionswerte F auf einen anderen Eingang des Addierers 12 zurückgekoppelt und werden dort nach Art eines normalen Akkumulators zu den Eingangswerten a .aK(i0) addiert, um den neuen Wert F zu ergeben. Der Akkumulator ist dadurch gegenüber der normalen Art etwas geändert, daß die rückgeführten Werte F in einem Multiplizierer 14 mit einem Faktor 1 - 2-n (n-ganzzahlig> multipliziert werden. n wird dabei so gewählt, daß dieser Faktor nahe bei 1 liegt. Die Werte F gelangen in Abständen einer Rahmenperiode vom Ausgang des Verzögerungsgliedes 13 auf einen Quantisierer 15, der sie durch betragsmäßige Abrundung in ganze Zahlen F umsetzt.
  • q (Eingangswerte Fjdie betragsmäßig kleiner als eins sind, werden dabei auf Null abgerundet). Somit erscheinen am Ausgang des Quantisierers 15 jeweils in Abständen einer Rahmenperiode ganze Zahlen Fq, die positiv, negativ und Null sein können. Diese Ausgangswerte F werden schließlich als die q oben erläuterten Nachstellinformationen tP verwendet. Außerdem werden sie über einen Multiplizierer 16 auf einen weiteren Eingang des Addierers 12 zurückgeführt, wobei sie in dem Multiplizierep6 mit einem Faktor b, der kleiner als 1 ist multipliziert werden. Der Addierereingang ist ein invertierender Eingang, so daß der zurückgeführte Wert b - ß P immer dann vom Eingangswert a - 8 K(i ) subtrahiert wird, wenn eine Phasennachstellung stattgefunden hat. (BeiA P=O findet keine Phasennachstellung statt). Somit wird eine erfolgte Phasennachstellung bei der Ermittlung der darauffolgenden Nachstellinformation A P berücksichtigt. Die beschriebene Akkumulation bewirkt zusammen mit der Quantisierung die gewünschte Glättung der Differenzen a K, und leitet von einer Folge A K, die von einer Zufallsfolge überlagert ist, eine zuverlässige Regelgröße a P ab.
  • Da die Phasennachstellungen, wie oben beschrieben, jeweils nur während der Dauer des Rahmenkennungsworts stattfinden, ist das mit der Phasennachttellung verbundene unerwünschte Phasenrauschen auf die IntervalLe des Rahmenkennungswortes beschränkt und kann daher keine Ubertragungsfehler verursachen.

Claims (5)

  1. Patentansprüce Einrichtung zur empfangsseitigen Rahmensynchronisation und zur empfangsseitigen Phasensynchronisation des Abtasttaktes auf die Phasenlage des Zeichentaktes eines empfangenen Zeichenstroms, der in periodischen Zeitabständen ein Rahmenkennungswort enthält, mit einem digitalen Korrelator zur Bildung einer Kreuzkorrelationsfunktion aus dem empfangenen mit dem Abtasttakt abgetasteten Zeichenstrom und dem empfangsseitig gespeicherten Rahmenkennungswort und mit einer Rahmenerkennungsschaltung zur Ermittlung des Rahmentaktes durch Bestimmung der im Abstand der Rahmenperiode wiederkehrenden Maxima der Kreuzkorrelationsfunktion, d a d u r c h g e k e n n z e i c h n e t, daß eine Phasensynchronisationsschaltung (4, 6, 7, 8, 9) vorhanden ist, die aufgrund von Werten(K(iO+1) und K(io-1)), welche die Kreuzkorrelationsfunktion jeweils in der Umgebung des erkannten wiederkehrenden Maximums(K(i0)/hat, eine Steuerinformation ( d P) P) zur Nachstellung der Phase des Abtasttaktes ableitet und diese Phase damit nachstellt.
  2. 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Phasensynchronisationsschaltung die Differenz (K(i0)) zwischen dem Wert(K(io-1)), der den, erkannten wiederkehrenden Maximum(K(i0)) vorausgeht, und dem Wert C K(i0+1)), der auf das erkannte wiederkehrende Maximum folgt, bildet und aus diesen Differenzwe'rten ( tK), die in Abständen einer Rahmenperiode aufeinanderfolgen, die Steuerinformation (qP) zur Nachstellung der Phase des Abtasttaktes ableitet.
  3. 3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß zur Ableitung der S-teuerinformation ( P) ein Glättungsakkumulator (6) vorhanden ist, der die aufeinanderfolgenden Differenzwerte (d K) akkumuliert (12, 13, 14) und den akkumulierten Wert (F) quantisiert, derart, daß in Abständen einer Rahmenperiode die durch den akkumulierten Wert (F) überschrittene ganze Zahl (F ) als Steuerinformation ( P) q verwendet wird.
  4. 4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß im Glättungsakkumulator (Fig. 3) die am Eingang erscheinenden Differenzwerte ( dK) vor ihrer Akkumulation mit einem Faktor (a), der kleiner als eins ist, multipliziert werden, daß die jeweils zurückgeführten akkumulierten Werte (F> mit einem Faktor (1-2 n) multipliziert werden, und daß die bei der Quantisierung (15> ermittelten ganzen Zahlen, einschließlich der Zahl Nulltdie im Rahmentakt aufeinanderfolgen, mit einem Faktor (b), der kleiner als eins ist, multipliziert und vom jeweils eine Rahmentaktperiode später anstehenden multiplizierten Differenzwert (abK)subtrahiert werden.
  5. 5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß sie eine von der Steuerinformation ( P) gesteuerte Phasennachstellschaltung (7, 9) aufweist, welche die Phasenlage entsprechend dem Vorzeichen der Steuerinformation um eine deren ganzzahligeni Wert entsprechende Zahl von- Phasenschritten vor- oder zurückstellt.
DE19823227151 1982-07-21 1982-07-21 Einrichtung zur empfangsseitigen Phasensynchronisation des Abtasttaktes auf die Phasenlage der Zeichen eines empfangenen Zeitmultiplex-Zeichenstroms Expired DE3227151C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19823227151 DE3227151C2 (de) 1982-07-21 1982-07-21 Einrichtung zur empfangsseitigen Phasensynchronisation des Abtasttaktes auf die Phasenlage der Zeichen eines empfangenen Zeitmultiplex-Zeichenstroms
CH399683A CH660271A5 (de) 1982-07-21 1983-07-21 Einrichtung zur empfangsseitigen rahmensynchronisation und zur empfangsseitigen phasensynchronisation des abtasttaktes auf die phasenlage des zeichentaktes eines empfangenen zeichenstroms.
BE2/60564A BE901272A (nl) 1982-07-21 1984-12-14 Fazesynchronisatie-inrichting.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823227151 DE3227151C2 (de) 1982-07-21 1982-07-21 Einrichtung zur empfangsseitigen Phasensynchronisation des Abtasttaktes auf die Phasenlage der Zeichen eines empfangenen Zeitmultiplex-Zeichenstroms

Publications (2)

Publication Number Publication Date
DE3227151A1 true DE3227151A1 (de) 1984-02-02
DE3227151C2 DE3227151C2 (de) 1986-04-17

Family

ID=6168884

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823227151 Expired DE3227151C2 (de) 1982-07-21 1982-07-21 Einrichtung zur empfangsseitigen Phasensynchronisation des Abtasttaktes auf die Phasenlage der Zeichen eines empfangenen Zeitmultiplex-Zeichenstroms

Country Status (3)

Country Link
BE (1) BE901272A (de)
CH (1) CH660271A5 (de)
DE (1) DE3227151C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0141194A2 (de) * 1983-09-17 1985-05-15 Alcatel N.V. Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes
EP0294713A2 (de) * 1987-06-12 1988-12-14 Alcatel SEL Aktiengesellschaft Einrichtung zur schnellen Rahmen- und Phasensynchronisation
US5450456A (en) * 1993-11-12 1995-09-12 Daimler Benz Ag Method and arrangement for measuring the carrier frequency deviation in a multi-channel transmission system
WO1999017494A1 (de) * 1997-09-30 1999-04-08 Daimlerchrysler Ag Verfahren zur rahmensynchronisation eines empfangssignals

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3739481A1 (de) * 1987-11-21 1989-06-01 Ant Nachrichtentech Verfahren zur gewinnung eines rahmentaktes in der elektrischen nachrichtentechnik
DE4038561A1 (de) * 1990-10-02 1992-04-09 F & O Elektronic Systems Gmbh Verfahren zur getakteten korrelations- und signalverarbeitung mittels risc-prozessor fuer drahtlose empfaenger in von sendern ausgestrahlten digitalen rahmennetzen, mobilfunknetzen und gleichwertigen einrichtungen und vorrichtung hierzu
DE4128713A1 (de) * 1991-08-29 1993-03-04 Daimler Benz Ag Verfahren und anordnung zur messung der traegerfrequenzablage in einem mehrkanaluebertragungssystem

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2729312A1 (de) * 1976-07-09 1978-01-19 Ibm Verfahren und schaltungsanordnungen zur synchronisierung von taktsignalen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2729312A1 (de) * 1976-07-09 1978-01-19 Ibm Verfahren und schaltungsanordnungen zur synchronisierung von taktsignalen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Communications Technology Vol.COM-16, No.4, August 1968, 597-605 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0141194A2 (de) * 1983-09-17 1985-05-15 Alcatel N.V. Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes
EP0141194A3 (en) * 1983-09-17 1987-11-04 Alcatel N.V. Circuit arrangement for frame and phase synchronisation of a sampling clock at the receiving end
EP0294713A2 (de) * 1987-06-12 1988-12-14 Alcatel SEL Aktiengesellschaft Einrichtung zur schnellen Rahmen- und Phasensynchronisation
US4878229A (en) * 1987-06-12 1989-10-31 Alcatel N.V. Fast frame and phase synchronization apparatus
EP0294713A3 (en) * 1987-06-12 1990-05-09 Standard Elektrik Lorenz Aktiengesellschaft Equipment for fast frame- and phase-synchronisation
US5450456A (en) * 1993-11-12 1995-09-12 Daimler Benz Ag Method and arrangement for measuring the carrier frequency deviation in a multi-channel transmission system
WO1999017494A1 (de) * 1997-09-30 1999-04-08 Daimlerchrysler Ag Verfahren zur rahmensynchronisation eines empfangssignals

Also Published As

Publication number Publication date
CH660271A5 (de) 1987-03-31
DE3227151C2 (de) 1986-04-17
BE901272A (nl) 1985-06-14

Similar Documents

Publication Publication Date Title
EP0141194B1 (de) Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes
DE69028176T2 (de) Adaptive Transformationskodierung durch optimale Blocklängenselektion in Abhängigkeit von Unterschieden zwischen aufeinanderfolgenden Blöcken
DE3687114T2 (de) Datenuebertragungssystem.
DE2321902C2 (de) Verfahren und Einrichtung zur verschlüsselten Nachrichtenübertragung
DE69833600T2 (de) Digitale PLL-Schaltung und Verfahren zur Signalrückgewinnung
DE3685536T2 (de) Entscheidungsrueckgekoppelter entzerrer mit musterdetektor.
DE2735945A1 (de) Schaltungsanordnung fuer die traegersynchronisierung von kohaerenten phasendemodulatoren
DE2702959A1 (de) Synchronisationssignal-wiedergewinnungsschaltung fuer grundband-datensignale
CH668874A5 (de) Verfahren zum betrieb einer datenuebertragungsanlage.
DE2536673A1 (de) Phasenfilter
DE69929871T2 (de) Verfahren und Vorrichtung für Mehrfachzugriff in einem Kommunikationssystem
DE2718087C3 (de) Digitaldemodulator für linear amplitudenmodulierte Datensignale
DE3227151A1 (de) Einrichtung zur empfangsseitigen phasensynchronisation des abtasttaktes auf die phasenlage der zeichen eines empfangenen zeitmultiplex-zeichenstroms
DE3018896C2 (de) Digital-Mehrfrequenz-Empfänger
EP0567517B1 (de) Verfahren und anordnung zur übertragung von digitalsignalen
DE2107142A1 (de) Zeitmuliplex Nachnchtenubertragungs system mit Pulscodemodulation
EP0356549B1 (de) Verfahren und Schaltungsanordnung für eine digitale Regelung der Phase von Abtasttaktimpulsen
DE69636561T2 (de) Trägerrückgewinnungsschaltung
DE2023656A1 (de) Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme
DE2252849C2 (de) Verfahren und Vorrichtung zur automatischen Kanalentzerrung bei der Übertragung pulsamplitudenmodulierter Signalfolgen
DE2242639B2 (de) Zeitmultiplex-telegrafie-system fuer zeichenweise verschachtelung
DE69225029T2 (de) Iteratives Verfahren zur Folgeschätzung
DE3013392C2 (de) Verfahren zur empfängerseitigen Wiederaufbereitung von durch einen Übertragungskanal gestörten Signalen und Schaltung zu dessen Durchführung
DE2626192A1 (de) Schnelle bestimmung der koeffizientenwerte eines transversalentzerrers
DE3202945C2 (de) Verfahren und Anordnung zur Erzeugung von Fensterimpulsen (Daten- und gegebenenfalls Taktfensterimpulsen) für eine Separatorschaltung zur Trennung der Datenimpulse von Begleitimpulsen beim Lesen von Magnetband- oder Plattenspeichern, insbesondere von Floppy-Disk-Speichern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8339 Ceased/non-payment of the annual fee