DE3222314C2 - - Google Patents

Description

Die Erfindung betrifft einen digitalen Tongenerator nach dem Oberbegriff des Patentanspruchs 1.

In der britischen Patentschrift GB-PS 13 25 193 ist das Prinzip eines digitalen Tongenerators dargestellt und beschrieben. Ein solcher Tongenerator wird anstelle eines konventionellen, analogen Tongenerators zur Erzeugung einer Vielzahl von Tonsignalen verwendet, die für den Betrieb digitaler Fernmeldesysteme erforderlich sind. In derartigen Systemen müssen eine Vielzahl von Rufzeichen, wie Besetztzeichen, Meldezeichen und Wähltöne sowie eine Vielzahl von Prüftönen erzeugt werden. Die Prüftöne sind intern für das Prüfen des Fernmeldesystems verwendbar und kennzeichnen verschiedene Prüfergebnisse. Hierzu zu verwendende Tongeneratoren müssen nicht nur Dauertöne, sondern auch Pulse discontinuierlicher Tonsignale erzeugen. Jeder der Töne kann aus einer oder aus mehreren Frequenzkomponenten bestehen, die jeweils nationale und internationale Normen erfüllen müssen. Durch die Verwendung von Halbleitertechnologien ist eine Vielzahl von Möglichkeiten zur Bildung von modernen Tongeneratoren gegeben, die auch dann wenig Raum brauchen und deren Kosten erheblich herabgesetzt sind. Außerdem sind solche digitale Tongeneratoren hinsichtlich ihrer Verwendung flexibler, so daß sie überall verwendbar sind, wo bisher analoge Tongeneratoren eingesetzt wurden.

Aus der deutschen Offenlegungsschrift 30 22 576 ist eine Schaltungsanordnung für einen digitalen Signalgenerator für Fernsprechanlagen bekannt. Die bekannte Schaltungsanordnung sendet während des Verbindungsaufbaus oder der Verbindungsauslösung unterschiedliche Tonfrequenzsignale aus. Sie weist einen Übertragungsspeicher auf, der einen Phasenspeicher und einen Tonspeicher umfaßt. In dem Phasenspeicher ist für jeden zu sendenden Ton eine zugehörige Codekombination gespeichert, die jeweils die Frequenz und die Impulsdauer des Tons angibt. In dem Tonspeicher ist für jeden Ton eine Codekombination gespeichert, die die Phase des gerade gesendeten Tons und die verstrichene Zeit der Phase angibt.

Aus der deutschen Offenlegungsschrift 30 22 576 ist ein digitaler Hörtongenerator für ein PCM-Zeitmultiplex-Fernmeldesystem bekannt, der in periodischer Folge und gegebenenfalls unter Einhaltung bestimmter Pausen Gruppen von PCM-Wörtern liefert, aus denen empfangsseitig nach einer Digital-Analog-Wandlung Hörtöne bzw. Hörton-Pausen-Folgen gewonnen werden. Der bekannte Hörtongenerator enthält einen Speicher mit Speicherbereichen, die verschiedenen Hörtonfrequenzen, Hörtonamplituden und Hörtonpausen entsprechen.

Die bekannten digitalen Tongeneratoren bestehen aus Bausteinen, die auf digitaler Basis funktionieren und in einem digitalen Fernmeldesystem mit einer Vielzahl von Sprachkanälen einsetzbar sind, um binär codierte Informationen gleichzeitig zeitgerecht und multiplex zu übertragen. Diese Tongeneratoren können für verschiedene Zwecke eingesetzt werden, um eine Vielzahl von unterschiedlichen Tönen und Tonkombinationen zu erzeugen. Solche Tongeneratoren können sogar für die Bildung elektronischer Melodien eingesetzt werden.

In den meisten Fällen ist es wünschenswert, daß die digital erzeugten Töne nicht bei ihren vollen Lautstärken anfangen oder aufhören. Dies trifft insbesondere bei der Verwendung in einer Fernsprechanlage zu. Ein hartes Schalten der Töne würde am Anfang und am Ende der Wirksamkeit der Pulse der discontinuierlichen Töne ein deutliches Klicken verursachen. Da dies für die Fernsprechteilnehmer störend ist, soll dies vermieden werden. Ein weiches Schalten der Pulse bewirkt aber in den digitalen Fernmeldesystemen auch eine hohe Betriebssicherheit, da solche Systeme Bauteile, wie Filter, enthalten, die auf plötzliche Energieveränderungen störend wirken können, indem bei solchen plötzlichen Energieänderungen lange Erholungszeiten erforderlich sind, bis wirkliche geeignete Signalbedingungen erreicht sind. In bisher bekannten Tongeneratoren wurde der Ausgangspegel des Tongenerators so eingestellt, daß ein nomineller Lautpegel erreicht wurde. Bei diesen bekannten Systemen war aber eine getrennte Steuerung des individuellen Lautpegels am Anfang und Ende eines Tonpulses nicht möglich.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen digitalen Tongenerator zu bilden, der beim Ein- und Ausschalten ein gewünschtes Einschwingverhalten zeigt. Die Frequenzen und Amplituden sollen in Schritten von 1 Hz und 1 db einstellbar sein. Die zu erzeugenden Töne sollen sowohl discontinuierlich basiert auf Zeitprogramme oder Muster sein, wobei sowohl Änderungen der Amplitude, der Frequenz oder der Frequenzkombinationen als Funktion der Zeit und Zyklen wiederholbar möglich sein müssen. Derartige Zeitmuster erfordern unterschiedliche Zeitkonstanten, die in der Größenordnung von einigen Sekunden in Schritten von einigen Millisekunden liegen können.

Die Aufgabe der vorliegenden Erfindung wird durch das Kennzeichen gemäß dem Patentanspruch 1 gelöst.

Der Tongenerator gemäß der Erfindung kann Töne unterschiedlicher Amplitude, Frequenz- und Pulsmuster zur Erzeugung einer Vielzahl von Tönen in Übereinstimmung mit den Forderungen digitaler PCM-Fernmeldesysteme erzeugen. Er ist sehr flexibel hinsichtlich der Zeitrahmenforderungen dieser PCM-Systeme, da die Vorgänge der verschiedenen Teileinrichtungen des Tonfrequenzgenerators von Einrichtung zu Einrichtung über Busleitungen steuerbar sind. Im wesentlichen wird dies erreicht durch die Synchronisierungsfunktion des Bezugsadressensignals, welches die Vorgänge der amplitudenerzeugenden Mittel, der Mittel zur Erzeugung der Amplitudensteuersignale und indirekt der Ausgangsstufe, welche ein digital codiertes Signal genau synchron empfängt, erreicht. Mittels des digital codierten Signales steuert die Ausgangsstufe den Zeitschlitz im Zeitrahmen des Tonübertragungsweges. Dieser Zeitschlitz stellt den entsprechenden Tonkanal dar, der zum entsprechenden digital codierten Signal gehört.

Außerdem ermöglicht das Zusammenfassen der übertragenen Steuersignale auf Busleitungen die Festlegung des Verlaufs eines discontinuierlichen Tones derart, daß im voraus bestimmbar ist, wann der augenblickliche Amplitudenwert eines discontinuierlichen Tones oder seines Frequenzkomponenten den Nullwert durchläuft. Eine Einstellung des veränderlichen Amplitudenwertes, d. h. der momentane Amplitudenpegel jedes digitalen Tones und eines Frequenzkomponenten kann individuell festgelegt werden. Hierdurch können Pulsflanken entsprechend einer vorbestimmten Dämpfung mittels einer kohärenten Amplitudenmodulation vorbestimmt werden. Die Einstellung des Amplitudenwertes wird mit den Nulldurchgängen der entsprechenden augenblicklichen Amplitudenwerte synchronisiert. Hierdurch werden Übertragungsverluste und ein Klicken beim Verlauf des discontinuierlichen Tones vermieden.

Außerdem werden alle elektronischen Teile, wie beispielsweise die Filter, die für plötzliche Tonenergiewechsel empfindlich sind, nicht nachteilig beeinflußt.

Nachstehend ist ein Ausführungsbeispiel der Erfindung beschrieben. Es sind nur die für das Verständnis wichtigen Einzelheiten dargestellt.

Die Fig. 1 zeigt in einer Übersicht das Prinzip des digitalen Tongenerators nach der Erfindung.

Die Fig. 2A zeigt eine detaillierte Übersicht der Folgesteuerung, welche zur Erzeugung der Bezugsadressen, die jedem digitalen Ton zugeordnet sind, dient.

Die Fig. 2B zeigt eine detaillierte Übersicht eines Frequenzgenerators zur Erzeugung von momentanen Phasenwerten der Töne zur Adressierung eines Sinusgenerators und einer arithmetischen und funktionellen Steuereinheit.

Die Fig. 2C zeigt eine detaillierte Darstellung eines Sinusgenerators und einer Schiebelogik zur Bildung unterschiedlicher Tonpegel.

Die Fig. 2D zeigt eine detaillierte Darstellung einer Compandor- und Dämpfungseinrichtung, welche zur Modifizierung der Amplitudenwiedergabe der digitalen, decodierten Töne dient und zeigt ferner eine Ausgangsstufe, welche den Tongenerator mit den PCM-Datenübertragungswegen eines Fernmeldesystems verbindet.

Die Fig. 2E zeigt in einer Übersicht eine Verstärker- und Taktsteuereinrichtung, welche ein Mikroprozessorsystem zur Erzeugung von Zustandsinformationen über zyklisch wiederholte Tonsignalfolgen enthält.

Die Fig. 2F zeigt eine Verstärker- und Taktsteuereinrichtung 17, welche den Pegel derartiger Tonsignalfolgen steuert, und zwar mittels einer solchen Zustandsinformation, die besonders wichtig für die Erzeugung der fallenden und steigenden Modulationsflanken ist.

Die Fig. 3 zeigt ein Zeitdiagramm verschiedener Taktsignale und abgeleiteter Steuersignale, die mit Hilfe der Folgesteuerung nach Fig. 2A erzeugt werden.

Die Fig. 4 und 5 stellen eine Adressierungsübersicht des Sinuswellengenerators dar, und zwar anhand eines Kreisdiagramms und eines entsprechenden kartesischen Diagramms einer kompletten Periode einer Sinuswelle.

Die Fig. 6 und 7 zeigen die Speicherstruktur eines Externspeichers des Mikroprozessorsystems gemäß Fig. 2E. Der Taktspeicher bildet bezüglich der Zusammenstellung einen Taktschritt bzw. einen Wahlpulsschritt.

Die Fig. 8 zeigt ein Zeitdiagramm als Beispiel einer Taktfolge im "Ein"-Zustand einschließlich der Perioden von Anstiegs- und Abfallmodulationen.

Die Fig. 9-14 zeigen verschiedene Tabellen.

Allgemeines (Fig. 1)

Der Tongenerator entspricht prinzipiell einem digitalen Normalfrequenzgenerator, der gleichzeitig bis zu 64 unterschiedliche Signalisierungstöne erzeugen kann. Die Töne werden in Form von "Puls-Codiert-Modulierten" (PCM) digitalen Signalen erzeugt und werden zur Signalisierung und Kennzeichnung von Zustandsinformationen verwendet. Jedem Ton ist fortlaufend ein Kanal zugeordnet, so daß 64 verschiedene Tonkanäle vorgesehen sind. Jeder Tonkanal besteht entweder aus einem Dauerton, und zwar aus ein bis drei Frequenzkomponenten oder aus einer Tontaktfolge, zum Beispiel aus ein bis drei Frequenzfolgen. Die Bezeichnung Taktfolge wird im wesentlichen verwendet in Zusammenhang mit den Zeitabläufen oder mit den Zeitmustern, die die Amplitudenveränderungen, Frequenzänderungen oder Frequenzkombinationsänderungen in Funktion der Zeit bewirken. Alle genannten Taktfolgen werden zyklisch wiederholt. Die Tonkanäle sind in zwei Tonkanal-Datenübertragungswege geordnet, wobei die Bezeichnung "Datenübertragungsleitungsbündel" als ein Zeitmultiplex Serieller-Datenknoten mit 32 unterschiedlichen Zeitschlitzen zu verstehen ist. Jeder Zeitschlitz besteht aus 8 Datenbits, was einem PCM-Abtastwert eines Pulsrahmens von 125 µsec bedeutet.

Der digitale Tongenerator ist derart ausgebildet, daß jedem Tonkanal individuell ein Ton zugeordnet sein kann, wobei nachfolgende Parameter maßgeblich sind:

• 1) es ist jede Frequenz in der Größenordnung von 0 bis 4 kHz in Stufen von 1 Hz wählbar;
• 2) für jede Tonkombination sind ein bis drei Komponenten wählbar;
• 3) jede Frequenzamplitude von -44 dbm bis +3 dbm ist in Ein-db-Stufen wählbar; und
• 4) der Ton kann als Dauerton oder als Ton mit Pausen vorgesehen sein, wobei der Takt frei wählbar ist mit Pausenperioden von 4 msec bis 8 sec in jeweiligen Stufen von 4 msec ist.

Anhand der Fig. 1 ist das Prinzip des Mehrkanalzeitmultiplex-Tongenerators beschrieben. Die im Anspruch 1 genannten digitalen Steuer- und Speicherschaltungen bestehen aus einem Frequenzgenerator 11 aus einer Steuerung 12 und einem Sinusgenerator 13. Die im Anspruch 1 genannten Amplitudensteuerungsmittel bestehen aus einem Schieberegister 14 einer Verstärkungs- und Dämpfungsschaltung 15 sowie einer Taktsteuereinrichtung 17. Der digitale Tongenerator enthält eine Folgesteuerung 10, welche die Funktionen des digitalen Tongenerators mit einem externen Zeitpulsrahmen synchronisiert, der dem in der PCM-Anlage vorgesehenen Takt entspricht, so daß Signale und Steuersignale für die Anlage, in der der Tongenerator Anwendung findet, erzeugt werden können. Die Folgesteuerung 10 empfängt ein Synchronisierungssignal SYNC von 250 Hz eines übergeordneten Pulsrahmens zum Abgleichen des Zeitschlitzes 0 des Tongenerators zum Zeitschlitz 0 des PCM-Systems. Ein Zeitgebersignal, bezeichnet als 8M-CLK, wird über die Folgesteuerung 10 geleitet; dieses Taktsignal hat eine Pulsfrequenz von 8192 MHz. Die Frequenz des Zeitgebertaktsignales ist später erläutert. Die gewählte Struktur des digitalen Tongenerators fordert eine Vielzahl von seriellen Zeitstufen, um die Gleichzeitigkeit der zu erfüllenden Funktionen zu gewährleisten.

Dieser Haupttakt wird zur Erzeugung der internen Taktpulsfolgen verwendet, die die Funktionen des digitalen Tongenerators steuern. Die internen Taktsignale sind in Fig. 1 als eine Gruppe von Ausgangssignalen ACS bezeichnet. Eine zweite Gruppe von Ausgangssignalen der Folgesteuerung betreffen die Folgesteuerungssignale SCS, welche die Folge der Funktionen des digitalen Tongenerators steuern, und zwar in bezug auf die Funktionen der verschiedenen Einrichtungen über die Datenübertragungsleitungen.

Eine weitere Aufgabe der Folgesteuerung 10 besteht in der aufeinanderfolgenden Lieferung von Frequenzadressen, die einer Ton oder einen Frequenzkomponenten eines Tones kennzeichnen. Jede Frequenzadresse besteht aus einer Vielzahl von Bits und wird über eine Frequenzadressen- Datenübertragungsleitung FA-B parallel zwei weiteren Einrichtungen des Tongenerators zugeführt, und zwar dem Frequenzgenerator 11 und der Verstärker- und Taktsteuereinrichtung 17.

Die Aufgabe des Frequenzgenerators 11 besteht darin, gewünschte Frequenzen zu erzeugen. Hierzu besteht der Frequenzgenerator 11 im wesentlichen aus zwei Einrichtungen, und zwar aus einem programmierbaren, nicht veränderlichen ROM-Speicher ΔΦ und aus einem veränderlichen Speicher Φ-RAM. Für jede unterschiedliche Tonfrequenz ist eine konstante ΔΦ vorgesehen und in den PROM-Speicher ΔΦ gespeichert. In dem veränderlichen Speicher Φ-RAM ist für jede Frequenz zur direkten Speicherung ein zusätzlicher Wert Φ gespeichert, der ein ganzzahliges Vielfaches dieser Konstante ΔΦ enthält. Ein zusätzlicher Wert Φ entspricht einem bestimmten Amplitudenwert einer Sinuswelle. Dies ist nachfolgend näher erläutert.

Eine arithmetische und funktionelle Steuereinheit 12 veranlaßt zusätzliche Funktionen, die vom Frequenzgenerator 11 aufgrund der ΔΦ und der Φ-Werte veranlaßt werden und die der arithmetischen und funktionellen Steuereinheit 12 über ein zweites Datenübertragungsleitungsbündel ΔΦ-B und ein drittes Datenübertragungsleitungsbündel Φ-B zugeführt werden. Das Ergebnis, ein zusätzlicher Stromwert Φ wird rückwärts zum Frequenzgenerator 11 über ein weiteres Datenübertragungsleitungsbündel AD-B übertragen und im veränderlichen Speicher Φ-RAM aufgenommen.

Eine andere Aufgabe der Einrichtung 12 besteht in der Addition oder Überlagerung von 2 oder 3 Frequenzkomponenten eines Tones und werden über ein weiteres Datenübertragungsleitungsbündel AS-BUS zur arithmetischen und funktionellen Steuereinheit 12 übertragen.

Die Ergebnisse der zusätzlichen Funktionen werden über zwei weitere Datenübertragungsleitungsbündel abgegeben. Ein Datenübertragungsleitungsbündel ist als Datenübertragungsleitungsbündel SA-B für Sinusadressen bezeichnet und wird gekennzeichnet durch die zusätzliche Kennzeichnung, durch welche das Ergebnis der zusätzlichen Funktion im Hinblick auf diese Frequenzwerte zum Frequenzgenerator 11 zurückgegeben wird. Diese Ergebnisse der zusätzlichen Funktion sind auch zum anderen Datenübertragungsleitungsbündel C-B übertragen, so daß die addierten Sinusamplitudenwerte zu den weiteren zusätzlichen Einrichtungen des digitalen Generators gegeben werden können.

Eine der mit der arithmetischen und funktionellen Steuereinheit 12 verbundenen Einrichtungen ist als Sinusgenerator 13 bezeichnet und ist über das Datenübertragungsleitungsbündel SA-B verbunden. Der Sinusgenerator enthält eine Sinustabelle mit Amplituden-Codewerten, die in Speicherplätzen einer Speichereinheit enthalten sind, die mittels der zusätzlichen Φ-Werte addressiert werden. Ein lineares Amplitudensignal, welches durch den Sinusgenerator 13 festgelegt wird, wird zu einer weiteren Einrichtung des digitalen Generators übertragen, und zwar zur Schiebelogik 14, welche im wesentlichen aus schnellarbeitenden Schieberegistern besteht. Durch diese Schieberegister wird das empfangene Amplitudensignal des Sinusgenerators in 6-db-Stufen gedämpft. Die Schiebefunktion des Bitmusters kann durch eine 6-db-Dämpfung des binär decodierten Signales bewirkt werden.

Durch eine Reihe von Verschiebungen kann jedes Vielfache einer 6-db-Dämpfung erreicht werden. Der digitale Tongenerator ist so ausgebildet, daß bis zu sieben Verschiebungen möglich sind, so daß ein +3-dbm-Wert, der vom Sinusgenerator 13 empfangen wird, bis -39 dbm gedämpft werden kann.

Der Codewert der Amplitudendämpfung wird über das Datenübertragungsleitungsbündel AS-B zur arithmetischen und funktionellen Steuereinheit 12 übertragen. Die empfangenen Daten werden dort entweder mit einem anderen Code eines Amplitudendämpfungswertes eines Frequenzkomponenten summiert, und zwar zur Frequenzadditionsbildung oder mit einem Nullwert, wenn der Ton aus nur einem Frequenzkomponenten besteht, kombiniert.

Die Ergebnisse werden über das Datenübertragungsleitungsbündel C-B von der arithmetischen und funktionellen Steuereinheit 12 zu einer weiteren Einheit des digitalen Tongenerators, und zwar zur Compandor- und Dämpfungseinrichtung 15 übertragen. Diese Einrichtung nimmt das zusätzliche, gedämpfte Amplitudensignal in Form linear decodierter PCM-Daten, bestehend aus 12 Bits, auf und setzt es in einen 7-Bit-compandierten Code in an sich bekannter Weise um. Diese Umsetzung wird bei PCM-Fernmeldesystemen zur Compensierung linearer PCM-Codewerte in kompandierten Codewerten als A- oder µ-Gesetz verwendet. Der 7-Bit-compandierte Code kann von 0 bis 2 db der relativen Amplitude in 1-db-Stufen gedämpft und zu einer Ausgangsstufe 16 weitergegeben werden.

In der Fig. 1 ist noch eine weitere Einrichtung des digitalen Tongenerators in Form einer Verstärker- und Taktsteuereinrichtung 17 dargestellt. Diese Einrichtung empfängt die Frequenzadresse von der Folgesteuerung 10 und steuert aufgrund der in einem kleinen PROM-Speicher enthaltenen Informationen die Dämpfung eines Amplitudensignals eines bestimmte Tones, in dem die Anzahl Verschiebungen in der Dämpfungseinrichtung 14 überwacht wird. In der Verstärker- und Taktsteuereinrichtung 17 wird eine bestimmte Taktfolge, die zu einem zu erzeugenden Ton gehört, ausgewählt, und in Abhängigkeit von Steuerfunktionen eines getrennten Mikroprozessors werden die Anschalte- und Abschaltezeiten des unterbrochenen Tones gesteuert. Das Pulspausenverhältnis kann in einem Taktfolgespeicher gespeichert sein. Jeder Wert zwischen 4 msec bis 8 sec kann ausgewählt und in 4-msec-Schritten programmiert werden.

Zusätzlich hierzu ist die Verstärker- und Taktsteuereinrichtung 17 auch zur Erzeugung unterschiedlicher Softwarekennzeichnungen vorgesehen, die zum Anschluß eines Hauptrechner-Zustandsspeichers oder von Unterbrechungseingängen dienen. Die Ausgänge der Verstärker- und Taktsteuereinrichtung verbinden diese Einrichtung mit den entsprechenden Steuerleitungen des Haupt-PCM-Systems in nichtdargestellter Weise. Diese Ausgänge sind als Kennzeichnungsausgänge bezeichnet, welche Wahlimpulskennzeichnungen und Taktfolgen der Hauptsystem-Software zuführen, wodurch eine entsprechende Puls- und Taktfolge wirksam und unwirksam schaltbar ist.

Aus dem Vorstehenden geht hervor, daß die Hauptaufgabe des digitalen Tongenerators darin besteht eine Vielzahl von unterschiedlichen Tönen oder Taktfolgen gleichzeitig zu erzeugen, und zwar mittels Einrichtungen, die zur Erreichung der Ausgangsdaten innerhalb eines vorgegebenen Rahmens dienen.

Die Folgesteuerung (Fig. 2A, 3)

Zum besseren Verständnis der Erfindung sind nachfolgend einige Prinzipien der PCM-Technik beschrieben.

Die PCM-Systeme haben im allgemeinen eine Abtastgeschwindigkeit von 8 kHz. Dies bedeutet, daß die Abtastfrequenz mindestens zweimal so hoch sein muß, als die maximale Signalfrequenz. Die Abtastgeschwindigkeit entspricht einem Abtastintervall von 125 µsec. Jeder der beiden Datenübertragungsleitungsbündel A und B in Fig. 1 enthält 32 Tonkanäle, und zwar A 0 bis A 31 und B 0 bis B 31. Jedes PCM-Wort, welches einem Abtastwert entspricht, enthält acht Bits. Ein Rahmen mit 32 PCM-Wörtern muß in einem Abtastintervall übertragen werden, wobei jedes PCM-Wort etwa 4 µsec. braucht. Die entsprechende Frequenz zur Übertragung eines PCM-Wortes in einem Zeitschlitz von 4 µsec entspricht deshalb 256 kHz, und die Bitfrequenz von acht Bits in einem Zeitschlitz entspricht deshalb 2048 MHz. 32 Pulsrahmen bilden einen sogenannten übergeordneten Rahmen. Jeder übergeordnete Rahmen enthält ein besonderes Synchronisierungssignal SYNC mit einer Frequenz von 250 Hz.

Der digitale Tongenerator muß kompatibel mit den Forderungen des Systems sein, in dem dieser eingesetzt wird. Eine einfache Berechnung ergibt, daß bei 64 erforderlichen Tönen oder Tonmustern, die im Zeitmultiplex zu liefern sind, jeder Ton innerhalb einer Periode von etwa 2 µsec erzeugt werden muß, um einer Frequenz von 64×8 kHz, was 512 kHz entspricht, zu genügen. Da jeder Ton aus drei Frequenzkomponenten zusammengesetzt sein kann, und zwar gekennzeichnet durch die am wenigsten wichtigen Bits FA 0, FA 1 der Frequenzadresse, muß jeder Frequenzkomponent innerhalb einer Periode von etwa 0,5 µsec gewählt und erzeugt werden, was einer Frequenz von 2048 MHz entspricht. Jedes ganzzahlige Vielfache dieser Frequenz stellt deshalb eine geeignete Taktfrequenz für den digitalen Tongenerator dar, und zwar abhängig von dem Maß des Überschneidens, wenn die Werte in bestimmten Grenzen zu halten sind.

Eine Folgesteuerung besteht, wie in Fig. 2A dargestellt ist aus vier Zählern 210, 211, 212 und 213, welche in Kaskade geschaltet sind. Über den Ausgang C 0 des ersten Zählers 210 wird ein Takt zum Takteingang des zweiten Zählers übertragen usw. Der erste und der zweite Zähler 210 und 211 sind durch 4 dividierende Zähler. Der dritte Zähler ist ein durch 2 dividierender Zähler. Der vierte Zähler ist als ein durch 32 dividierender Zähler ausgebildet. Alle Zähler empfangen normalerweise über die Rückstelleingänge R ein Synchronisierungssignal SYNC, welches dem Synchronisierungssignal des übergeordneten Pulsrahmens entspricht. Ein zweites Eingangssignal, welches dem Takteingang C des ersten Zählers 210 vom PCM-System vorgeführt wird, ist als 8M-CLK-Takt bezeichnet, was einem Taktsignal von 8192 MHz entspricht. Die Ausgänge des zweiten, dritten und vierten Zählers 211, 212, 213 sind mit einer entsprechenden Leitung des Datenübertragungsleitungsbündels FA-B für Frequenzadressen verbunden. Wie der Fig. 2 zu entnehmen ist, hat der vierte Zähler 213 fünf Ausgänge für die hochwertigsten Bits FA 7 bis FA 3, welche eine Adresse bestimmen und zu einem bestimmten Zeitschlitz gehören. Der Ausgang des dritten Zählers 212 führt ein weiteres Bit FA 2 der Frequenzadresse, welches das zu verwendende Datenübertragungsleitungsbündel A bzw. B bestimmt. Beide Ausgänge des zweiten Zählers 211 liefern die geringerwertigen Bits FA 1 und FA 0 der Frequenzadresse, welche den jeweiligen Frequenzkomponenten bestimmen.

Die Fortschritte bei der integrierten Technik geben die Möglichkeit der Folgesteuerung des Tongenerators eine Speichereinheit als nicht veränderbarer Speicher RAM oder als programmierbarer nicht veränderlicher Speicher PROM zuzuordnen, in dem die Zeitpulse, welche an den Ausgängen des ersten und zweiten Zählers 210 bzw. 211 geliefert werden und die die Haupttaktpulse enthalten, zur Erzeugung der Adresse verwendet werden. Hierdurch wird eine Vielzahl von digitalen Komponenten eingespart, die erforderlich sein würden, wenn die Steuereinheit komplett in Hardware ausgelegt sein müßte. Wenn die geringstwertigen zwei Bits einer Frequenzadresse als höchstwertige Adressenbits verwendet werden, wird eine PROM- oder ROM-Speichereinheit eine zyklische Folge von im wesentlichen zwei µsec für die aufeinanderfolgende Auswahl der Speicherplätze aufweisen. Eine derartige zyklische Folge hat eine Frequenz von 0,512 MHz, was der Frequenz für die Übertragung der Zeitschlitze entspricht.

Das benutzte Adressenvolumen des PROM-Speichers der Folgesteuerung ist abhängig von der Auflösung, welche für die Taktsteuerung der Folgen in den Tongenerator und für den Steuerungsaufwand erforderlich ist. Bei der in Fig. 2 dargestellten Folgesteuerung enthält der PROM-Folgespeicher 214 32 Speicherplätze, was durch die 5-Bit-Adresse bestimmt wird. Dieses Adressenvolumen entspricht keinem bestimmten Wert, sondern ist Bestandteil einer erforderlichen Auflösung für eine angemessene, zeitliche Steuerung der Folgen. Der zweite Freiheitsgrad wird bestimmt durch die Länge eines Speicherwortes, welches mit einer besonderen Adresse bestimmbar ist.

Der Hauptbestandteil der Folgesteuerung des Tongenerators besteht, wie aus der Fig. 2A hervorgeht, aus einem 32×8-Bit-Folgespeicher PROM 214 mit fünf Adresseneingängen A 0 bis A 4 und acht Datenausgängen Q 0 bis Q 7. Wie schematisch angegeben, sind zwei Speicher 215 und 216 mit diesem Folgespeicher PROM 214 verbunden. Der erste Speicher bildet einen Adressenspeicher 215, während der zweite Speicher ein Datenausgangsspeicher 216 ist. Jeder der Eingänge des Adressenspeichers 215 ist mit einem der Ausgänge des ersten und zweiten Zählers 210 und 211 verbunden. Der geringstwertige Eingang des Adressenspeichers 215 empfängt die Haupttaktpulse 8M-CLK.

Das Bitmuster, welches den Eingängen des Adressenspeichers 215 zugeführt wird, bestimmt die aufeinanderfolgenden Adressen für den Folgespeicher PROM 214, der 32 Speicherplätze aufweist, wobei jeder Platz ein 8-Bit-Wort aufnehmen kann. Aus der Struktur des Adressenbitmusters, bestehend aus abgeleiteten Taktpulssignalen geht hervor, daß die Speicherplätze des Folgespeichers PROM 214 wiederholt zyklisch adressiert sind. Jedes Datenwort wird parallel zu den Ausgängen des Datenspeichers 216 ausgelesen. An jedem der Q-Ausgänge des Folgespeichers PROM 214 wird eine zyklische Pulsfolge erzeugt, welche jeweils abhängig ist vom Inhalt der entsprechenden Bitwerte in den aufeinanderfolgenden Speicherwörtern. Beim beschriebenen Beispiel des Folgespeichers PROM 214 können acht Ausgangspulsfolgen parallel erzeugt werden. Es sind im Hinblick auf das Adressenvolumen und auf die Breite eines Speicherplatzes eine Vielzahl Möglichkeiten in Zusammenhang mit den verschiedenen Ausführungsformen der Folgesteuerung in Übereinstimmung mit der allgemeinen Anwendungsmöglichkeit des digitalen Tongenerators gegeben.

Die Fig. 3 zeigt die Zeitdiagramme in Zusammenhang mit der Funktion des Folgespeichers PROM 214. Die ersten fünf Diagramme zeigen die Taktpulsfolgen, welche zu dem entsprechenden Zeitpunkt einer der Adressenbitmuster zum Adressenspeicher 215 gegeben werden um einen Speicherplatz in dem Folgespeicher PROM 214 auszuwählen. In der Fig. 3 ist jeweils eine vollständige Lesefolge des Folgespeichers PROM 214 dargestellt.

Die zweite Gruppe von Zeitdiagrammen in Fig. 3 zeigt Beispiele der jeweiligen Steuersignale zur Steuerung der Folge von Vorgängen in den verschiedenen Einrichtungen des digitalen Tongenerators. Jedes Zeitdiagramm dieser Gruppe ist an einem der Ausgänge Q 0 bis Q 7 des Folgespeichers PROM214 erzeugt und dementsprechend auch an den Ausgängen des Speichers 216. Die Zeitbeziehung dieser Pulsfolgen ist wichtig und wird nachfolgend beschrieben.

Der Frequenzgenerator (Fig. 2B)

Der Frequenzgenerator 11 enthält, wie anhand der Fig. 1 beschrieben ist, aufeinanderfolgende Phasenadressen, welche jeweils einen unterschiedlichen Ton und/oder einen Frequenzkomponenten eines Tones bestimmen. Die Adressen dienen zur Auswahl eines Zugriffs zur Sinustabelle im Sinusgenerator 13, wo ein Amplitudenwert gespeichert ist. Der Frequenzgenerator besteht im wesentlichen aus drei Teilen, und zwar aus einem nicht veränderbaren Phasenspeicher PROM 220, aus einem veränderbaren Phasenspeicher RAM 221 und aus einem veränderbaren Phasensignalspeicher RAM 222. Der Frequenzgenerator 11 ist, wie aus der Fig. 1 hervorgeht mit dem Frequenzadressenleitungsbündel FA-BUS verbunden und überträgt laufend Adressen für die beiden genannten Speicher 220 und 221. Jede übertragene 8-Bit-Adresse FA 0 bis FA 7 kennzeichnet einen der 256 Speicherplätze in einem der beiden genannten Speicher 220 und 221. Der nicht veränderbare Phasenspeicher PROM 220 enthält zwei konventionelle 256×8-PROM-Bausteine, welche zusammen den 256×16-Bitspeicher PROM 220, wie in Fig. 2B gezeigt ist, bilden.

Eine bessere Übersicht des Inhaltes des nicht veränderbaren Phasenspeichers 220 sieht man aus der Fig. 9. Aus Fig. 8 ist ersichtlich, daß der Speicherinhalt entsprechend den 64 Tonkanälen in 64 Adressengruppen unterteilt ist. Jede Gruppe enthält 4 Datenwörter mit einem hochwertigen und mit einem niederwertigen Byte. Jede Gruppe enthält die Phaseninformationen für bis zu drei Frequenzkomponenten f ₁ bis f ₃ und ein Dämpfungscode der durch zwei Bit GC 0, GC 1 definiert ist. Diese Bits ermöglichen eine genaue Abstimmung eines Tones, wobei diese Abstimmung zwischen dem Compandorvorgang und der Übertragung eines Tonmusters zu den entsprechenden Datenübertragungsleitungsbündeln A und B erfolgt. Die aufeinanderfolgenden Gruppen werden abwechselnd einem der beiden Datenübertragungsbündel A oder B zugeordnet und innerhalb dieser Bündel einem der Zeitschlitze 0 bis 31, wobei jeder Zeitschlitz einem Tonkanal zugeordnet ist.

Nachfolgend werden anhand der Fig. 9 die Codierungsbedingungen des nicht veränderbaren Phasenspeichers beschrieben. Jedem Frequenzkomponenten ist ein konstanter Phasenwert zugeordnet, bestehend aus zwölf Bits in den Bitpositionen TD 1 bis TDC, wobei das Phasenbit TD 1 das geringwertigste Bit ist. Jede Frequenz kann durch eine entsprechende Phasenkonstante innerhalb der Folge von 0 bis 3,999 Hz in Ein-Hz-Stufen bestimmt werden, da ein 12-Bit-Datenwort ein Volumen bis 4,096 Modifikationen umfaßt. Jede Phasenkonstante kennzeichnet eine vorgegebene Frequenz und wird wie folgt berechnet: Der Wert einer vorgegebenen Frequenz wird multipliziert mit 1024, und eine Konstante mit 0,5 wird hinzuaddiert. Dieses Dezimalergebnis wird in einem Binärwert umgesetzt, wobei das Phasenbit TD 1 das geringwertigste Bit ist. Für eine Frequenz von 941 Hz wird beispielsweise die Phasenkonstante mit der Dezimalzahl 964 wiedergegeben. Dieser Dezimalzahl entspricht folgendes Bitmuster

0 0 1 1 1 1 0 0 0 1 0 0

Das rechte Bit ist das geringwertigste Phasenbit TD 1, und das linke Bit ist die höchstwertigste Bitlage, die mit dem Phasenbit TDC übereinstimmt.

Eine genauere Erläuterung der Ziele und der Eigenschaften der Phasenkonstantwerte werden nachfolgend noch anhand der Sinusamplitudenwerte beschrieben.

Wie bereits festgestellt ist, wird der Dämpfungscode bestimmt durch die zwei Bits GC 0 und GC 1. Diese Bits sind im Datenwort jedes Kanals enthalten, welches mit einem ersten Frequenzkomponenten eines Tones übereinstimmt. Diese Codes werden um einen Kanal bezüglich ihrem entsprechenden Frequenzgemisch verschoben. Dies bedeutet, wie aus der Fig. 9 hervorgeht, daß der Dämpfungscode des Tonkanales A 0 in dem ersten Wort des nächstfolgenden Vier-Wörter-Blockes gespeichert ist, der zum Tonkanal B 0 gehört; der Code für diesen Tonkanal ist dann im ersten Wort des Tonkanales A 1 gespeichert usw. Dieses Verfahren hat zur Folge, daß der Dämpfungscode, der zum Tonkanal B 31 gehört, im ersten Wort des ersten Kanals A 0 enthalten ist. Dieses Verfahren stimmt mit dem zeitlichen Takt des Tongenerators überein, was nachfolgend noch erklärt wird.

Der Zwei-Bit-Code kann bis zu vier Modifikationen bestimmen, die zur Kennzeichnung eines Dämpfungsvorganges in der Größenordnung von 0 bis 2 db in 1-dB-Stufen verwendet werden. Aus der Fig. 9 geht auch hervor, daß das höchstwertigste Bit I 3 des höchsten Bytes für einen anderen Ein-Bit-Code verwendet wird. Dieses I 3-Bit bestimmt, welche der zwei unterschiedlichen Sinuswellentabellen des Sinusgenerators 13 auszuwählen ist. Es sei an dieser Stelle erwähnt, daß die entsprechenden linearen Amplitudenwerte in zwei unterschiedlichen Sinuswellentabellen gespeichert werden, wobei die Werte jeweils sich um 3 db unterscheiden.

Aus der Fig. 2B geht hervor, daß der nicht veränderbare Speicher PROM 220 zwölf Ausgänge hat, über die die Phasenkonstantwertinformation ΔΦ, bestehend aus den Phasendatenbits TD 1 bis TDC, übertragen werden. Über zwei weitere Ausgänge dieses Speichers werden die Bits GC 0 und GC 1 des Dämpfungscodes GC für die Feineinstellung übertragen. Über eine weitere Ausgangsleitung wird das 3-db-Anfangssteuerbit I 3 übertragen.

Die Phasenkonstante eines Frequenzkomponenten, der durch die Phasendatenbits bestimmt wird, entspricht einer spezifischen Eigenschaft einer Frequenz. Im Verlauf der Auswahl von Werten aus den Sinuswellentabellen des Sinusgenerators 13 ist eine fortlaufende Adresse ein ganzzahliges Vielfaches dieser Konstante. Für jeden aufeinanderfolgenden Zyklus des digitalen Tongenerators muß deshalb die vorangehende Sinustabellenadresse, der gespeicherte Phasenwert Φ einer Frequenzkomponenten um den Wert einer entsprechenden Phasenkonstanten ΔΦ erhöht werden. Aus diesem Grunde muß der aktuelle Phasenwert Φ abwechselnd für die Dauer eines Zyklus des Tongenerators als veränderbarer Wert gespeichert werden, sooft ein Phasenwert Φ aktualisiert wird.

Der veränderliche Phasenspeicher Φ RAM 221 hat die gleiche Kapazität wie der nicht veränderbare Phasenspeicher PROM 222, und er ist auch entsprechend aufgebaut. Im Gegensatz zum Phasenspeicher PROM 220 hat der veränderbare Phasenspeicher RAM 221 aber nicht den Dämpfungscode GC 0 bis GC 1 für die Feineinstellung und auch nicht das 3-db-Anfangssteuerbit I 3 zu speichern. Das dreizehnte Bit eines Phasenwortes im veränderlichen Speicher RAM 221 wird für ein weiteres, wichtigstes Bit verwendet, welches mit D-Bit eines gedoppelten Bitwortes verwendet wird, was aus der Lage im Speicherwort hervorgeht.

In bezug auf die Struktur der Sinuswellentabellen des Sinusgenerators 13 wird noch beschrieben, daß dieses D-Bit und ein weiteres Bit, das Signalbit SIGN, eine Codekombination zur Kennzeichnung einer von vier Quadranten einer Sinuswellenfunktion darstellen. Der veränderbare Frequenzphasenspeicher RAM 221 und der nicht veränderbare Phasenspeicher PROM 220 sind normalerweise beaufschlagt mit Adressen über das Frequenzadressen- Datenübertragungsleitungsbündel FA-B und werden normalerweise für Lesefunktionen durch eine der aufeinanderfolgenden Steuersignale aktiviert. Das Lesesteuersignal ist in Fig. 3 bezeichnet als RD Φ, ΔΦ. Die Zeit eines Lesevorganges im veränderbaren Phasenspeicher RAM 221 ist von weniger Bedeutung, da die Daten, die darin zu schreiben sind, abwechselnd im Frequenzsignalspeicher RAM 221 aufgenommen werden.

Die veränderbaren Phasendaten Φ und die Phasenkonstantendatenwerte ΔΦ, welche einem bestimmten Ton oder einem bestimmten Frequenzkomponenten eines Tones entsprechen, werden gleichzeitig ausgelesen und zur arithmetischen und funktionellen Steuereinheit 12 in Fig. 1 übertragen und dort als zwei Operanden einer Addierfunktion bewertet. Die gespeicherten veränderlichen Phasendaten werden über ein weiteres Datenübertragungsleitungsbündel AD-B in Fig. 2B bzw. Fig. 1 zurückübertragen und im Frequenzsignalspeicher RAM 222 gespeichert. Dieser Signalspeicher ist derart gesteuert, daß dieses Datenwort vom Datenübertragungsleitungsbündel zu dem Zeitpunkt des Vorliegens eines weiteren Steuersignales entnommen wird, welches Steuersignal in Fig. 3 mit EN L 1 bezeichnet ist. Die einzige Zeitbegrenzung, insofern der Verfahrensablauf für den Speicher RAM 221 berührt wird, besteht darin, daß das gespeicherte Datenwort zurückübertragen und gespeichert werden muß, und zwar in den veränderbaren Speicher RAM 221, bevor ein Adressenwechsel stattfindet.

Die arithmetische und funktionelle Steuereinheit 12 (Fig. 2B)

Die Aufgabe der arithmetischen und funktionellen Einheit 12 besteht in dem Addiervorgang der veränderlichen Phasendaten und der Phasenkonstantdaten. Zusätzlich hierzu müssen weitere Addierfunktionen durchgeführt werden für Daten, die von der Schiebelogik 14 übertragen werden. Die arithmetische und funktionelle Einheit 12 bewirkt also verschiedene Verfahrensabläufe innerhalb der Schrittfolge, die zur Erzeugung eines Tones erforderlich sind. Dies bedeutet, daß die Verfahrensabläufe der arithmetischen und funktionellen Einheit 12 und ihrer zugehörigen Einrichtungen genau zeitlich abzulaufen haben, um eine angemessene Zusammenarbeit mit verschiedenen anderen Einrichtungen des digitalen Tongenerators ausführen zu können.

In Fig. 2B ist das Prinzip der arithmetischen funktionellen Einheit 12 gezeigt. Diese besteht aus der arithmetischen und logischen Einheit ALU 230, deren Hauptaufgabe darin besteht, mit einer hohen Geschwindigkeit eine parallele Ausgabe zu steuern. Diese arithmetische und logische Einheit ALU 230 kann für sich mit bekannten Bausteinen in integrierter Technik ausgeführt sein. Einer dieser Bausteine ist beispielsweise ein 4-Bit- integrierter Stromkreis, der mit hoher Geschwindigkeit eine parallele Ausgabe versorgt und in 4-Bit-Teile erweiterbar ist, um auf diese Weise mit jeder Wortlänge und einem Minimumverlust zu arbeiten. Ein weiterer Bestandteil der arithmetischen und logischen Einheit ALU 230 ist ein Trägergenerator mit Vorgriffsmöglichkeit, der für die Verwendung mit der vorgenannten arithmetischen und logischen Einheit ALU vorgesehen ist, um eine schnelle Vorgriffsmöglichkeit über Wortlängen von mehr als 4 Bit zu erhalten. Die hier verwendete arithmetische und logische Einheit 230 kann arithmetische Vorgänge bezüglich 16-Bit-Wörtern parallel vornehmen, wenn entsprechende, vorgegebene integrierte Stromkreise zusammengeschaltet werden, die in Abhängigkeit entsprechender Befehle zusammenarbeiten.

Die arithmetische und funktionelle Einheit 12 enthält weiterhin vier Speicher 231 bis 234, die als Zwischenspeicher verwendet werden, die Zugriff zu weiteren Datenübertragungsleitungen des digitalen Tongenerators haben und zu den Operanden-Eingängen OA und OB der arithmetischen und logischen Einheit 230 führen. Die Eingänge des ersten Speichers 231 und des zweiten Speichers 232 sind mit der Datenübertragungsleitung AS-B für gedämpfte Sinussignale verbunden, während die Eingänge der Speicher 233 und 234 über zusätzliche Datenübertragungsleitungen AD-B mit Ausgängen der arithmetischen und logischen Einheit 230 verbunden sind. Jeder der Ausgänge des ersten Speichers 231 ist mit entsprechenden ersten Operanden-Eingängen OA der Einheit ALU 230 verbunden, während die entsprechenden Ausgänge der zweiten und dritten Speicher 232, 233 gemeinsam mit einer entsprechenden zweiten Gruppe von Operanden-Eingängen OB der Einheit ALU 230 verbunden sind. Die Ausgänge des vierten Speichers 234 sind mit einem weiteren Datenübertragungsleitungsbündel C-B verbunden, welches den Übertragungsweg zwischen der arithmetischen und funktionellen Einheit 12 und der Compandor- und Dämpfungseinheit 15 bildet.

Die genaue Funktion der Speicher 231 bis 234 wird nachstehend noch in Zusammenhang mit der Feststellung, wie die Sinus-Amplitudenwerte gebildet werden, beschrieben. Zunächst sei nur festgehalten, daß die genannten Speicher Sinusdaten zwischenspeichern, die in Zusammenhang stehen mit bestimmten Frequenzkomponenten F 1 bis F 3 eines Tones oder Tonbildungen aus mehreren dieser Komponenten.

Der Sinus-Generator (Fig. 2C, 4 und 5)

Der Sinus-Generator 13 ist in Fig. 2C im Prinzip dargestellt. Er ist verbunden mit der arithmetischen und funktionellen Steuereinheit 12, wie aus der Fig. 1 hervorgeht. Über diese Verbindung werden 13 Adressierungsbits empfangen, welche eine vollständige Kennzeichnung eines Sinusamplitudenwertes eines zu erzeugenden Tones kennzeichnen. Das höchstwertigste Bit ist dabei bezeichnet als SIGN und kennzeichnet die positive bzw. die negative Halbwelle einer Sinuswelle. Das zweithöchstwertigste Bit, das sogenannte Quadrant-Bit ist als QUAD bezeichnet. Der Zustand dieses Bits kennzeichnet eines der beiden Quadranten innerhalb des positiven bzw. negativen Teiles einer Sinuswelle. Die restlichen 11 Adressenbits werden zum Sinusgenerator 13 über das Sinusadressendatenleitungsbündel SA-B gegeben.

Ein Satz exklusive ODER-Gatter ist mit der Eingangsseite des Sinusgenerators 13, wie schematisch der Blockdarstellung 240 zu entnehmen ist, verbunden. Jedes der vorgesehenen, nicht dargestellten ODER-Gatter ist mit einer der entsprechenden Leitungen des Sinusadressendatenleitungsbündels SA-B verbunden, und zwar jeweils über einen ersten Eingang, während die jeweiligen zweiten Eingänge aller vorgesehener ODER-Gatter gemeinsam mit der Eingangsleitung des Sinusgenerators verbunden sind, über die das Quadrant-Bit QUAD übertragen wird. Die Ausgänge dieser ODER-Gatter sind parallel mit entsprechenden Eingängen eines Signalspeichers 241 verbunden, über den ein Adressenregister angesteuert wird, in dem die Sinustabelle in einem nicht veränderbaren ROM-Speicher 242 enthalten ist. Die Adressen zur Ansteuerung dieser Sinustabelle werden jeweils um ein weiteres Adressenbit ergänzt, das mit +3 db, 0 db SEL bezeichnet ist und welches Bit von der Verstärker- und Taktsteuereinrichtung 17 in Fig. 1 erzeugt wird. Die Sinustabelle hat eine Kapazität von 4096×12 Bit und wird verwirklicht durch entsprechend auf dem Markt käufliche, vorhandene Speicher. Der Speicher 242 enthält Datenwörter, die jeweils 12 Bits umfassen, so daß insgesamt 4096 Speicherplätze vorhanden sind. Das +3-db-, 0-db-SEL-Bit ist das höchstwichtigste Bit einer Adresse in diesem Speicher und teilt die Sinustabelle in diesem Speicher 242 in zwei Hälften mit je 2048 Speicherplätzen, die jeweils getrennte Sinustabellen beinhalten. Die entsprechenden Eingänge dieser beiden Tabellenspeicher sind mit den gleichen Phasenwerten Φ beaufschlagt, die über die 11 weniger wichtigen Adressenbits eingegeben werden und die entsprechende Sinusamplitudenwerte darstellen, die jeweils um 3 db auseinanderliegen.

Anhand der Fig. 4 und 5 ist nachfolgend die Organisation der Sinustabelle beschrieben. Die Fig. 5 zeigt eine volle 2Π-Periode einer Sinuswelle in bezug auf die Zeitachse t. Es ist zu erwähnen, daß die entsprechende Zeitachse t in 8192 kleine Zeitschlitze aufgeteilt ist. Die Phasen Φ dieser Schlitze entsprechen den bestimmten Sinusamplitudenwerten. Die gleiche Beziehung ist auch in dem Kreisdiagramm in Fig. 4 dargestellt, wobei ebenfalls eine Aufteilung in 8192 Bereiche vorgesehen ist. Wenn ein vorbestimmter Zeitabschnitt Δ t vorausgesetzt wird, so ist die Lage des Pfeiles 41 abhängig von der Winkelgeschwindigkeit weitergelaufen. Mit anderen Worten, wenn Δ t konstant ist, d. h. der Zeitabstand zwischen zwei Abtastungen eines Signales in einem PCM-System konstant ist, ist der Phasenwinkel eine Funktion der Zeit, die für die Vervollständigung eines Zyklus notwendig ist.

Hieraus folgt, daß eine einzige Sinuswelle und die dafür gültige Tabelle für die Erzeugung von Sinusamplitudenwerten einer Vielzahl von Frequenzen ausreicht. Wenn also beispielsweise ein Sinuswert für eine Frequenz von 1000 Hz gefordert wird, läuft der Zyklus, gemäß Fig. 4, 1000mal pro Sekunde ab, d. h. ein Zyklus braucht 1 msec. Dementsprechend wird bei einer Frequenz von 500 Hz ein Zyklus 2 msec brauchen. Wenn die Zeitachse der Sinuswelle, wie in Fig. 4 gezeigt ist in 8192 Teile geteilt ist, um eine Periode einer Sinuswelle abzudecken, und wenn weiterhin vorausgesetzt ist - wie bei PCM-Systemen - daß 8000 Abtastungen pro Sekunde erfolgen, so ist es leicht zu berechnen, daß im Falle einer Frequenz von 1 kHz etwa 8 Abtastungen in einer Periode von 2Π-Perioden erfolgen können, so daß im Falle einer gewünschten Frequenz von 500 Hz die gleiche Sinuswelle in 16 Abtastungen dargestellt wird. Dies bedeutet, daß die Frequenz individueller Phasenwerte ΔΦ das Verhältnis 2 : 1 aufweist.

Aus dem Vorstehenden geht hervor, daß die Werte der Phasenkonstanten ΔΦ jede Frequenz kennzeichnen. Durch diesen Phasenwert ΔΦ dieser Frequenz ist für ein und dieselbe Frequenz der Abstand zwischen zwei aufeinanderfolgenden Sinustabellenadressen bestimmt.

Wenn die Sinustabelle eine ausreichende Auflösung hat, die gleich oder größer als 8000 Zeitabschnitte Δ t für einen Zeitabschnitt ist, so kann jede Frequenz bis zu 4 kHz in ausreichender Qualität erzeugt werden. Dementsprechend muß die Adressierung auf dem Binärzahlsystem basieren. Dies ist deshalb erforderlich, weil die digitalen Komponenten benutzt werden, um den digitalen Tongenerator verwenden zu können. Die Zeitachse der Sinuswelle, die in der Sinustabelle des Speichers ROM 242 gespeichert ist, wird hierzu in 8092 unterschiedliche Zeitabschnitte Δ t aufgeteilt, wie in den Fig. 4 und 5 angegeben ist. Die symmetrische Form der Sinusfunktion hat außerdem den Vorteil, daß die Sinuswellentabelle aus Sinusamplitudenwerten zusammengestellt werden kann, die nur einen Quadranten betreffen und dennoch eine volle 2Π-Periode damit wiedergeben. Dies erfolgt in Verbindung mit einer der vier Kombinationen der höchstwertigen Sinusadressenbits, und zwar des Signalbits SIGN und des Quadrantbits QUAD. Die elf geringerwertigen Sinusbits die über das Sinusadressendatenleitungsbündel SA-B übertragen werden, sind ausreichend zur Auswahl einer von 2048 Speicherplätze, die ein Quadrant der Sinuswellenform abdecken. Die Bits SIGN und QUAD werden verwendet zur Bestimmung des entsprechenden Quadranten der Sinuswellenform. Aus diesem Grunde sind zwei Bitpositionen nicht für die Adressierung der Sinustabelle im Speicher 242 direkt verwendet.

Zur Erläuterung der Steuerung durch ein Quadrantbit QUAD ist der Verlauf einer Sinuswelle für eine volle 2Π-Periode zu betrachten, wobei man feststellen kann, daß die Sinusamplitudenwerte mit Erhöhung der Phasenwerte innerhalb eines ersten Quadranten zunehmen und in dem zweiten Quadranten mit weiterhin zunehmenden Phasenwerten die Amplitudenwerte wieder abnehmen. Gleiches gilt entsprechend für die negative Halbwelle der Sinuswelle mit Ausnahme des Signals für die Sinusamplitudenwerte.

Wenn die Sinuswelle nur einen Quadranten abdeckt, können doch die Sinusamplitudenwerte einer 2Π-Periode erzeugt werden. Hierzu sind zwei Forderungen zu erfüllen, welche durch die Eigenschaften einer Sinusfunktion vorgegeben sind. Ein Übergang von einem Quadranten zum folgenden Quadranten muß erkannt werden, und im Verlauf des ersten und des dritten Quadranten müssen aufeinanderfolgende Adressen auf zunehmende Sinusamplitudenwerte hinweisen, wogegen während des Verlaufs des zweiten und vierten Quadranten das Entgegengesetzte gilt, und zwar in Übereinstimmung mit der trigonometrischen Funktion

Sinus Φ = Sinus ( Π-Φ ).

Bei der vorliegenden Erfindung werden diese Forderungen durch das Quadrantbit QUAD erreicht, und zwar in Abhängigkeit der Art der Erzeugung und der Bewertung. Ein Wechsel der Zustände des Quadrantbits wird stets dann erzeugt, wenn ein Überlauf bei der Addition des Phasenkonstanten ΔΦ bezüglich eines momentan geltenden Phasenwertes Φ auftritt. Ein derartiger Wechsel des Signalzustandes des Quadrantbits kennzeichnet einen Übergang von einem Quadranten zum nächsten Quadranten. Dieser Wechsel wird erzeugt, um das Adressenschema von einem Zunahme-Befehl zu einem Abnahme-Befehl und umgekehrt zu modifizieren. Dies wird erreicht mittels der ODER-Gatter 240, die die Eingangsstufe des Sinusgenerators 13 in Fig. 2C bilden.

Bei der Betrachtung der exklusiven ODER-Vorgänge anhand der Fig. 9 geht hervor, daß eine Serie von aufeinanderfolgenden Binärzahlen zunehmende Werte in einer aufsteigenden Reihenfolge aufweisen und umsetzbar sind in gleiche Serien von Binärzahlen, die in umgekehrter Folge geordnet sind, wenn ein Steuersignal zu einem Eingang eines exklusiven ODER-Gatters gegeben wird und die Datensignale, die sich auf solche Binärzahlen beziehen, den anderen Eingängen zugeführt werden. Es sei hierzu auf die Fig. 10 verwiesen, in der ein Beispiel für eine derartige ODER-Funktion in bezug auf eine 3-Bit-Binärzahlfolge dargestellt ist. Die obere Hälfte der Tabelle zeigt, daß die Binärzahlen, die gekennzeichnet sind als Daten, bei der logischen Funktion so lange unveränderlich bleiben, als das Steuerbit CTROL weiterhin "0" bleibt. Die gleiche Serie von binärcodierten Zahlen wird aber in umgekehrter Reihenfolge erscheinen, wenn das Steuerbit den Wert "1" hat, wie in der unteren Hälfte der Fig. 10 dargestellt ist. Entsprechende Pfeile kennzeichnen die steigende bzw. abnehmende Reihenfolge.

Aus dem Vorstehenden geht hervor, daß die exklusiven ODER-Gatter 240 als Eingangsstufe für den Sinusgenerator 13 vorgesehen sind und gesteuert durch das Quadrantbit QUAD automatisch die Adresse modifizieren, die der Sinustabelle im Speicher 242 zugeführt wird, so daß die Reihenfolge der Speicherplatzauswahl automatisch umgekehrt wird von einer steigenden Reihenfolge in eine fallende Reihenfolge und umgekehrt, wenn ein Übergang vom einen Quadranten zum anderen Quadranten der Sinuswelle erreicht wird. So kann in Abhängigkeit einer einzigen logischen Funktion mit geringem Aufwand an konventionellen digitalen Stromkreisen die Tabelle der Sinuswellenwerte halbiert werden, was eine Einsparung an Speicherkapazität bedeutet.

Die Schiebelogik (Fig. 2C)

Vorstehend ist beschrieben, daß die Sinusamplitudenwerte entweder +3-dbm- oder 0-dbm-Amplitudenwerte sind, die aus der Sinustabelle des Speichers 242 des Sinusgenerators 13 ausgelesen werden. Eine der wichtigsten Eigenschaften des digitalen Tongenerators besteht darin, daß jede Frequenz oder jede Frequenzkomponente in einer breiten Folge von Hauptamplitudenwerten zwischen +3 dbm bis herab bis -45 dbm zugeführt werden können. Dies wird erreicht durch Dämpfung der binärcodierten Sinusamplitudenwerte, die aus der Sinustabelle des Speichers ROM 242 des Sinusgenerators 13 ausgelesen werden.

Eine erste Dämpfung der Frequenzamplituden wird durch die Schiebelogik 14 erreicht, die mit der Ausgangsseite der Sinustabelle, d. h. mit den Ausgängen des Speichers ROM 242 des Frequenzgenerators verbunden ist. Eine Dämpfung von 6 dbm eines Amplitudenwertes bedeutet, daß die gedämpfte Amplitude die Hälfte des absoluten Wertes der Originalamplitude hat. Diese 6-db-Dämpfung eines binärcodierten Signales kann mittels des Schieberegisters durch ein Nach-rechts-Schieben des Binärcodemusters erreicht werden. Die verwendete Schiebelogik ist daher auch als Rechtsschiebelogik bezeichnet. Durch eine Reihe von Rechtsschiebevorgängen bei einem und dem gleichen Muster kann jedes Vielfache einer 6-db-Dämpfung erreicht werden.

Die Anwendung eines Dämpfungsstromkreises mit einer Vervielfachung der 6-db-Dämpfung mittels einer Rechtsschiebelogik 14 ist für sich bekannt, aber die bekannten Stromkreise arbeiten nicht schnell. Um eine hohe Geschwindigkeit des Dämpfungsvorganges zu erreichen, ist eine besondere 8-Bit-Schiebematrix erforderlich. Drei Steuerleitungen sind intern decodiert, um die Zahl der Plätze, die ein 8-Bit-Wort an den Eingängen darstellen, zu definieren. Dieses 8-Bit-Wort ist zu schieben und an den Ausgängen darzustellen. Der verwendete Baustein enthält auch einen Steuereingang, und ein Steuersignal kann entweder ein sogenanntes "beschränktes Zurückführen" oder ein "komplettes Schieben" bewirken. Letzteres erfolgt bei der vorliegenden Anwendung.

Gemäß der Fig. 2C weist die gezeigte Schiebelogik 14 12 Eingänge auf, die von dem Speicher 242 kommen, und ferner ebenfalls 12 Ausgänge, die zu dem Datenübertragungsleitungsbündel AS-BUS gehören. Ferner sind drei Steuereingänge vorgesehen, die von der Verstärker- und Taktsteuereinrichtung 17 in Fig. 1 kommen. Diese Steuersignale bestimmen die Zahl der Rechtsschiebevorgänge, die von der Schiebelogik 14 durchzuführen sind, und zwar in bezug auf den jeweiligen Sinusamplitudenwert. Die Rechtsschiebelogik 14 enthält vorzugsweise eine Ausgangsstufe bestehend aus einem 12-Bit-Signalspeicher zur Zwischenspeicherung des gedämpften Sinusamplitudenwertes, bis ein Ausgabevorgang durch ein Ausgabesignal des Schieberegisters ausgelöst wird, welches Ausgabesignal einem der Steuersignale entspricht, welches von der Folgesteuerung 10 in Fig. 1 erzeugt wird. Dieser Signalspeicher ist in Fig. 2C nicht gezeigt. Ein weiterer Signalspeicher zur Zwischenspeicherung des Sinusbits SIGN ist zum besseren Verständnis gezeigt und mit LA bezeichnet. Die 12 parallelen Ausgänge der Rechtsschiebelogik 14 und der Ausgang des Signalspeichers sind gemeinsam mit dem Datenübertragungsleitungsbündel AS-B für gedämpfe Sinussignale verbunden und führen zur arithmetischen und funktionellen Steuereinheit 12.

Die Erzeugung gedämpfter Sinusamplitudenwerte (Fig. 2A, 2B, 2C, 3)

Anhand der Fig. 2A, 2B und 2C ist das Prinzip der Folgesteuerung 10, des Frequenzgenerators 11, der arithmetischen und funktionellen Steuereinheit 12, des Sinusgenerators 13 und der Rechtsschiebelogik 14 beschrieben. Nachfolgend ist nochmals zusammenhängend beschrieben, wie diese Einrichtungen zusammenarbeiten um einen Ton bzw. aus mehreren Komponenten bestehende Töne zu erzeugen, und zwar in einem Zeitschlitz entweder für den Tonübertragungsweg A oder für den Tonübertragungsweg B.

Wie anhand der Fig. 2A beschrieben worden ist, wird über die Folgesteuerung 10 in Fig. 1 eine Frequenzadresse dem Frequenzadressen-Datenübertragungsleitungsbündel FA-B zugeführt, welches mit dem Frequenzgenerator 11 verbunden ist. Diese Frequenzadresse kennzeichnet die entsprechenden Speicherstellen in dem ΔΦ-Speicher PROM 220 und in dem Φ veränderlichen Speicher RAM 221 des Frequenzgenerators 11, wie anhand der Fig. 9 beschrieben worden ist. Wenn jetzt vorausgesetzt wird, daß diese Frequenzadresse die Adresse des ersten Wortes eines Blockes, bestehend aus 4 Wörtern, ist, das sich auf einen Tonkanal bezieht, wird der jeweilige Phasenwert Φ, der einer Sinustabellenadresse entspricht, durch die arithmetische und funktionelle Steuereinheit ALU 230 der entsprechenden Steuereinrichtung 12 erzeugt. Dieser aktuelle Phasenwert Φ wird dem Signalspeicher 222 des veränderlichen Speichers Φ-RAM 221 zugeleitet und dann zurückgespeichert in den gleichen Speicherplatz, der ausgelesen worden ist. Zusätzlich zu dem Phasenwert Φ an den ODER-Gattern 240 ist in Abhängigkeit des Zustandes des Quadrant-Bits QUAD die unveränderte oder die umgesetzte Adresse der Sinustabelle in Speicher 242 in dem Sinusgenerator-Signalspeicher 241 gespeichert.

Unter Steuerung der Verstärker- und Taktsteuereinrichtung 17 wird entweder die 0-db-Tabelle oder die +3-db-Tabelle der Sinustabelle im Speicher ROM 242 ausgewählt und den Sinusamplitudenwert entsprechend der vorhandenen Sinusadresse ausgelesen und zur Rechtsschiebelogik 14 übertragen. Diese Logik erzeugt unter Steuerung der Verstärker- und Taktsteuereinrichtung 17 eine vorbestimmte Anzahl von Verschiebungen und überträgt die gedämpften Sinusamplitudenwerte über das zusätzliche Sinusdatenübertragungsleitungsbündel AS-B zurück zur arithmetischen und funktionellen Steuereinrichtung 12. Zu dem Zeitpunkt, zu dem die gedämpften Sinusdaten, welche dem ersten Frequenzkomponenten f 1 eines Tones entsprechen, über das Sinusdatenübertragungsleitungsbündel AS-B erscheinen, wird der erste Speicher 231 der arithmetischen und funktionellen Steuereinrichtung 12 veranlaßt, dieses Datenwort zu speichern. Der beschriebene Verfahrensablauf in bezug auf die Erzeugung des Sinusamplitudenwertes des Frequenzkomponenten f 1 wird ebenfalls durch die Gruppe der Steuersignale die im linken Teil der Zeitdiagramme in Fig. 3 dargestellt sind wiedergegeben.

Unter Beachtung der ersten Gruppe von Zeitdiagrammen in Fig. 3 ist ersichtlich, daß eine neue Frequenzadresse erscheint, wenn das geringstwertige Bit FA 0 der Frequenzadresse seinen Wert ändert. Diese Frequenzadresse bestimmt jetzt das zweite Wort des gleichen Blockes aus 4 Wörtern in beiden Speichern ΔΦ-PROM 220 und Φ-RAM 221 des Frequenzgenerators 11. Die gleiche Schrittfolge, wie vorstehend beschrieben, wird durchgeführt in bezug auf den zweiten Frequenzkomponenten f 2 des Tones, mit Ausnahme des Vorganges während des letzten Schrittes. Die gedämpften Sinusdatenwerte, die jetzt über das Datenübertragungsleitungsbündel AS-B für gedämpfte Sinusdaten erscheinen, sind in dem zweiten Datenspeicher 232 der arithmetischen und funktionellen Steuereinrichtung 12 gespeichert.

Die beschriebene Reihe von Schritten wird in Zusammenhang mit dem dritten Frequenzkomponenten f 3 gebildet. Wie aus der Fig. 2B ersichtlich ist, werden die gedämpften Sinusdaten, die mit diesem Frequenzkomponenten f 3 zusammenhängen im ersten Speicher 231 der arithmetischen und funktionellen Steuereinheit 12 gespeichert. Deshalb muß das abwechselnd zwischengespeicherte, gedämpfte Sinusdatenwort mit dem ersten Frequenzkomponenten f 1 ausgelesen werden, bevor die Speicherung des entsprechenden Wortes des dritten Frequenzkomponenten f 3 gespeichert wird. Die letzten beiden Zeitdiagramme in Fig. 3 zeigen diesen Zustand. Vor dem Speichern des gedämpften Sinusdatenwortes des dritten Frequenzkomponenten werden die entsprechenden Datenwörter des ersten und zweiten Frequenzkomponenten f 1 und f 2 aus den entsprechenden Speichern 231 und 232 ausgelesen und zur arithmetischen und funktionellen Steuereinheit ALU 230 zum Zwecke der Addition übertragen. Die arithmetische und funktionelle Steuereinheit ALU 230 sendet das Ergebnis zum dritten Speicher 233 der arithmetischen und funktionellen Steuereinheit 12 zurück. Auf diese Weise ist der erste Speicher 231 frei, um das gedämpfte Sinusdatenwort über das für die Übertragung gedämpfter Sinusdaten dienende Datenübertragungsleitungsbündel AS-B zu empfangen. Es sei wiederholt, daß die nächste Frequenzadresse mit dem vierten Wort des 4-Wort-Blockes zusammenhängt, welches nicht benutzt ist, wie aus der Tabelle 1 ersichtlich ist. Diese Tatsache verbraucht einige Zeit, um die verbleibenden Schritte zur Addition der gedämpften Sinusdatenwerte der drei Frequenzkomponenten eines Tones durchzuführen.

Die ersten und dritten Speicher 231 bzw. 233 werden ausgelesen, und die arithmetische und funktionelle Steuereinheit AL 230 addiert die angebotenen Daten zu einem erzeugten Sinusamplitudenwert, der jetzt alle drei Komponenten enthält. Dieser Wert wird über das zusätzliche Datenübertragungsleitungsbündel AD-B zum vierten Speicher 234 übertragen und vorübergehend zwecks Übertragung über das Datenübertragungsleitungsbündel C-B zum Compandor und zum Dämpfungsglied 15 zu dem Zeitpunkt zwischengespeichert, zu dem die erste Adresse für den nachfolgenden 4-Wörter-Block des ΔΦ-PROM-Speichers und des Φ-RAM-Speichers 221 erzeugt worden ist. Es erfolgt jetzt ein Überschneiden der verschiedenen Funktionen. Der Compandor und das Dämpfungsglied 15 erzeugen Daten eines Tones gleichzeitig mit den vorstehend beschriebenen Einrichtungen, aber bezogen auf Daten des vorangehenden Tones.

Der Compandor und das Dämpfungsglied (Fig. 2D)

Vorstehend ist bereits beschrieben, daß ein Compandor und ein Dämpfungsglied 15 mit der arithmetischen und funktionellen Steuereinheit 12 mittels des Datenübertragungsleitungsbündels C-B verbunden sind. Der Hauptzweck dieses zusätzlichen Gliedes des digitalen Tongenerators besteht darin mehr Flexibilität in bezug auf die verschiedenen Anforderungen zu erreichen.

Es sei nochmals erwähnt, daß in dem PCM-Fernmeldesystem eine Abtastung in normaler Weise codiert ist in einem 8-Bit PCM-Wort. Der Compandor und das Dämpfungsglied 15 empfangen aber von der arithmetischen und funktionellen Steuereinheit 12 vorgedämpfte Sinusdaten, die in 12-Bit-Abtastmustern und einem zusätzlichen Signalbit codiert sind. Der Compandor und das Dämpfungsglied 15 komprimieren dieses 12-Bit-Muster in ein 7-Bit-Muster, d. h. mit anderen Worten, setzen die Codierung des Sinusamplitudenwertes um.

Die in verschiedenen Ländern angewendeten PCM-Fernmeldesysteme haben unterschiedliche Normen hinsichtlich der Codierung von PCM-Abtastmustern. Der Compandor und das Dämpfungsglied 15 sollten deshalb flexibel sein, um die Forderungen bezüglich der verschiedenen Normen zu genügen, d. h., sie sollten linear codierte Sinusamplitudenwerte in compandierte PCM-Abtastwerte entsprechend dem sogenannten "A-Gesetz" oder "µ-Gesetz" umsetzen können. Beide Codierprinzipien entsprechen den CCITT- Empfehlungen. Eine Codierung nach dem A-Gesetz wird im wesentlichen in Europa in Verbindung mit PCM30-Systemen verwendet, während die µ-Gesetz-Codierungen vorwiegend in den USA als PCM24-Fernmeldesysteme verwendet werden. Beide Codiersysteme beruhen auf einer nicht linearen Quantisierung, das heißt, daß schmale Quantisierungsintervalle in bezug auf niedere Amplitudenwerte und größere Quantisierungsintervalle bei größeren analogen Signalamplituden verwendet werden. Die Eigenschaften dieser Codierungsprinzipien beruhen auf detaillierten CCITT-Empfehlungen. Es kann daher angenommen werden, daß die Einzelheiten der Zusammensetzung des Compandors und des Verstärkungsgliedes 15 in der Fig. 2D nicht näher zu beschreiben sind.

In der Fig. 2D enthält die schematische Darstellung, insofern es den Compandorstromkreis betrifft, einen ersten und zweiten Compandorspeicher PROM 250 bzw. 251. Der erste Compandorspeicher PROM 250 ist ein 256×8-Bit-PROM-Speicher, der als Adressenbit die acht höchstwichtigsten Bits eines linearen Sinusamplitudencodes empfängt, der zu dem Compandor und Dämpfungsglied 15 über das Datenübertragungsleitungsbündel C-B übertragen wird. Die weniger wichtigen Bits dieses Codes und die fünf wichtigsten Ausgangsbits des ersten Compandorspeichers PROM 250 werden zu den Adresseneingängen des zweiten Compandorspeichers PROM 251 übertragen. Dieser Speicher PROM ist ein 512×4-Bit-PROM-Speicher, der vier Ausgänge zusammen mit den drei für weniger wichtige Bits Ausgängen des ersten Compandorspeichers PROM 250 ein 7-Bit-Muster des compandierten Sinusamplitudenwertes bildet.

Die zweite Eigenschaft des Compandor und Dämpfungsgliedes 15 besteht darin, einen zweiten Dämpfungsvorgang durchzuführen. Es ist bereits vorstehend erklärt, daß der lineare Sinusamplitudenwert in 3-db-Stufen gedämpft werden kann, in dem in Kombination entweder die 0-db-Sinuswellentabelle oder die +3-db-Sinuswellentabelle verwendet wird und in dem eine vorbestimmte Anzahl von Rechtsschiebungen bezüglich eines ausgelesenen Sinusamplitudenwertes erfolgt, wobei jede Rechtsschiebung 6-db-Dämpfung entspricht. Diese 3-db-Schritte sind zu groß, um alle möglichen Forderungen bezüglich der Amplituden verschiedener Töne zu erfüllen, die in den verschiedenen Ländern verwendet werden. Es ist deshalb erforderlich die Auflösung des Frequenzbereiches der Amplituden der Töne, die zu erzeugen sind, zu vergrößern.

Das Compandor- und Dämpfungsglied 15 enthält zu diesem Zwecke einen dritten Compandorspeicher PROM 252, der als 1024×8-Bitspeicher ausgebildet ist. Die sieben geringerwertigen Adresseneingänge dieses dritten Compandorspeichers PROM 252 empfangen die compandierten Sinusamplitudenwerte, wobei die drei wichtigsten Adresseneingänge des dritten Compandorspeichers PROM 252 mit den Ausgängen eines Compandorsignalspeichers 253 verbunden sind. Dieser Signalspeicher 253 empfängt über seine Eingänge die zwei Bits GC 0 und GC 1 des Dämfpungscodes, welche durch den ΔΦ-Speicher PROM 220 des Frequenzgenerators 11 erzeugt werden. Ein dritter Eingang des Compandorsignalspeichers 253 empfängt ein Steuerbit, welches durch die Verstärker- und Taktsteuereinrichtung 17 erzeugt wird. Dieses Steuerbit steuert die Einschalte- und Ausschaltefunktion eines Tones und bestimmt beim Abschaltevorgang, daß ein Leercode durch den dritten Compandorspeicher PROM 252 erzeugt wird, der in bezug steht mit dem Tonabschaltevorgang. Abhängig von dem Zustand des 2-Bit-Dämpfungscodes erscheint eine 0-, 1- oder 2-db-Dämpfung des compandierten Sinusamplitudenwertes an den restlichen Adresseneingängen des Compandorspeichers PROM 252 und ist in konventioneller Weise erzeugt. Der dritte Compandorspeicher 252 stellt daher nichts anderes dar als einen programmierbaren Codeumsetzer, und seine Struktur beruht auf einer reinen Binär-Logik. Nur sieben Ausgänge dieses Compandorspeichers PROM 252 sind zur Erzeugung der Bitmuster gedämpfter und compandierter Sinusamplitudenwerte, welche den Werten an den entsprechenden Eingängen entsprechen erforderlich. Das Signalbit SIGN wird als das wichtigste Bit zu einem 7-Bit-Muster hinzuaddiert, um so das PCM-Wort zu vervollständigen.

Die Ausgangsstufe (Fig. 2D)

Der digitale Tongenerator erzeugt 64 PCM-Abtastwerte innerhalb eines Rahmens. Jeder dieser Abtastwerte wird abwechselnd dem ersten oder zweiten PCM-Übertragungsweg A bzw. B zugeführt. Die Ausgangsstufe, die in Fig. 2D schematisch dargestellt ist, ist deshalb symmetrisch. Es sind zwei Bereiche in dem Zwischenspeicher gezeigt und mit 261, 261′ bezeichnet und ebenso ein Parallel-Serienumsetzer 262, 262′, der durch den 2048-MHz-Takt zur Übertragung eines PCM-Abtastwertes synchron mit den Pulsrahmen getaktet wird, welche Pulsrahmen über die zugeordneten PCM-Übertragungswege A, B weitergegeben werden. Wie in der Zeichnung Fig. 2D schematisch dargestellt ist, sind die beiden Datenzwischenspeicher 261, 261′ beaufschlagt mit einem Steuersignal EN, und zwar zur Ermöglichung der Aufnahme des PCM-Wortes über die entsprechenden Eingänge in den Speicher. Mittels der diesen Vorgang einleitenden Signale der Folgesteuerung 10 wird das jeweilige PCM-Wort abwechselnd in den Datenzwischenspeicher 261, welcher dem Tonübertragungsweg A zugeordnet ist, oder in den Datenzwischenspeicher 261′, welcher dem Tonübertragungsweg B zugeordnet ist, zwischengespeichert. Die Parallel-Serienumsetzer 262, 262′ können als Schieberegister ausgelegt sein, die jeweils einen seriellen Datenausgang aufweisen, der mit einem Eingang einer entsprechenden Verstärkerstufe 263 bzw. 263′ verbunden ist. Derartige Verstärker sind konventioneller Art als Zwischenstufe zwischen den Ausgängen einer PCM-Stufe und einer PCM-Übertragungsleitung vorgesehen. Die Ausgangsstufe enthält auch gleiche Verstärkerstufen zur Übertragung weiterer Steuersignale zu einem zentralen Schalter, der nicht dargestellt ist. Diese Steuersignale werden später noch beschrieben.

Die Verstärker- und Taktsteuereinrichtung (Fig. 2E, 2F, 6 und 7)

Eine detaillierte Beschreibung der verschiedenen zusätzlichen Einrichtungen des digitalen Tongenerators soll die Erzeugung von Dauer und getakteten Tönen erläutern. Solche Töne sind als Zeichen für die Fernsprechteilnehmer eines Systems und auch als Prüftöne in einem solchen System erforderlich. Solche Töne sind beispielsweise die Ruftöne, die Wähltöne, und alle sonstigen in einem Fernmeldesystem erforderlichen Hörzeichensignale, wie Besetzton, Aufschalteton, Sondersignalton usw. In verschiedenen Ländern sind die Festlegungen hinsichtlich der Töne bestimmten Postvorschriften unterworfen. Dies gilt insbesondere für Töne, die für eine bestimmte Zeit angeschaltet und für eine bestimmte Zeit zu unterbrechen sind. Die erforderlichen Takte haben in der Regel ein allgemeines Format, aber mit unterschiedlichen Zeitkonstanten. Das Programmieren der Zeitkonstanten kann in Grenzen gehalten werden. Es hat sich gezeigt, daß etwa 16 unterschiedliche Taktfolgen die Forderungen der meisten Länder der Welt abdecken können.

Jeder der 64 Kanäle des digitalen Tongenerators kann einer dieser 16 Taktfolgen zugeordnet werden. Die Verstärker- und Taktsteuereinrichtung, die in den Fig. 2E und 2F dargestellt ist, mißt gleichzeitig den Verlauf der Taktmuster. Es ist eine wesentliche Eigenschaft des digitalen Tongenerators gemäß der Erfindung, daß diese unstetigen Töne, die durch ein Taktmuster bestimmt werden, nicht zu hart geschaltet werden, beispielsweise indem sie nur beliebig an- und abgeschaltet werden. Ein solches abruptes Wechseln bei der Tonanschaltung und bei der Tonabschaltung würde ein unerwünschtes Geräusch bei der An- und Abschaltung erzeugen. Solche harte Anschaltung muß vermieden werden, wozu eine stufenweise Funktion notwendig ist, bis ein solches Signal seinen stabilen Endzustand erreicht hat. Die Lösung dieses Problems besteht darin, daß ein gleichmäßiges Aufbauen und Abklingen der Tonamplituden in einem Taktfolgemuster durch weiches Schalten erreicht wird. Dieses weiche Schalten gemäß der Erfindung bedeutet ein Bewirken eines linearen Anstieges der Töne und das Bewirken einer kohärenten Modulation der Sinustöne, und zwar synchron zu den Nulldurchgängen jedes Frequenzkomponenten während der Abklingzeiten. Dies bedeutet mit anderen Worten, daß die Amplitudenänderungen auf ein bestimmtes Maß, hier vorzugsweise 3 db pro Zyklus beschränkt sind und jede Änderung der Amplitude genau bei den Nulldurchgängen einer Sinuswelle erfolgen soll. Durch diese Abklingeigenschaft wird die Wirkung einer wesentlichen Verzerrung, die während des Einschwingzustandes eines unterbrochenen Tones auftreten könnte, zu einem Minimum beschränkt. Die Verstärker- und Taktsteuerung dient im wesentlichen zum Feststellen des Verlaufs eines Taktzyklusses, welcher jeweils mit einem entsprechenden Tonkanal in Verbindung steht, und zur Erzeugung von Steuersignalen zur Kennzeichnung des momentanen Zustandes der Synchronisation im Verfahren zur entsprechenden Tonerzeugung.

Wie aus der Schaltübersicht in Fig. 2E hervorgeht, enthält die Taktsteuerung einen Taktauswahlspeicher PROM 271. Der Taktauswahlspeicher PROM 271 besteht aus einem 256×8-Bit-PROM-Baustein mit einer Speicherkapazität von 256 Wörtern, die je aus 8-Datenbits bestehen. Entsprechend dieser Tabelle ist der Speicher funktionell in 64 4-Wort-Blöcke aufgeteilt, wobei jeder Block so programmiert ist, daß ein gewünschter Tontakt und eine gewünschte Tonanschalte- und Abschaltedämpfung bestimmbar sind. Jeder Block gehört zu einem der beiden PCM-Tonübertragungswege A oder B und zu einem der 32 Zeitschlitze. In jedem 4-Wort-Block ist eines dieser Wörter nicht verwendet, da vorgesehen ist, daß jeder Ton aus nicht mehr als drei Frequenzkomponenten f 1 bis f 3 bestehen soll. In der Tabelle nach Fig. 11 sind 8 Bits eines PCM-Wortes bezeichnet mit D 7 bis D 0, wobei D 0 das wenigst wichtige Bit darstellt. Die drei wenigst wichtigen Bits D 2 bis D 0 bestimmen einen Dämpfungscode, welcher den Haltepegel eines entsprechenden Frequenzwertes festlegt. Die drei Bits dieses Dämpfungscodes werden verwendet, um 7 Stufen mit jeweils 6-db-Dämpfung zu wählen. Das darauffolgende, wichtigere Bit D 3 ist ein Einschaltebit, welches auf "1" gesetzt wird, wenn ein Dauerton anstelle eines in einem Takt unterbrochenen Tones gewünscht wird. Eine bestimmte Folge von 16 Takten wird durch einen 4-Bit-Code gewählt, der die vier wichtigsten Bits D 7 bis D 4 enthält.

Jeder Adresseneingang des Taktfolgeauswählspeichers PROM 271 dient zur Auswahl einer der 256 Speicherplätze und ist verbunden mit einer entsprechenden Leitung des Frequenzadressen-Datenübertragungsleitungsbündels FA-B, wobei die drei Ausgangssignale, die in Zusammenhang stehen mit den drei weniger wichtigen Bits D 2 bis D 0 eines PROM-Wortes zur Verstärker- und Taktsteuereinrichtung wie in Fig. 2F dargestellt, herausgegeben werden. Die Ausgänge, die mit den vier wichtigeren Bits D 7 bis D 4 einer Speicherstelle des für die Taktfolge dienenden Auswahlspeichers PROM 271 in Verbindung stehen, bestimmen den jeweils erforderlichen Takt mittels einer 4-Bit-Adresse.

Weiterhin ist ein Mikroprozessorsystem 272 vorgesehen, dem ein weiterer PROM-Speicher 273 als Taktfolgespeicher zugeordnet ist. Dieser Taktfolgespeicher PROM 273 ist ein einziger 1024×8-Bit-Baustein, der als externer Speicher des Mikroprozessorsystems 272 dient.

Die Tabelle in Fig. 12 zeigt schematisch, daß der Taktfolgespeicher PROM 273 für 16 unterschiedliche getaktete Töne vorgesehen ist. Jedes Taktfolgemuster besteht aus bis zu 16 Schritten. Die Informationen für jeden Schritt sind in zwei aufeinanderfolgende Bytes gespeichert und kennzeichnen eine Taktfolgezeitkonstante, welche in Zusammenhang steht mit diesen Schritt- und Frequenzkennzeichnungen. In den Taktfolgespeicher PROM 273 ist auch das Wahlimpulsmuster als Programm gespeichert.

Die Fig. 6 stellt den Aufbau des Taktfolgespeichers PROM 272 in bezug auf einen Taktschritt dar. Die Zeitkonstante jedes Schrittes wird durch zehn Bits bestimmt, die in zwei aufeinanderfolgenden Bytes vorhanden sind und wobei acht Bits dem niederwertigen Byte und zwei Bits dem höherwertigen Byte zugeordnet sind. Durch diese zehn Bits kann jede Zeitkonstante zwischen 4 msec und 8 Sekunden in 4-msec-Schritten gewählt werden. Die Einschalte- oder Abschaltebedingung der Frequenzkennzeichenbits, die in dem höherwertigen Byte vorgesehen sind, kennzeichnen, welche Frequenzkomponenten eines Tones zur Verfügung stehen oder während des entsprechenden Schrittes des Taktmusters nicht aktiviert sind. Eine binäre "1" einer Frequenzkennzeichnung schaltet den entsprechenden Frequenzkomponenten an, und umgekehrt erfolgt die Abschaltung, wenn das Kennzeichenbit auf "0" ist. Es ist wichtig, daß die Frequenzanschalteperiode die linearen Anstiegs- und linearen Abklingzeiten enthält.

Eine Software-Kennzeichnung ist ein Signal, welches der Gruppensteuerung des zentralen Wählers zugeführt wird und kennzeichnet, wann ein Ton an- oder abgeschaltet ist. Ein Kennzeichnungs- und Auswahlcode besteht aus zwei Bits im höherwertigen Byte und kennzeichnet vier Zustände, und zwar keine Kennzeichnung vorhanden bzw. eine der Kennzeichnungen 1 bis 3 vorhanden. Es ist auch noch ein weiteres Bit des höheren Bytes vorhanden, welches zur Steuerung der Anstiegs- und Abklingmodulationsfunktion in Verbindung mit dem 6-db-Dämpfungscode, der im Taktauswahlspeicher PROM 271 gespeichert ist, dient. Wenn das vom Mikroprozessorsystem 272 gebildete Programm die Taktfolgemuster-Speicherplätze abtastet, wird das Steuereinleitebit von "0" auf "1" gesetzt, um einen Anstiegsvorgang auf den gewünschten Pegel zu steuern. Wenn der Wert dieses Bits von "1" auf "0" gesetzt wird, wird ein Abklingen auf den Nullpegel bewirkt. Die aufeinanderfolgenden Nullwerte des Steuereinleitebits verursacht den zweiten Schritt, der dann bis auf Null abfällt.

Die Wahlimpulswerte nach Fig. 7 entsprechen dem Taktschrittmuster. Die Wahlpulszeitkonstante umfaßt nur 8 Bits im Vergleich zu den zehn Bits des Taktmusters, und ist vollständig enthalten in dem geringwertigen Byte des Wahlpulsanfangs. Vier weniger wichtige Bits des hohen Byte sind als Wahlpulszustandsbits DP 1, DP 2, DP 3 und DPW vorgesehen. Die Wahlpulszustandsbits kennzeichnen den momentanen Zustand des Wahlpulsausgangssignals, wobei "1" den aktiven Zustand kennzeichnet und "0" den inaktiven Zustand. Die folgenden drei Bits sind nicht verwendet, und das wichtigste Bit des hohen Bytes enthält einen letzten Wahlpulsschrittbit (LS), welches kennzeichnet, daß dies der letzte Schritt ist und ein erneutes Starten mit dem Löschen des Wahlpulszeitgebers eingeleitet werden sollte.

Mit dem Ausgang des Mikroprozessorsystems 272 stehen zwei veränderbare Speicherblöcke in Verbindung, und zwar der Speicherblock RAM A 274 und RAM B 275. Diese beiden veränderbaren Speicherblöcke 274 und 275 sind gleichartig. Jeder Speicherblock besteht aus einem 16×4-Bit-RAM-Speicher zur Speicherung des Zustands der 16 Takte. Die Zustandsinformation gibt den Zustand der erwähnten Frequenzkennzeichnungen und das Startbit, welches auf "0" gesetzt ist, wenn keine Frequenzkomponenten aktiviert sind, wieder. Die Anordnung dieser beiden RAM-Speicherblöcke ist derart, daß sie als Zwischenübertragung zwischen dem Mikroprozessor System 272 und den anderen Einrichtungen des digitalen Tongenerators funktionieren. Das Mikroprozessor-System 272 stellt den Fortschritt jedes Taktes in Abhängigkeit des Inhalts des nicht veränderbaren Taktspeichers PROM 273 fest und speichert den Zustand in einem ausgewählten Platz einer der beiden veränderbaren Speicherblöcke. Gleichzeitig wird die vorher gespeicherte Zustandsinformation aus dem anderen RAM-Speicherblock zwecks Steuerung der Anstiegs- und Abfallmodulation ausgelesen.

Die Zuteilung der beiden RAM-Speicherblöcke 274 und 275 wechselt alle 4 msec die Zeiteinheit der Taktzeitkonstanten. Zur Durchführung dieses Vorganges ist ein Umschalteschalter mit mehreren Kontakten vorgesehen, wie in Fig. 2E dargestellt ist. Dieser Schalter hat einen ersten Arm, der einem Schreibesignalausgang des Mikroprozessor-Systems 272 zur Verbindung dieses Ausganges abwechselnd mit einem der Schreibsignaleingänge WR der RAM-Speicherblöcke 274 und 275 zugeteilt ist. Ein zweiter Arm des Schalters ist den vier Adressenausgängen des Mikroprozessor-Systems 272 zugeteilt und verbindet abwechselnd diese Ausgänge mit entsprechenden Adresseneingängen ADDR des Systemspeicherblockes 274 oder des Systemspeicherblockes 275. Gleichzeitig ist ein dritter Arm des Schalters den Taktauswahlausgängen des Taktauswahlspeichers 271 zugeordnet und funktioniert in umgekehrter Weise. Über diesen Schalter werden die vier wichtigsten Ausgänge des Taktauswahlspeichers 271 mit den Adresseneingängen einer der Systemspeicherblöcke 274 oder 275, der jeweils nicht durch das Mikroprozessor-System 272 ausgewählt ist. Ein vierter Arm des genannten Schalters 276 verbindet wahlweise die Datenausgänge des ersten und zweiten Speicherblocksystems 274 bzw. 275 mit einer Signalleitung, über die die Zustandsinformation ansteht, welche die Anstiegs- und Abfallmodulation der Verstärkersteuereinheit gemäß Fig. 2F steuert. Die willkürlich gewählte Lage des Schalters in der Fig. 2E stellt einen Zustand dar, bei dem der erste RAM-Speicherblock 274 mit dem Taktauswahlspeicher 271 verbunden ist und wobei die Datenausgänge die zwischengespeicherten Zustandsinformationen zur Verstärkersteuereinheit in Fig. 2F übertragen. Dementsprechend ist der zweite Speicherblock RAM 275 mit dem Mikroprozessor-System 272 zur Speicherung des bestehenden Zustandes verbunden. Die Schalterstellungen des Schalters 276 werden durch eine Kipp-Flip-Flop-Schaltung 277, wie in Fig. 2E durch gestrichelte Linien dargestellt ist, gesteuert. Der Dateneingang der Kipp-Flip-Flop-Schaltung 277 ist mit dem Mikroprozessor-System 272 verbunden, und ein Takteingang empfängt das Überrahmensynchronisierungssignal von 250 Hz. Das Mikroprozessorsystem leitet auf diese Weise eine Änderung des Zustandes des Schalters alle 4 msec ein, wenn die entsprechenden Anforderungen anstehen.

Nachfolgend sind die Eigenschaften des Mikroprozessor-Systems 272 näher beschrieben. Das System besteht aus einem an sich bekannten 8-Bit-Prozessorsystem und ist für eine Vielzahl von Anwendungen vorgesehen, die durch zusätzliche Einrichtungen und eine umfassende Anzahl von Befehlen steuerbar sind. Das System selbst ist beschrieben in der Beschreibung des MCS-48-Mikroprozessor-Systems von der Firma Intel, 1976. Aus diesem Grunde sind nur die für die Erfindung wichtigen Anwendungsbeispiele beschrieben.

Die Funktion des Mikroprozessor-Systems 272 dient zur Steuerung des Taktverlaufs und der Wahlimpulse in Abhängigkeit der in dem Taktspeicher PROM 273 gespeicherten Informationen. Das Verfahren, welches von dem Mikroprozessor-System 272 gesteuert wird, dient der Erzeugung der Verstärkung, des Taktverlaufs zur Beherrschung aller übertragenen Informationen über die Datenübertragungswege A und B. Der Prozessor 272 ruft aus dem Taktspeicher PROM 273, der als externer Speicher des Prozessors verwendet wird, Zeittakt und Zustandsinformationen ab, die zu den Speicherblöcken RAM 274 oder 275 übertragen werden. Sechzehn getrennte Zeit- und Zustandsfolgen werden vom Prozessor gleichzeitig bearbeitet.

Die Funktion des Mikroprozessor-Systems Die Hauptfunktion

Bei dem Starten des Programms wird zunächst eine Wartebedingung erfüllt, d. h. eine Verzögerung bewirkt. Während dieser Startverzögerung wird ein Arbeitsspeicher R 0 des Mikroprozessors mit einer ersten residenten Speicheradresse geladen, und zwar mittels eines Befehls, welcher kennzeichnet, daß ein Datenwort in diesen Speicher zu übertragen ist. Anschließend wird festgestellt, ob eine Programmunterbrechung vorliegt. Aus der Fig. 2E geht hervor, daß ein Unterbrechungssignal alle 4 ms erscheint, und zwar um den Fortlauf des Mikroprozessor-Programms mit dem restlichen Verlauf des digitalen Tongenerators zu synchronisieren. Wenn kein Unterbrechungssignal vorhanden ist, wird der Programmzähler des Mikroprozessors mit einer Adresse geladen, die eine Wartebedingung kennzeichnet. Auf diese Weise wird das Programm zwischen Laden und Warten gehalten, bis ein Unterbrechungssignal empfangen wird.

Wenn das Unterbrechungssignal erscheint, wird der Programmzähler fortgeschaltet und der Unterbrechungszustand zurückgesetzt. Dieses Zurücksetzen erfolgt durch das wahlweise Setzen der Bitpositionen des zweiten Einganges P 2 des Mikroprozessors in einem Zustand, der ein Ausgangssignal für den Rückstellvorgang eines Unterbrechungssignalspeichers, was in Fig. 2E nicht gezeigt ist, erzeugt.

Der Mikroprozessor hat zwei extern zugängliche Prüfanschlüsse T 0 und T 1, von denen einer im vorliegenden Falle kennzeichnet, daß der residente Datenspeicher des Mikroprozessorsystems mit den ersten Schritten der 16 verschiedenen Takte geladen ist. Die Feststellung, ob der Speicher geladen ist, wird von einer Prüfung bewirkt, die durch eine der Verzweigungsbefehle des Mikroprozessors veranlaßt wird, welcher Verzweigungsbefehl zu einem Unterprogramm in Verbindung mit einer bestimmten Adresse gegeben wird, und zwar zwecks Speicherung in den Programmspeicher, wenn das Signal an dem Prüfstift T 0 auf "0" ist bzw., wenn dies nicht der Fall ist, wird der Programmzähler des Mikroprozessors zwei Schritte fortgeschaltet. Der genannte Abzweigbefehl erfolgt, wenn festgestellt worden ist, daß der Speicher noch nicht geladen ist. Das Laden wird später noch näher beschrieben.

Wenn festgestellt worden ist, daß der Speicher geladen ist, wird festgestellt ob der Wahlpulstaktgeber gelöscht ist oder nicht. Ein Zeitzähler des Mikroprozessors zählt externe Vorgänge. Der 8-Bit-Binärzähler ist voreinstellbar und lesbar durch zwei Fortschaltebefehle, die den Inhalt des Akkumulators des Mikroprozessor-Systems zum Zeitzähler übertragen und umgekehrt. Ein Überlaufen bewirkt das Setzen eines Zeitkennzeichens. Der Zustand des Zeitkennzeichens ist mittels eines zusätzlichen Verzweigungsbefehles prüfbar, wodurch der Programmzähler direkt mit einer Startadresse für ein anderes Unterprogramm, nämlich das Wahlpulsverfahren, wenn das Zeitkennzeichen gesetzt ist, steuerbar ist. Das Wahlpulsverfahren wird später noch beschrieben.

Wenn das Zeitkennzeichen nicht gesetzt ist, wird der Programmzähler fortgeschaltet, und das Programm geht zum nächsten Schritt nämlich zur Erhöhung des geringstwertigen Bytes der Taktfolge über. Die nachfolgenden Schritte des Verfahrensablaufes beziehen sich auf das Prüfen der Zeitzählerzustände der verschiedenen Takte, die durch Erhöhung des geringstwertigen Bytes der Taktfolge eingeleitet werden wie durch die residente Speicheradresse, die im Arbeitsspeicher R 0 gespeichert ist, gekennzeichnet ist. Das Mikroprozessor-System erhält einen Fortschaltebefehl, durch den der Inhalt eines residenten Datenspeicherplatzes, wie durch einen der Arbeitsspeicher adressiert ist, um Eins erhöht wird. Es muß jetzt geprüft werden, ob der Zeitzähler des geringstwertigen Bytes des Taktes momentan Null ist, was gekennzeichnet wird durch ein Überlaufen, verursacht durch eine solche Erhöhung. Diese Prüfung wird durchgeführt, wenn das erhöhte niedrige Byte zum Akkumulator gegeben wird und ein Abzweigvorgang zu der Bedingung erfolgt, daß ein Akkumulatorinhalt nicht Null ist. Die Abzweigadresse ist die Startadresse für ein weiteres Unterprogramm "Kennzeichenwechsel-Prüfung", was später beschrieben wird.

Im weiteren Verlauf des Verfahrens wird bei Feststellung des Überlaufes der Programmspeicher um 2 erhöht. Die folgenden zwei Schritte des Ablaufverfahrens entsprechen denen, die für das geringstwertige Byte beschrieben sind, und zwar wird jetzt das hochwertige Byte des gerade erzeugten Taktes erhöht. Dies bedeutet, daß der Teil der Zeitkonstanten der Taktfolge um Eins erhöht wird, welcher im hochwertigen Byte gespeichert ist. Dieser Fortschreitevorgang wird durch Laden des Akkumulators mit einem 8-Bit-Wort und mit einem "1" in der zweitwichtigsten Bitlage, welche der Lage des niederwertigen Bits des Zeitkonstanten, welche im hochwertigen Byte gespeichert ist, entspricht, durchgeführt. Der Inhalt des Akkumulators und das hohe Byte werden dann zur Erhöhung des hochwertigen Bytes hinzuaddiert und das Ergebnis in dem Platz für das hochwertige Byte des residenten Datenspeichers gespeichert.

Wenn der Additionsvorgang des Inhalts des Akkumulators und des hohen Bytes einen Überlauf des Akkumulators bewirkt, wird ein entsprechendes Kennzeichen im Programmzustandswort des Mikroprozessors aufgenommen. Es wird jetzt geprüft, ob das entsprechende Bit im Programmzustandswort aufgenommen ist oder nicht. Wenn nein wird ein Unterprogramm für das Einschreiben in die RAM-Speicherblöcke 274, 275 eingeleitet. Mit Hilfe der Speicheradresse im Arbeitsspeicher R 0 wird das hochwertige Byte der Taktfolge ausgelesen und über den Akkumulator in einem weiteren Arbeitsspeicher R 4 für eine Ausgaberoutine gespeichert. Hierdurch wird ein Befehl für das Laden des Inhalts des Arbeitsspeichers R 0 in den Akkumulator erzeugt. Durch den nachfolgenden Befehl wird der Inhalt des Akkumulators um ein Bit nach rechts verschoben, wodurch die Schrittzähladresse erzeugt wird. Der Inhalt des Akkumulators wird dann in den Arbeitsspeicher R 1 gegeben. Das Unterprogramm wird dann durch Rücksetzen im Hauptablaufverfahren fortgesetzt, wie nachfolgend noch beschrieben werden soll. Wenn im Gegensatz zu der vorstehenden Annahme nicht das Unterprogramm durch das Nichtsetzen des genannten Bits im Programmzustandswort veranlaßt wird, sondern das Bit tatsächlich gesetzt ist, wird der Programmzähler um 2 erhöht. Es wird jetzt eine weitere Verzweigung vorgenommen. Der "Ein"-Zustand eines Taktes entspricht dem augenblicklichen Senden eines Tones mit einem Nullpegel. Dieser "Ein"-Zustand kann geprüft werden durch Feststellen des Zustandes eines Startbits, welches dem geringstwertigen Bit des hohen Bytes der Taktfolge entspricht. Das hohe Byte ist weiterhin im Akkumulator gespeichert, und durch einen der logischen "UND"-Befehle kann die Prüfung des Zustandes des letzten Taktfolgeschrittes vorgenommen werden. Der benutzte Befehl bewirkt die Addition des Inhaltes des Akkumulators zu einem unmittelbaren Datenwort, welches alle Bits mit Ausnahme des Startbits abdeckt. Der Akkumulator wird durch einen solchen "UND"-Vorgang nicht Null gesetzt, wenn das Startbit "1" ist und den "Ein"-Zustand kennzeichnet. Der Befehl der vom Mikroprozessor gesetzt wird beinhaltet auch einen Verzweigbefehl. Wenn der Akkumulator zum Zeitpunkt, zu dem dieser Befehl abläuft nur Nullwerte enthält, wird dieser Verzweigbefehl zu einer bestimmten Adresse gegeben.

Wenn der Akkumulatorwert nicht Null ist, wird der Programmzähler um 2 erhöht und das Verfahren mit dem Setzen des Kennzeichens F 0 fortgesetzt. Wie bereits vorstehend erwähnt, sind zwei Kennzeichnungen F 0 und F 1 möglich. Die Kennzeichnung F 0 wird verwendet zur Kennzeichnung des "Ein"-Zustandes einer T 52395 00070 552 001000280000000200012000285915228400040 0002003222314 00004 52276aktfolge. Dieses Kennzeichen wird jetzt auf "1" gesetzt, wenn die Taktfolge als im "Ein"-Zustand festgestellt ist.

Der Zustand "0" des Startbits der momentan gewählten Taktfolge kennzeichnet den "Abschalte"-Zustand. Die logische "UND"-Funktion bewirkt eine Nullstellung des Akkumulators. In diesem Falle bewirkt das Programm das Setzen der Kennzeichnung F 0. Das Programm wird dann fortgesetzt mit der Löschung des genannten bestimmten Bits, welches den Überlauf des Akkumulators kennzeichnete. Der Inhalt des Arbeitsregisters R 0, welches die residente Speicheradresse enthält, wird in den Akkumulator gegeben. Für die Weiterschaltung der Taktschrittadresse wird der Befehl "schalte nach rechts auf Übertragen" des Mikroprozessors ausgegeben. Das "0"-Bit setzt das Übertragungsbit zurück, worauf das Übertragungsbit in die Bit-7-Lage weiterläuft. Die vier geringstwertigen Bits der residenten Speicheradresse, welche im Arbeitsspeicher R 0 gespeichert sind, kennzeichnen die Schrittzählzahl, wie aus der Fig. 12, welche sich auf den Aufbau des Taktfolgespeichers PROM bezieht, hervor. Der Vorgang des Nach-rechts-Weiterschaltens trennt das geringstwertige Bit der residenten Speicheradresse ab, so daß zwischen der geringstwertigen Byteadresse und der höchstwertigen Byteadresse eines Taktschrittes unterschieden werden kann. Auf diese Weise wird die Taktschrittzahl in den geringstwertigen Bitpositionen des Akkumulators gespeichert. Diese Daten werden zum zweiten Arbeitsspeicher R 1 übertragen, und der Inhalt des entsprechenden residenten Datenspeicherplatzes wird um Eins erhöht, wobei die Adresse des nachfolgenden Taktschrittes erhalten wird.

Diese Daten werden in den Akkumulator gegeben, wo der höhere Wert fixiert ist. Die verbleibende Teiladresse, welche den nächsten Taktschritt kennzeichnet, wird in einen weiteren Arbeitsspeicher R 4 des Mikroprozessorsystems gegeben. Die Taktadresse, welche im zweiten Arbeitsspeicher R 1 gespeichert ist, wird in den Akkumulator übertragen und in einem weiteren Arbeitsspeicher R 6 gespeichert. Nachdem der geringere Wert des Akkumulatorinhalts festgelegt ist, wird der Inhalt des Akkumulators übertragen. Durch Ausführung einer logischen "ODER"-Funktion in bezug auf den Akkumulatorinhalt und auf den Inhalt des fünften Arbeitsspeichers R 4 wird in den Akkumulator eine komplette Takt-PROM-Speicheradresse, welche den momentan ausgewählten Takt und die erhöhte Schrittadresse enthält, erzeugt. Diese Adresse ist im zweiten Arbeitsspeicher R 1 gespeichert, und das höherwertige Byte des Taktschrittes wird, entsprechend der Adressierung durch die Daten im zweiten Arbeitsspeicher R 1, in den Akkumulator übertragen.

Der Zweck des Aufladens des hochwertigen Bytes des folgenden Taktschrittes in den Akkumulator besteht darin die "Ein"-Bedingung dieses Taktschrittes zu prüfen. Mittels dieser Prüfung werden die folgenden Taktschritte, die im "Abschalte"-Zustand sind, festgestellt. Alle nicht benutzten Taktschrittspeicherplätze sind im allgemeinen im "Abschalte"-Zustand. Deshalb heben zwei aufeinanderfolgende "Abschalte"-Zustände die letzten Daten, die von dem Taktspeicher PROM ausgelesen werden, mit Ausnahme einer Bedingung auf: ein "Abschalte"-Zustand eines Taktes kann nicht länger als 4056 Sekunden sein, was der maximalen Zählung des Zeitzählers entspricht. In diesem Falle sind zwei aufeinanderfolgende Taktschritte in "Abschalte"-Zustand erforderlich. Um diese Zustandswertigkeit von einem nicht benutzten Taktschritt zu trennen, fordert das Programm das Setzen von zwei gültigen Taktschritten in einem "Abschalte"-Zustand, so daß der erste der beiden Schritte dem zuletzt wirksamen Schritt in der gesamten Folge von Schritten des Taktes entspricht, da der zweite der beiden Schritte in dem Speicherplatz des ersten Schrittes aufgenommen ist.

Es ist also zu prüfen, ob der nächste Taktschritt im "Ein"-Zustand ist, und wenn ja wird das Verfahren damit fortgesetzt, daß das hochwertige Byte der Taktfolge, das im Akkumulator vorhanden ist, in den Arbeitsspeicher R 4 aufgenommen wird. Dies ist dann auch der Zustand, zu dem der jetzt nachfolgend beschriebene Abzweigvorgang mit dem Unterprogramm endet, welches Unterprogramm eingeleitet wird, wenn sich aus der Prüfung des neuen Taktschrittes auf den "Ein"-Zustand ein "Nein" ergibt. In diesem Falle wird dann geprüft ob das Kennzeichen F 0, welches über den Programmablauf getestet wird, gesetzt ist oder nicht. Da das Kennzeichen F 0 nur gesetzt wird, wenn der vorangehende Taktschritt im "Ein"-Zustand war, wird eine Änderung dieses Zustandes in den "Abschalte"-Zustand festgestellt, was eine Änderung der Softwarekennzeichen fordern kann, die vom Mikroprozessor zur Gruppensteuerung des Schalters übertragen wird. Aus diesem Grunde muß nach der Bestätigung des Setzens des Kennzeichens F 0 der Zustand des fünften und vierten Bits des höherwertigen Bytes des Taktschrittes geprüft werden. Diese Bitpositionen sind für die Kennzeichen-Auswahlbits bereits beschrieben.

Wenn einer dieser Bitpositionen nicht Null ist, wird das Steuerkennzeichen zu einem Unterprogramm, bei dem die Taktfolge auf den neuesten Stand gebracht wird, durchgeführt. Dieses Unterprogramm bewirkt eine Änderung der Softwarekennzeichen abhängig von der vorhandenen Bitkombination. Begonnen wird mit der abwechselnden Speicherung des Inhaltes des Akkumulators in den Arbeitsspeicher R 4, wobei der Akkumulator unverändert bleibt. Dann werden die Kennzeichenauswahlbits, die in dem hochwertigen Byte der Taktfolge enthalten sind ausgeblendet. Eine Reihe von Additionsbefehlen wird durchgeführt, wobei jeder Befehl zur Addition eines Direktdatenwortes zum Inhalt des Akkumulators durchgeführt wird, so daß für jede der drei möglichen Kombinationen der Kennzeichenauswahlbits ein Akkumulatorübertrag erzeugt wird. In Verbindung mit diesen Additionsvorgängen werden drei Reihen von Prüfungen durchgeführt, wobei bei jeder Prüfung eine der drei Übertragungsbedingungen geprüft wird und als Ergebnis eine Änderung einer der drei Softwarekennzeichnungen bewirkt wird. In Abhängigkeit davon, welche der drei Prüfungen ausgeführt worden ist, wird ein bestimmter Ausgang des ersten Tores P 1 bestimmt, um ein entsprechendes Softwarekennzeichen SW 1, SW 2 oder SW 3 wirksam zu übertragen. Anschließend wird das Hauptprogramm fortgesetzt.

Der normale Routineablauf für die Änderung der Taktrahmen wird überbrückt, wenn bei der Prüfung festgestellt wird, daß die Taktfolge nicht von einem Softwarekennzeichen versehen ist, d. h. beide Taktauswahlbits "0" sind. In diesem Falle wird das Programm sofort als Hauptprogramm fortgesetzt.

Vorstehend wurde bereits beschrieben, daß der Zustand von zwei aufeinanderfolgenden Taktschritten geprüft worden ist. Wenn die zwei aufeinanderfolgenden Taktschritte "Abschalte"-Zustand sind, bedeutet dies, daß das Programm zum ersten Schritt einer neuen Zeichenfolge dieses Taktes zurückkehrt. Dementsprechend wird in den entsprechenden Platz des residenten Datenspeichers das geringwertige Zeichen Null gesetzt, wobei der Schrittzähler Null gestellt wird. Auf diese Weise wird eine Taktfolge PROM-Adresse erzeugt, welche zum Nullschritt der entsprechenden Taktfolge im Taktfolgespeicher gehört und wobei das hochwertige Byte seiner Taktfolge zum Akkumulator gegeben wird. Anschließend kann das Hauptprogramm fortgesetzt werden, d. h., wie vorstehend beschrieben, wird das hochwertige Byte der Taktfolge, welches im Akkumulator gespeichert ist, zum Arbeitsspeicher R 4 übertragen. Auch bei der vorstehend beschriebenen Änderung der Taktfolge wurde der Programmablauf des Hauptprogramms mit diesem Vorgang fortgesetzt. Das momentan vorhandene hochwertige Byte ist in den residenten Datenspeicher des Mikrospeichers gespeichert. Der Speicherplatz ist gekennzeichnet durch den Inhalt des ersten Arbeitsspeichers R 0.

Das Programm wird fortgesetzt mit dem Auslesen des geringwertigen Bytes derselben Taktfolge, in dem der erste Arbeitsspeicher erniedrigt wird, um so die residente Speicheradresse des geringwertigen Bytes zu erhalten. Der Inhalt des Speicherplatzes gehört wie in Zusammenhang mit dem zweiten Arbeitsspeicher beschrieben ist zur entsprechenden Taktfolgespeicheradresse. Unter Verwendung dieser Adresse und infolge des im voraus Setzen der Bitpositionen des zweiten Tores P 2 wird ein Taktfolgespeicher-Lesevorgang eingeleitet und das geringwertige Byte des ausgewählten Taktfolgeschrittes zum Akkumulator übertragen.

Die Akkumulatorinhalte sind in dem residenten Datenspeicher unter Verwendung der Adressen im ersten Arbeitsspeicher R 0 gespeichert. Zu diesem Zeitpunkt sind das hochwertige Byte und das geringwertige Byte des Taktfolgeschrittes in dem residenten Datenspeicher vorhanden. Zu diesem Zeitpunkt wird auch das Unterprogramm, das vorhin in Zusammenhang mit der Erzeugung der Schrittzähladresse und dessen Speicherung in den Speicher R 1 erwähnt ist im Hauptprogramm fortgesetzt. Es wird jetzt das Kennzeichen F 0 zur Kennzeichnung des "Ein"-Zustandes des vorangehenden Taktschrittes gelöscht. Es wird jetzt wiederum die Zustandsinformation, die im geringwertigen Teil des hochwertigen Bytes vorhanden ist, zu den Systemspeicherblöcken 274, 275 in der gleichen Weise übertragen, wie in Zusammenhang mit der Aufnahmeroutine beschrieben ist.

Das Programm wird dann fortgesetzt mit der nachfolgenden Taktfolge, indem der erste Arbeitsspeicher R 0 erhöht wird, wobei eine entsprechende residente Datenspeicheradresse erhalten wird. Diese Adresse wird zum Akkumulator gegeben, um zu prüfen ob alle 16 Taktfolgen neu eingestellt worden sind. Diese Prüfung wird in einfacher Weise mittels des Addierens der Akkumulatorinhalte zu unmittelbaren Daten bewirkt. Dieser Additionsvorgang erzeugt nur einen Übertrag, wenn die 16. Taktfolge bereits verarbeitet ist. Wenn dies nicht der Fall ist, kehrt die Hauptroutine zurück zu dem Vorgang, bei dem getestet worden ist, daß der Speicher geladen und dann die Wahlpulszeiteinrichtung auf den Löschzustand zu prüfen ist.

Wenn alle Taktfolgen auf den letzten Zustand gebracht worden sind, muß die Zuteilung der Systemspeicherblöcke nicht durch Wahl einer entsprechenden Ausgangsleitung des zweiten Tores P 2 und durch Erzeugung eines Ausgangssignales auf diese Leitung, welche den Zustand der Kipp-Flip-Flop-Schaltung ändern würde, wenn ein Taktsynchronisierungssignal vorliegt, geändert werden (vergleiche die Beschreibung in Zusammenhang mit Fig. 2E). Hierdurch ist dann der Hauptprogrammablauf beendet, und es wird wiederum der Wartezustand wie bei Starten des Programmablaufes hergestellt.

Die Laderoutine

Bei der vorstehend beschriebenen Prüfung, ob eine Ladung des Speichers erfolgt ist oder nicht, wurde diese Prüfung durchgeführt, um festzustellen, ob der residente Datenspeicher des Mikroprozessors mit einem entsprechenden Schritt jeder der verschiedenen Taktfolgen geladen wurde oder nicht. Die nachfolgend beschriebene Laderoutine ist die Anfangsroutine für den Mikroprozessor. Außer dem Laden von Daten des entsprechenden ersten Schrittes jeder Taktfolge werden auch die Zustände dieser Taktfolge zu den Systemdatenblöcken übertragen. Dieser Vorgang gehört zu der laufenden Routine des Mikroprozessors.

Während der anfänglichen Laderoutine wird die Taktfolgezahl auf Null gesetzt. Dies wird in einfacher Weise durch Übertragung eines Befehles erreicht, wodurch unmittelbar Daten in den Arbeitsspeicher R 2 des Mikroprozessors geladen werden. Diese unmittelbaren Daten kennzeichnen eine erste Taktfolgezahl.

Die Laderoutine wird fortgesetzt mit der Speicherung des geringwertigen Bytes der ersten Taktfolge in dem residenten Datenspeicher. Der Mikroprozessor hat zwei statische Eingabe- und Ausgabetore mit 8 Bits, über die zu und von den Akkumulatordaten übertragen werden können. Zusätzlich können individuelle Bits über die Eingabe-/Ausgabetore selektiv gesetzt oder zurückgesetzt werden. Dies ermöglicht das Setzen individueller Bits des zweiten Tores P 2, und zwar in einem Zustand, bei dem eine Adresse aus dem Taktfolgespeicher PROM ausgewählt wird. Am Anfang der Laderoutine wurde der Inhalt des Akkumulators bereinigt. Wenn nun der Inhalt zu einem der Arbeitsspeicher des Mikroprozessors übertragen wird, enthält der Speicher einen Wert "0", was den Restbestandteil der ersten PROM-Adresse darstellt. Beim nächsten Mikroprozessorbefehl wird der Inhalt des Taktfolgespeicherplatzes PROM, wie für die Adresse bereits erläutert wurde, in diesen Speicher R 1 gespeichert und zum Akkumulator übertragen. Das erste Byte des Taktfolgespeichers PROM wird dabei ausgelesen. In den Anfangsschritten der Hauptroutine ist die erste Adresse des residenten Datenspeichers des Mikroprozessors eingegeben worden. Der Inhalt des Akkumulators ist in diesen Datenspeicherplatz gespeichert, was gekennzeichnet wird durch den ersten Arbeitsspeicher R 0.

In ähnlicher Weise läuft ein weiterer Schritt der Hauptroutine ab. Die Adresse, die im ersten Arbeitsspeicher R 0 gespeichert ist, wird um Eins erhöht und kennzeichnet jetzt den nächsthöheren Platz des residenten Datenspeichers. Über das zweite Tor P 2 des Mikroprozessors wird, wie durch den Inhalt des zweiten Arbeitsspeichers R 1 gekennzeichnet ist, das hochwertige Byte im Taktfolgespeicher PROM ausgewählt, zum Akkumulator übertragen und in den residenten Datenspeicher gespeichert. Dann wird der Inhalt des Arbeitsspeichers R 0 erneut erhöht.

Der vorstehend beschriebene Speichervorgang ändert nicht den Inhalt des Akkumulators, und das hochwertige Byte bleibt darin gespeichert. Wie bereits beschrieben kann der Akkumulatorinhalt mittels logischer "UND"-Befehle ausgeblendet werden, indem der Inhalt des Akkumulators mit Direktdaten über "UND"- bzw. "ODER"-Gatter gefüllt wird. Ein derartiger logischer Vorgang wird durchgeführt, um den hochwertigeren Teil des Akkumulatorinhaltes auszublenden, so daß nur die drei Frequenzkomponentenkennzeichnungen und das Startsignal im hochwertigen Byte erhalten bleiben. Diese vier Bits stellen die Zustandsinformation des entsprechenden Taktfolgeschrittes dar, der zu den zugehörigen RAM-Blöcken übertragen wird. Entsprechend dem beschriebenen Eingabebefehl wird der Mikroprozessor-Ausgang-Befehl zum Schreiben des Inhaltes des Akkumulators in einen externen Speicherplatz durch den Inhalt des Arbeitsspeichers R 1 gekennzeichnet.

Jetzt wird die Taktfolgezahl, die im dritten Arbeitsspeicher R 2 vorhanden ist, in den Akkumulator gegeben. Diese Akkumulatorinhalte werden mit den Inhalten des zweiten Arbeitsspeichers R 1 ausgetauscht. Dieses Arbeitsregister R 1 bestimmt eine Adresse im residenten Datenspeicher zur Aufnahme der Taktfolgezahl in den Akkumulator. Diese Taktfolgezahl wird zum dritten Arbeitsspeicher R 2 gegeben und erhöht. Weiterhin werden die Inhalte des zweiten Arbeitsspeichers R 1 in den Akkumulator gegeben und Direktdaten hinzuaddiert, um so die nachfolgende Taktfolgezahl zu erhalten.

Der durchgeführte Additionsvorgang im Akkumulator hat nur dann ein Überlaufen zur Folge, wenn die letzte Taktfolge bereits die 16. Taktfolge war. Dieses Überlaufen des Akkumulators bewirkt das Setzen des Übertragsbits in das Programmzustandswort und kann für eine Prüfung verwendet werden, welche dazu dient eine Zustandsverzweigung festzustellen. Wenn kein Überlauf erfolgt und das Übertragsbit Null ist, wird der letzte Teil der Hauptroutine erneut durchgeführt, und zwar mit der Ausgabe des geringwertigen Bits und der Speicherung in den Speicher. Wenn aber alle Taktfolgen geladen sind, wird die Laderoutine durch Laden der Wählpulse fortgesetzt.

Diese Laderoutine wird entsprechend der Ladung der Taktfolgeschritte durchgeführt, indem die Bitpositionen des zweiten Tores P 2 so gesetzt werden, daß jetzt die zweite Hälfte des Taktfolgespeichers, der die Wahlpulse enthält, ausgewählt wird und die geringstwertigen Adressenbits dieses Taktfolgespeichers PROM auf Eins gesetzt werden, wobei die hochwertigen Bytes der 16 Bitspeicher gekennzeichnet sind. Der Akkumulator wird bereinigt, und der zweite Arbeitsspeicher R 1 und der Akkumulator wechseln ihre Inhalte. Zusätzlich werden die Inhalte des Akkumulators zum sechsten Arbeitsspeicher R 5 übertragen. Der zweite Arbeitsspeicher R 1 enthält jetzt die Adresse des ersten Wahlpulsschrittes, und in Verbindung mit den vorbestimmten Bits des zweiten Tores P 2 wird ein Taktfolgespeicherplatz ausgewählt, der das dem ersten Wahlpuls entsprechende hochwertige Byte enthält. Dieses Byte wird in den Akkumulator gegeben und in einen weiteren Arbeitsspeicher R 7, wobei die Inhalte des Akkumulators unverändert bleiben, übertragen.

Die Inhalte des Akkumulators werden ausgeblendet, so daß der hochwertigere Teil des höheren Bytes auf Null gesetzt wird. Der Akkumulator enthält also nur die Wahlpulszustandsinformation, die über das erste Tor P 1des Mikroprozessors zur Gruppensteuerung des Wählers gegeben wird.

Die Laderoutine der Wahlpulse dauert fort, indem das geringwertige Byte ausgelesen wird. Die Bitpositionen des zweiten Tores P 2 des Mikroprozessors werden ausgeblendet, so daß in Verbindung mit dem Inhalt des zweiten Arbeitsspeichers R 1 die Adresse dieses geringwertigen Bytes in dem Taktfolgespeicher erzeugt wird. Dieses geringwertige Byte enthält den vollständigen Code der Zeitkonstanten und wird über den Akkumulator zum Zeitgeber des Mikroprozessors übertragen. Die Inhalte des zweiten Arbeitsspeichers R 1 des Mikroprozessors werden erhöht, um die Adresse der nächsten Wahlpulseingabe zu erhalten und zum Akkumulator übertragen. Der Akkumulator und der weitere Arbeitsspeicher R 5 des Mikroprozessors wechseln ihre Inhalte. Auf diese Weise wird die Adresse der nächstfolgenden Eingabe einer Wahlpulsfolge in dem Arbeitsspeicher R 5 gespeichert.

Der nächste Schritt der Laderoutine startet den Zähler des Mikroprozessors. Dieser Zähler wird bei jedem Wechsel von hoch auf niedrig erhöht, und zwar am Prüfanschluß T 1 des Mikroprozessors. Derartige Wechsel erfolgen jedesmal, wenn das Unterbrechungssignal, welches den Ablauf des Mikroprozessors synchronisiert, empfangen wird. Zu diesem Zeitpunkt sind alle momentan benötigten Daten von dem Taktfolgespeicher PROM in den residenten Datenspeicher übertragen, und die entsprechende Zustandsinformation in bezug auf alle Taktfolgen und Wahlpulsfolgen sind entweder zu den Systemspeicherblöcken RAM oder zur Gruppensteuerung gegeben. Jetzt muß die Zuordnung der Systemspeicherblöcke RAM zum Mikroprozessor gewechselt werden. Dieser Wechsel wird mittels der Steuerung der Kipp-Flip-Flop-Schaltung durchgeführt, wie bereits anhand der Fig. 2E beschrieben wurde. Das entsprechende Steuersignal wird durch Setzen einer einzigen Bitpostition des zweiten Tores P 2 des Mikroprozessors erzeugt. Das Ausgabesignal der Kipp-Flip-Flop-Schaltung kann auch für die Kennzeichnung des "Taktfolge geladen"-Zustandes verwendet werden, um als Kennzeichen für den Anschluß T 0 des Mikroprozessors zu dienen, welches Kennzeichen angibt, daß der Datenspeicher geladen ist.

Der Zustand des zweiten Tores P 2 wird bereinigt durch einen letzten logischen Befehl der Laderoutine, welcher invers bezüglich des vorstehend beschriebenen Auswahlvorganges einer einzigen Bitlage des zweiten Tores P 2 ist. Zu diesem Zeitpunkt ist die Laderoutine abgeschlossen, und das Programm kehrt Hauptroutine zurück.

Aktualisierung der Wahlpulse

Ein weiteres Unterprogramm des Mikroprozessors läuft parallel zum Hauptprogrammablauf ab. Dieses Unterprogramm betrifft die Aktualisierung der Wahlpulse nach Ablauf des Zeitvorganges im Anschluß an das Laden des Speichers. Während des Ablaufes des Hauptprogramms ist geprüft, ob die Wahlpulszeit abgelaufen ist. Sobald dies der Fall ist, wird die Aktualisierung der Wahlpulse eingeleitet. Diese Wahlpulsroutine wird durch Prüfen des momentan geladenen Wahlpulsschrittes durchgeführt, und zwar wird festgestellt, ob es sich um den letzten Schritt einer Folge handelt. Um diese Prüfung durchzuführen, werden die Inhalte des achten Arbeitsspeichers R 7 des Mikroprozessorsystems in den Akkumulator übertragen. Bei der Laderoutine war dieser achte Arbeitsspeicher R 7 mit einem hochwertigen Byte des Wahlpulsmusters geladen worden. Wenn dieses Byte dem letzten Wahlpulsschritt entspricht, enthält die höchstwertige Bitposition LS eine "1", wie anhand der Wahlpulsfolge in Fig. 7 bereits beschrieben worden ist. Die Akkumulatorinhalte werden zu den Direktdaten, die eine "1" enthalten in der höchstwertigen Lage hinzuaddiert, wobei ein Akkumulatorübertrag anstelle des letzten Schrittes erzeugt wird. Der Zustand des Übertragbits im Programmzustandswort bestimmt deshalb ob der letzte Schritt erreicht worden ist. Diese Prüfung erfolgt, wenn das Übertragbit gesetzt wird und das Programm mit dem Setzen des Schrittzählers auf den maximalen Stand fortgesetzt wird.

Während des Ablaufs der Wahlpulsfolge wird der sechste Arbeitsspeicher R 5 des Mikroprozessors für die Speicherung des Schrittzählerwertes der Wahlpulsfolge reserviert. Der Schrittzähler wird jetzt auf den maximalen Zählwert gesetzt, wobei in den sechsten Arbeitsspeicher ein Datenwort, welches eine "1" in jeder Bitlage enthält, eingegeben wird. Die Bestimmung dieses Schrittes besteht darin, daß die Programmsteuerung direkt zum nächsten Programmschritt übergehen kann, bei dem die Inhalte des sechsten Arbeitsspeichers R 5, welcher den fünften Zählschritt enthält, erhöht wird. Hierdurch wird automatisch der erste Wahlpulsschritt geladen.

Der gleiche Befehl wird gebildet, wenn die Prüfung ob der Wahlpulsschritt der letzte Schritt war oder nicht, nicht erfolgt ist. In diesem Fall wird durch Erhöhung des Inhaltes des sechsten Arbeitsspeichers R 5 der nächste Zählschritt bewirkt.

Durch die Erhöhung des Wahlpulsschrittes wird das dem Wahlimpuls entsprechende höchstwertige Byte durch den Taktfolgespeicher PROM ausgelesen. Um den genauen Bereich des Taktfolgespeichers auszulesen, wird der Bereich des höchstwertigen Bytes bzw. der Bitpositionen des zweiten Tores P 2 des Mikroprozessors individuell voreingestellt. Die Inhalte des sechsten Arbeitsspeichers und der zweite Arbeitsspeicher R 1 sind gewechselt. Auf diese Weise enthält jetzt der zweite Arbeitsspeicher R 1 die Adresse des residenten Datenspeichers, um die entsprechende Speicheradresse des Taktfolgespeichers PROM zu bestimmen. Der Lesevorgang wird durchgeführt in Zusammenhang mit der vorstehenden, detaillierten Beschreibung. Das hochwertige Byte des momentan durchgeführten Wählschrittes wird über den Akkumulator zum achten Arbeitsspeicher R 7 übertragen. Die unveränderten Inhalte des Akkumulators werden derart ausgeblendet, daß der höchstwertige Teil ausgeblendet ist und die Zustandsinformation die vier weniger wichtigen Bits enthält.

Jetzt wird diese Zustandsinformation zur Gruppensteuerung über das erste Tor P 1 in der gleichen Weise ausgegeben, wie vorstehend bereits beschrieben ist.

In Verbindung mit der momentanen indirekten Adresse, welche im zweiten Speicher R 1 vorhanden ist, und mit dem genauen Setzen der individuellen Bitpositionen des zweiten Tores P 2 wird das entsprechende geringwertige Byte des Wahlpulsschrittes aus dem Taktfolgespeicher PROM ausgelesen und zum Akkumulator übertragen. Die Inhalte des Akkumulators werden in den Zeitgeber des Mikroprozessors übertragen, wodurch der Zeitgeber zu einem bestimmten Zählschritt geschaltet wird. Die Inhalte beider Arbeitsspeicher nämlich des sechsten und des zweiten R 5 bzw. R 1 wechseln erneut, so daß der vorstehend beschriebene Wechselvorgang umgekehrt wird und die entsprechenden Speicherinhalte rekonstruiert werden. Die Wahlpulsaktualisierungsroutine ist beendet, und das Verfahren wird fortgesetzt mit der Prüfung, ob der Wahlpulsgeber gelöscht ist oder nicht.

Kennzeichenwechselprüfung

Vorstehend wurde bereits beschrieben, daß geprüft worden ist, ob ein Überlauf vorhanden ist oder nicht. Im Nein-Falle veranlaßt das Programm ein weiteres Unterprogramm, bei dem geprüft wird, ob ein Wechsel der Software-Kennzeichen zur Gruppensteuereinrichtung erfolgt ist, wobei der momentane Zustand der entsprechenden Taktfolge zu signalisieren ist.

Das Routineverfahren wechselt das Softwarekennzeichen, wenn die Taktfolge momentan im "Abschalte"-Zustand ist, und geht dann in den "Ein"-Zustand. Es ist zu berücksichtigen, daß die Software der Gruppensteuerung den Sofwarekennzeichenwechsel, welcher einem Wechsel im Zustand der Taktfolge entspricht, etwas verzögert beantwortet. Das Softwarekennzeichen, welches die Kennzeichnung des Aktivzustandes oder Inaktivzustandes einer Taktfolge bestimmt, muß vor einem aktuellen Wechsel des Taktzustandes erzeugt werden, so daß die Software der Gruppensteuerung diesen Zustand ansprechen kann, und zwar trotz der verzögerten Antwort. Die gewählte Wartezeit beträgt 8 ms, welche zwei Zählzeiten des Taktfolgezeitmusters entspricht. Das Unterprogramm hat deshalb die objektive Aufgabe jede Taktfolge festzustellen, welche momentan einen Taktfolgeschritt im "Abschalte"-Zustand hat, da dieser Zustand zwei Zählzeiten später geändert wird.

Dieses Unterprogramm "Kennzeichenwechselprüfung" startet durch Addieren von "zwei" zu dem geringwertigen Byte des momentan durchgeführten Taktfolgeschrittes. Dies wird in einfacher Weise erreicht durch Addieren direkter Daten, welche diesen Wert enthalten, zu den Inhalten des Akkumulators und durch Bildung eines Überlaufens, wenn die Zählzeit abläuft. Dieser Überlauf kann erkannt werden durch Prüfung des Zustandes des Übertragbits im Programmzustandswort. Dieses Übertragbit fehlt, wenn das geringwertige Byte nicht Null ist, und kennzeichnet dabei, daß der Zustand der Taktfolge nicht innerhalb der Wartezeit von 8 ms wechselt. Das Programm wird mit der C-Routine fortgesetzt. Die Folge der dann folgenden Schritte wurde bereits in bezug auf den Verlauf der Hauptroutine beschrieben. Dieser Zweig des Unterprogramms kennzeichnet, daß kein Kennzeichenwechsel in bezug auf den bestehenden Zustand erfolgt ist.

Die Prüfung, ob das geringwertige Byte gleich Null ist oder nicht, ist eine erste Kennzeichnung eines möglichen Kennzeichenwechsels. Wenn ja, so wird das Programm fortgesetzt mit der Prüfung des hochwertigen Bytes bezüglich der momentan zu erzeugenden Taktfolge, und zwar ob ein "Abschalte"-Zustand und ein Übertragzustand besteht oder nicht. Im Hauptprogrammablauf wurde eine derartige Prüfung durchgeführt, um festzustellen, ob der letzte Taktfolgeschritt im "Ein"-Zustand ist oder nicht. Jetzt im Verlauf des Unterprogramms wird das Startbit des hochwertigen Bytes geprüft. Der einzige Unterschied besteht darin, daß jetzt in diesem Falle der "Abschalte"-Zustand geprüft wird. Wenn der neue Taktfolgeschritt noch im "Einschalte"-Zustand ist, ist kein Kennzeichenwechsel erforderlich. Es wird dann zur C-Routine übergegangen, d. h., es wird das hochwertige Byte aus dem Speicher ausgelesen und in den Speicher R 4 eingegeben. Entsprechend der Prüfung, ob Kennzeichenauswahlbits des Taktfolgeschrittes vorhanden sind oder nicht, welche Prüfung im Hauptprogramm erfolgte, wird jetzt geprüft, ob die Kennzeichenauswahlbits gesetzt sind oder nicht. Wenn keine der Kennzeichenauswahlbits Positionen auf "1" im hochwertigen Byte des Taktfolgeschrittes gesetzt sind, wird die C-Routine wie vorstehend erwähnt eingeleitet.

Aber wenn das Ergebnis der vorstehenden Prüfung positiv war, erfolgt eine Folge von Vorgängen die dem Verlauf des Hauptprogramms entsprechen, bei dem der Schrittzähler erhöht wird und das hochwertige Byte in den Akkumulator geladen wird. Dieser Vorgang läuft jetzt auch im Unterprogramm ab. Anschließend wird der Zustand des Startbits in dem neuen hochwertigen Byte geprüft, um zu bestimmen, ob dieser Taktfolgeschritt im "Ein"-Zustand ist. Eine derartige Prüfung wurde in Zusammenhang mit dem Hauptprogramm ebenfalls durchgeführt. Wenn jetzt im Unterprogramm die Taktfolge noch im "Abschalte"-Zustand ist haben wir zwei aufeinanderfolgende Taktfolgeschritte im "Abschalte"-Zustand, was normalerweise gemäß den Systemforderungen nicht erlaubt ist. Deshalb wird der ausgelesene und geprüfte Taktfolgeschritt als ungültig bewertet, und das Programm muß zu einem Schritt Null gehen, bei dem veranlaßt wird, daß der Taktfolgeschritt in Eins gesetzt wird. Dies wird in einfacher Weise erreicht, durch erneutes Setzen des geringwertigen Teiles des gespeicherten Wertes im zweiten Arbeitsspeicher R 1, und zwar zu Null.

Mittels dieser korrigierten Adresse wird ein Lesevorgang des Taktfolgespeichers durchgeführt, um das entsprechende hochwertige Byte des Taktfolgeschrittes Null abzurufen.

Anschließend wird das Starbit dieses Taktfolgeschrittes bewertet, um zu prüfen, ob der Zustand des Taktfolgeschrittes 1 oder 0 vorhanden ist und ob beim Taktfolgeschritt 1 der "Ein"-Zustand besteht. Im Nein-Falle werden die Softwarekennzeichen, die zur Gruppensteuerung des Schalters übertragen werden, nicht geändert, und das Programm kehrt zurück zum Hauptprogramm, wo das Kennzeichen F 0 bereinigt wird.

Eine der beiden letztgenannten Prüfungen im Unterprogramm wird durchgeführt, wenn der entsprechende Taktfolgeschritt im "Ein"-Zustand ist. In beiden Fällen ist ein Zustand infolge des "Abschalte"-Zustandes des vorangehenden Taktfolgeschrittes entstanden, bei dem ein Wechsel des zweiten folgenden Taktfolgeschrittes erfolgt. In beiden Fällen erfolgt ein Aktualisieren des Taktfolgeschrittes, d. h., das Softwarekennzeichen muß zur Gruppensteuerung übertragen werden. Unmittelbar nach der Prüfung, ob ein Taktfolgeschritt im "Ein"-Zustand ist, kann die Aktualisierung des Taktfolgeausschnittes nicht erfolgen. Der Grund besteht darin, daß die komplette, momentane Schrittadresse momentan zum dritten Arbeitsspeicher R 2 gegeben ist, während der Speicher R 1 die nächste Schrittadresse enthält. Wenn der Taktfolgeschritt also im "Ein"-Zustand ist, werden diese Speicherplätze eingestellt, indem die Inhalte des dritten Arbeitsspeichers R 2 in den zweiten Arbeitsspeicher R 1 gegeben werden.

Die letzte Folge von Schritten des jetzt beschriebenen Unterprogramms besteht in der Aktualisierung des Taktfolgeausschnittes am Tor 1. Das hochwertige Byte des Taktfolgeschrittes, welches dieses Unterprogramm gestartet hat, ist in den fünften Arbeitsspeicher R 4 geladen worden und steht noch zur Verfügung. Diese Adresse wird zurückübertragen zum Akkumulator, um einen Ausblendvorgang der Kennzeichenauswahlbits zu veranlassen. Die Aktualisierung des Taktfolgeausschnittes ist im Zusammenhang mit dem Hauptprogrammablauf für den Wechsel des Taktfolgeausschnittes beschrieben. Der hier erfolgende Vorgang im Unterprogramm entspricht diesem Vorgang. Nach der Erzeugung des Softwarekennzeichens und nach dem Setzen eines entsprechenden Bits des Tores P 1 des Mikroprozessors ist dieses Unterprogramm beendet, und es erfolgt eine Fortsetzung mit der Bereinigung des Kennzeichens F 0 im Hauptprogramm.

Die Verstärker- und Taktsteuereinrichtung (Fig. 2F und 8)

In Zusammenhang mit der Fig. 2E ist beschrieben, wie die Zustandsinformation für jede Taktfolge erzeugt wird und wie abwechselnd in einem der Systemblockspeicher RAM 274 und 275 diese aufgenommen wird. Es wurde auch erläutert, daß die beiden Datenspeicherblöcke 274 und 275 abwechselnd mit dem Mikroprozessorsystem 272 zum Empfang einer Aktualisierung der Zustandsinformation verbunden werden. Da die Systemdatenblöcke momentan nicht vom Mikroprozessor belegt sind, wird dann auch eine derartige Zustandsinformation zum Rest des Tongenerators geliefert, und zwar adressiert durch Ausgabesignale des Taktfolgeauswahlspeichers PROM 271. Auf diese Weise wird der Synchronisiervorgang mit den entsprechenden untergeordneten Einheiten mittels der Frequenzadresse aus der Datenübertragungsleitung FA-B erreicht.

Die Verstärker- und Taktsteuereinrichtung, die in Fig. 2F dargestellt ist, empfängt solche Zustandsinformationen und steuert außerdem alle Anstiegs- und Abschaltemodulationen der Taktfolgen. Es wird zusätzlich ein Teil der Adresse, die zum Sinusgenerator gegeben wird, empfangen, d. h., das Signalbit und das 0-, 3-db-Startsignal. Weitere empfangene Steuerinformationen bestimmen die Anzahl Rechtsverschiebungsschritte, welche dem zum Schluß zu haltenden Pegel jeder Taktfolge festlegen, welche der Taktfolgespeicher PROM liefert. Mittels dieser Eingabeinformationen werden Steuersignale erzeugt und zum Sinusgenerator 13 und Rechtsschiebelogik 14 gesendet, welche beide in Fig. 2C dargestellt sind. Diese Steuerinformationen beziehen sich auf ein nichtwirksames Codesteuersignal, ein 0-, 3-db-Auswahlsignal und auf eine binärcodierte Schiebezahl, welche die momentane Anzahl von Rechtsschiebeschritten kennzeichnet, die durch die Rechtsschiebelogik 14 durchzuführen sind. Die beiden letzten Steuerinformationen bestimmen in ihrer Kombination die entsprechenden Pegel der Amplitudenwerte, die in 3-db-Schritten änderbar sind. Es sei wiederholt, daß die Anstiegs- und Abfallmodulation einer Taktfolge vom "Abschalte"- zum "Ein"-Zustand oder umgekehrt so erzeugt werden muß und die Töne, die an den PCM-Übertragungswegen A oder B angeschaltet werden, eine Tonmodulation haben sollen, die 3-db-Schritte beinhaltet. Jeder Frequenzkomponent eines digitalen Tones wird individuell moduliert.

Der Hauptbestandteil zur Erzeugung der Steuerinformation in der Verstärker- und Taktsteuereinrichtung ist ein Flankenspeicher PROM 281, der aus 1024×6-Bit-PROM-Speicherteilen bestehen kann. Jeder seiner Eingänge ist bestimmt durch einen bestimmten Steuerzustand, um durch die Verstärker- und Steuereinrichtung ausgewertet werden zu können. Jeder Zustand ist gekennzeichnet durch Eingangssignale, die in Kombination eine Adresse für einen entsprechenden Eingang bilden. Ein Teil der Adresseninformationen, die zu dem Flankenspeicher PROM 281 gegeben werden, enthalten das 0-, 3-db-Startsignal, das Signalbit und die Zahl der Rechtsschiebeschritte des Haltepegels der Taktfolge, welche von dem Taktfolgeauswahlspeicher PROM geliefert wird. Weitere Adresseninformationen, die zu dem Flankenspeicher PROM 281 gegeben werden, werden durch zwei andere Einrichtungen der Verstärker- und Taktsteuereinrichtung erzeugt. Eine dieser Einrichtungen ist ein 256×5-Bit-RAM-Speicher 282. Er empfängt die komplette Frequenzadresse, die über das Frequenzadressen-Datenleitungsbündel FA-B zur Auswahl einer der 256 Speicherplätze übertragen wird. Dieser RAM-Speicher speichert einen Teil der Ausgangsinformationen des Flankenspeichers PROM 281, und zwar das Signalbit, den 0-, 3-db-Auswahlcode und die binärcodierte Schiebezahl und speichert diese Informationen für die Dauer eines Zyklus. Während des nachfolgenden Zyklus wird die gleiche Information ausgelesen und zum Flankenspeicher PROM als ein weiterer Teil der Adresseninformation gegeben.

Die dritte Einheit der Verstärker- und Taktsteuereinrichtung ist ein 3-Leitungs-Datenwähler 283. Dieser Datenwähler empfängt die Zustandsinformation vom entsprechenden Systemspeicherblock 274 oder 275 als Dateninformation und die zwei geringstwertigen Bits FA 0, FA 1 der Frequenzadresse zur Auswahl eines entsprechenden Frequenzkennzeichenbits der Zustandsinformation zur Ausgabe als Frequenzmodulationssignal F _n -MOD und überträgt diese zum Flankenspeicher PROM 281 zur Vervollständigung seiner Adresseninformation. Das vierte Bit der Zustandsinformation, das Startbit, wird verwendet als Steuersignal zur Aktivierung und Deaktivierung des Wählers 283, und zwar in Abhängigkeit seines jeweiligen Zustandes. Der Wähler 283 kann aus irgenwelchen bekannten Wählereinheiten bestehen.

Wie aus der Beschreibung der Verstärker- und Taktsteuereinrichtung hervorgeht ist seine Funktion mit den der anderen Einheiten des digitalen Tongenerators mittels der Frequenzadresse synchronisiert, welche über das Frequenzadressen-Datenleitungsbündel FA-B übertragen wird. Aufgrund dieser Frequenzadresse ist der entsprechende Takt in den Taktwählspeicher 271 gewählt, um die entsprechende Zustandsinformation aus den Systemspeichern RAM 274 oder 275 auszulesen, und anschließend wird der Flankenspeicher RAM 282 adressiert, um die Flanken PROM Adresse zusammen mit der binärcodierten Anzahl von Rechtsschiebeschritten, welche den Haltepegel bestimmen, zu vervollständigen. Es wird vom Flankenauswahlspeicher PROM der momentane Zustand des Signalbits empfangen. Diese Steuerinformation wird vom Flankenspeicher PROM 281 zu einem Zeitpunkt vor der Erzeugung des entsprechenden Sinuswellenamplitudenwertes vorgegeben, weil die Ausgangsinformation des PROM-Speichers 281 zur Steuerung der Erzeugung des momentanen Sinusamplitudenwertes verwendet wird.

Mit dem Empfang von Steuerinformationen, die den Stromzyklus betreffen, und durch den vorangehenden Zyklus des Flankenspeichers PROM 281, im Programmverlauf, wird es möglich, Änderungen der Signalzustände auszuwerten und entsprechend dieser Bewertung die entsprechenden Ausgangssteuerinformationen zu erzeugen. Die Hauptaufgabe besteht darin, im voraus festzustellen, wann der Amplitudenwert jedes Frequenzkomponenten eines Taktes den Nullpegel beim Übergang von der negativen Halbwelle zur positiven Halbwelle überschreitet. Während der Anstiegsmodulation wird ein 3-db-Pegelanstieg des Amplitudenwertes, bezogen auf die vorangehende Sinusperiode, erzeugt. Die Funktionsbeschreibung des Sinusgenerators und der Rechtsschiebelogik 14 zeigte, daß eine Erhöhung oder eine Verringerung des Sinusamplitudenwertes in 3-db-Stufen dadurch erfolgen kann, daß in Kombination eine geeignete Zahl von Rechtsschiebeschritten unter Zuhilfenahme der Rechtsschiebelogik 14 und unter Zuhilfenahme einer der beiden Sinustabellen des Sinuswellengenerators 13 zu wählen ist. Hierzu ist festzuhalten, daß die Flankenanstiegsmodulation stets von einem "Abschalte"-Zustand des Taktes ausgeht. Dieser "Abschalte"-Zustand ist zur besseren Bestimmung abhängig von einem besonderen Freizeichen-Kanalton anstelle vom binär codierten Nullwert. Dieser Freizeichen-Kanalcode kann entsprechend den Systembedingungen bestimmt werden. Es kann der Wert des geringsten Sprachpegels in Kombination mit einem negativen Signalbit sein, welches in einem Code resultiert, der Nullwerte gefolgt von "1"-Werten, enthält. Es kann aber auch ein verwürfelter Code verwendet werden, um ein besonderes Codemuster zu enthalten, welches sich unterscheidet von allen Bitmustern benutzter digital codierter Informationen. Das besondere Muster des Freizeichen-Kanalcodes ist nicht unbedingt wichtig, ebensowenig besteht ein Zwang zu seiner Benutzung.

Aus dem Vorstehenden geht hervor, daß es wichtig ist, daß die Kombinationen des Signalbits und des Signalbits des vorangehenden Operationszyklus dazu verwendet werden kann eine Auswertung vorzunehmen, ob ein Nulldurchgang eines Frequenzkomponenten vom negativen zum positiven Sinuswert erfolgt. Der Inhalt des Flankenspeichers PROM 281 wird jetzt so bestimmt, daß nur im Falle einer Kombination mit dem vorangehenden Signalbit, welches negativ ist, und mit dem gültigen Signalbit, welches positiv ist, eine Einstellung der Ausgangssteuerinformationen des Flankenspeichers PROM 281, welche die Zahl der Schiebeschritte und/oder das 0-, 3-db-Auswahlbit festlegt, gemacht wird. Diese Erhöhung in 3-db-Stufen erfolgt individuell für jeden Frequenzkomponenten des Taktes, bis schließlich der Haltepegel des Taktes errreicht ist. Dieser Haltepegel wird bestimmt durch die Anzahl von Rechtsschiebestufen, die vom Taktauswahlspeicher PROM 271 vorgegeben werden. Es ist klar, daß die Flankenanstiegsmodulation bezüglich der Zeit veränderlich ist, da diese Zeitspanne frequenzabhängig ist und zusätzlich auch abhängig ist von dem endgültigen Haltepegel des Taktes. Die Flankenabstiegsmodulation hat die gleichen Funktionseigenschaften, aber eine jeweilige Abnahme des Pegels um 3 db jeweils, wenn ein Nulldurchgang von den negativen zu den positiven Sinuswerten erfolgt.

Die Flankenabfallmodulation ist beendet, sobald das Signal seinen theoretischen "0"-Wert erreicht, d. h., der geringste Sprachpegel von -45 dbm, der vom System noch verarbeitbar ist.

Zur Erläuterung der Funktion des Flankenspeichers PROM 281 wird nachfolgend ein Beispiel der Erzeugung einer Tonmodulation gegeben, welche eher das Erreichen der gewünschten Werte zeigt, als durch eine genaue Beschreibung des Flankenspeichers selbst möglich wäre. Diese Beschreibung erfolgt jetzt anhand der nachfolgenden Tabellen Fig. 13, 14 und der Fig. 8, welche in der Form eines Zeitdiagramms den Modulationsverlauf eines Tones für nur einen Frequenzkomponenten, zur Vereinfachung, zeigen. Die horizontale Achse des Zeitdiagramms zeigt die Zyklen 0 bis 19, welche jeweils eine vollständige Sinusperiode des entsprechenden Tones darstellen. Weiterhin werden für jeden Bezugszyklus der entsprechende Zustand des 0-, 3-db-Auswahlbits und die Zahl der Rechtsschiebeschritte gekennzeichnet. Der relative Nullwert der Y-Achse entspricht dem geringsten Sprachpegel mit -45 dbm.

Die Tabellen 13 und 14 zeigen die verschiedenen Eingangs- und Ausgangszustände des Flankenspeichers PROM, während des Verlaufs der Tonmodulationserzeugung gemäß Fig. 8. Die Bezeichnungen in den Fig. 2F und 8 entsprechen den Bezeichnungen in den vorgenannten Tabellen 13 und 14. Die erste Spalte kennzeichnet den entsprechenden Bezugszyklus. Die nachfolgenden vier Spalten geben die Adresseninformationen des Flankenspeichers PROM 281 wieder, d. h. Informationen in Zusammenhang mit dem jeweiligen Vorgangszyklus des digitalen Tongenerators, welcher Zyklus mit T bezeichnet ist. Die dann folgenden drei Spalten stehen in Beziehung mit dem Teil der Adresseninformationen des Flankenspeichers PROM 281, der aus dem Speicher RAM 282 ausgelesen wird. Diese Information bezieht sich auf den vorangehenden Vorgangszyklus des digitalen Tongenerators, der mit (T-1) bezeichnet ist. Der Inhalt der weiteren drei Spalten bezieht sich auf die Ausgangssignale des Flankenspeichers PROM 281 mit Ausnahme des Signalbits, welches identisch mit dem Eingangssignal SIGN (T) ist. Es ist selbstverständlich eine binäre Äquivalenz von Dezimalnummer in einem PROM-Speicher verwendet, und die Symbole "+" und "-" der Signalbits sind codiert als "0" bzw. "1". Das 0-, 3-db-Auswahlbit ist, wenn die 0-db-Tabelle des Sinusgenerators gewählt wird, im Zustand "0", und folglich muß, wenn die +3-db-Tabelle zu wählen ist, umgekehrt verfahren werden. Das Modulationssignal F _n -MOD entspricht bei dem Einschaltezustand einer "1" und dementsprechend einer "0" im Abschaltezustand des entsprechenden Frequenzkennzeichenbits der Zustandsinformation. Die letzte Spalte bezieht sich auf die nachfolgenden Erläuterungen. Mit der Bezeichnung (1) in der Tabelle ist angegeben, daß in der ersten Zeile ein Anfangszustand dargestellt ist, der den Bezugszyklen 0, 19 entspricht, wenn der Takt im Abschaltezustand ist, und zwar bestimmt durch das Anfangsbit im "Abschalte"-Zustand. Aus diesem Grunde sind die Werte der Signalbits, der Schiebezahl und des 0-, 3-db-Anfangssignals nicht beachtet. Die Ausgangsinformation enthält den Leerkanalcode, um den "Abschalte"-Zustand des Taktes und einer Kombination des 0-, 3-db-Wählsignals und die Rechtsschiebezahl zu kennzeichnen, um den niedrigsten Sprachpegel anzugeben.

Mit der Zahl (2) in der letzten Spalte der Tabelle in Fig. 13 sind die nachfolgenden drei Zeilen gekennzeichnet, welche die Zustände angeben, wenn das Modulationssignal F _n -MOD im "Einschalte"-Zustand ist, und kennzeichnet außerdem die verschiedenen Zustände der Signalbits, die vor dem ersten wichtigen Nulldurchgang auftreten, d. h., wenn die Signalbits vom "-" zu "+", nachdem die Modulation angefangen hat, gehen.

Der erste wichtige Nulldurchgang erscheint in der folgenden Zeile und ist mit (3) bezeichnet. Die Zustände der Signalbits zeigen, daß das Signalbit seinen Zustand vom vorhergehenden Operationszyklus zum momentanen Operationszyklus des digitalen Tongenerators ändert. Dies erfolgt mit dem Zurücksetzen des Leerkanalcodes in den "0"-Zustand. Es ist weder eine Änderung des 0-, 3-db-Auswahlbits noch eine Änderung der Schiebezahl zu diesem Zeitpunkt des ersten wichtigen Nulldurchganges erforderlich.

Die drei folgenden Zeilen sind mit der Ziffer (4) gekennzeichnet und vervollständigen die Darstellung des Bezugszyklus 1, welchem eine vollständige Sinuswelle entspricht. Verschiedene Kombinationen der Signalbits erscheinen, ohne jede Folge bezüglich der Ausgangssignale des Flankenspeichers PROM 281.

Am Anfang des Bezugszyklus 2 erfolgt der nächste wichtige Nulldurchgang. Die entsprechende Zeile der Tabelle in Fig. 13 ist wiederum mit (3) bezeichnet. Jetzt ist ersichtlich, daß die erste 3-db-Erhöhung von dem Wechsel des 0-, 3-db-Auswahlbits abhängt, wie aus einem Vergleich der entsprechenden Bitzustände des momentanen Operationszyklus mit dem vorangehenden Operationszyklus des digitalen Tongenerators hervorgeht.

Die weiteren drei Zeilen beziehen sich auch auf den Zyklus 2 und zeigen die verschiedenen Kombinationen der Signalbits ohne jegliche Änderung des Hauptpegels des Sinusamplitudenwertes und sind gekennzeichnet mit der Ziffer (4) in der Tabelle in Fig. 13. Am Anfang des Bezugszyklus 3 erfolgt der nächste wichtige Nulldurchgang und ist wiederum mit der Ziffer (3) bezeichnet. Jetzt wird die Zahl der Rechtsschiebeschritte um Eins reduziert, und zwar von 7 auf 6, was einer 6-db-Erhöhung des Hauptwertes bedeutet. Dementsprechend verändert das 0-, 3-db-Auswahlbit seinen Zustand vom "Einschalte"- zum "Abschalte"-Zustand, was wiederum eine 3-db-Erhöhung des Hauptwertes bedeutet.

Ähnliche Einstellungen der Schiebezahlen und des 0-, 3-db-Auswahlbits werden während der Zyklen 3 und 4 gemacht. Die letzte Zeile der Tabelle in Fig. 13 ist mit den Ziffern (5) und (6) bezeichnet und kennzeichnet die Einstellung für den letzten wichtigen Nulldurchgang während der Flankenanstiegsmodulation. Am Anfang dieses fünften Bezugszyklusses erreicht der erzeugte Ton seinen angestrebten Endpegel. Der angestrebte Endpegel wird bestimmt durch die Zahl von Rechtsschiebeschritten, die erzeugt werden durch den Taktwahlspeicher PROM 271. Sobald die Schiebezahl, die vom Flankenspeicher PROM 281 herausgegeben wird, identisch mit dieser Zahl der Schritte ist, ist die Flankenmodulation vollständig. Deshalb werden keine weiteren Änderungen der Ausgangssignale des Flankenspeichers PROM während der Bezugszyklen 5 bis 14 erzeugt, wie sie durch die ersten drei Zeilen in der Tabelle in Fig. 14 angegeben sind und dort bezeichnet sind mit der Ziffer (7). Es sei erwähnt, daß weder die Zeitspanne, die zur Vervollständigung der Flankenanstiegsmodulation notwendig ist, noch die Zahl der Bezugszyklen beim Haltepegel normale Eigenschaften bezüglich aller Taktfolgen haben. Die Anzahl der entsprechenden Zyklen kann sich bezüglich jedes Taktes ändern, und in den Tabellen in Fig. 13 und 14 und in dem entsprechenden Modulationsverlauf gemäß Fig. 8 ist nur eine Möglichkeit dargestellt.

Am Anfang des Bezugszyklus 15 des gewählten Beispieles fallen zwei Bedingungen zusammen. Erstens ist ein anderer Nulldurchgang vorhanden, und zweitens ist das Modulationssignal auf "0" zurückgesetzt. Dieser Nulldurchgang ist der erste Übergang von "-" zu "+", nachdem das Modulationssignal F _n -MOD zurückgesetzt ist. Zu diesem Zeitpunkt wird die Flankenabfallmodulation angefangen und ist bezeichnet mit der Ziffer (8) in Fig. 14. Während der Flankenabfallmodulation werden die Rechtsschiebezahl und der Zustand des 0-, 3-db-Auswahlbits kombiniert verändert, so daß bei jedem wichtigen Nulldurchgang ein 3-db-Abfall des Hauptpegels des Signals erreicht wird. Die Funktion der Verstärker- und Taktsteuereinrichtung, die durch den Inhalt des Flankenspeichers PROM 281 während der Bezugszyklen 16 bis 18 bestimmt wird, ist unter Betrachtung der vorangehenden Beschreibung für den Flankenanstieg verständlich und ist vergleichbar mit den Ausführungen zu den Punkten (3) und (4) zu Fig. 13. Die entsprechenden Bedingungen sind die gleichen mit Ausnahme des Unterschiedes, daß der Hauptwert der Sinuswellenperiode mit 3-db-Schritten während der Flankenabfallmodulation verringert wird.

Selbstverständlich wird die Funktion der Verstärker- und Taktsteuereinrichtung durch den Inhalt des Flankenspeichers PROM 281 gesteuert. Die beschriebenen Funktionen des Flankenspeichers PROM 281 beinhalten, in welcher Weise dieser Speicher zu organisieren ist. Als Speicher kann irgendein PROM-Speicher bekannter Art verwendet werden. Der Flankenspeicher PROM 281 enthält einfach einen Funktionsgenerator, der entsprechende Speicherzugänge aufweist, die mit einer entsprechenden Bitkombination der Eingangssteuersignale auswählbar sind. Die Ausgangssignale, die durch die Eingangssteuersignale bestimmt werden, werden dem Sinusgenerator 13 und der Rechtsschiebelogik 14 zur Steuerung der Erzeugung der erforderlichen Töne und Tonkombinationen zugeführt.

Claims (5)

1. Digitaler Tongenerator für digitale Fernmeldeanlagen, der digitale Steuer und Speicherschaltungen (11, 12, 13) zur Erzeugung codierter Tonsignalamplitudenwerte aufweist und der in periodischer Folge Codeworte liefert, die aus mindestens einer Frequenzkomponente bestehende Tonsignale und durch Pausen bestimmter Länge unterbrochene Tonsignalfolgen darstellen, dadurch gekennzeichnet, daß der Tongenerator zusätzliche Amplitudensteuerungsmittel (14, 15, 17) aufweist, die die codierten Tonsignalamplitudenwerte in der Weise modifizieren, daß die Tonsignale bei ihrem Einsetzen bzw. Ausklingen um ein vorgegebenes Maß verstärkt bzw. gedämpft werden.

2. Digitaler Tongenerator nach Anspruch 1, dadurch gekennzeichnet, daß die digitalen Steuer- und Speicherschaltungen (11, 12, 13) zur Erzeugung codierter Tonsignalamplitudenwerte einen mit Amplitudensteuerungsmittel (14, 15, 17) verbundenen Festwertspeicher (242) mit zwei Speicherbereichen umfassen, in denen Sinusamplitudenwerte unterschiedlicher Pegel abgespeichert sind.

3. Digitaler Tongenerator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Amplitudensteuerungsmittel (14, 15, 17) eine Einrichtung (14) zur Stellenverschiebung der codierten Tonsignalamplitudenwerte umfassen.

4. Digitaler Tongenerator nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die Einrichtung (14) zur Stellenverschiebung der codierten Tonsignalamplitudenwerte am Ausgang des Festwertspeichers (242) angeordnet ist.

5. Digitaler Tongenerator nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Amplitudensteuerungsmittel (14, 15, 17) eine dem Ausgang des Tongenerators vorgeschaltete Dämpfungseinrichtung (15) umfassen, die die ihr zugeführten codierten Tonsignalamplitudenwerte mittels eines das Ausklingen eines Tonsignals charakterisierenden Dämpfungscodes modifiziert.