DE3210571A1

DE3210571A1 - Analog-digitalwandler-einrichtung

Info

Publication number: DE3210571A1
Application number: DE19823210571
Authority: DE
Inventors: Shigeri Kameoka Kyoto Ideno; Kenji Takatsuki Osaka Nakamura
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 1981-10-27
Filing date: 1982-03-23
Publication date: 1983-05-05
Also published as: AU8212882A; JPS6343005B2; GB2108792A; DE3210571C2; AU545850B2; US4517550A; GB2108792B; JPS5873231A; CA1191614A

Description

31 590/29-hü

τ¹ -h

"Analog-Digitalwandler-Einrichtung"

Die Erfindung bezieht sich auf eine Analog-Digitalwandler-Einrichtung zur Umwandlung von Analogsignalen in Digitalsignale.

Zur Umwandlung von Analogsignalen in Digitalsignale sind bereits verschiedene Vorrichtungen vorgeschlagen und auf den Markt gebracht worden. Zur Umwandlung von Analogsignalen mit sehr kleinen Signalwerten in verhältnismäßig große Signalwerte werden Analog-Digitalwandler mit hoher Auflösung benö- tigt. Die Auflösung ist dabei so weit erhöht, daß die Konversationszeit in Proportion zur Verstärkung langer wird. Damit die Konversionszeit nicht zu lang wird und die Auflösung dennoch vergrößert werden kann, muß die Konversionszeit (Uhrgeschwindigkeit) pro Bit kurz (hoch) sein. Darüber hinaus müssen alle in einem Analog-Digitalwandler verwendeten Elemente sehr schnell arbeiten. Dabei ergeben sich natürlich Einschränkungen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Analog-Digitalwandler-Einrichtung mit hohem Auflösungsvermögen und großer Genauigkeit, aber ohne Verluste bei der Konversionszeit zu schaffen.

Zur Lösung dieser Aufgabe erhält eine Analog-Digitalumwandler-Einrichtung erfindungsgemäß - damit das Eingangssignal des Analog-Digitalwandlers in einen vorgegebenen Bereich fallen kann - einen Digital-Analogwandler, eine Subtraktions-

stufe für das Ausgangssignal dieses Digital-Analogwandlers und ein analoges Eingangssignal, einen Verstärker für den analogen Differenzwert und zur Addition des verstärkten Signals zum Analog-Digitalwandler, eine Überwachungsstufe um zu erreichen, daß das Eingangssignal des Analog-Digitalwandlers in den vorgegebenen Bereich fällt sowie zur Kontrolle des Digital-Analogwandlereingangs, Einrichtungen zur Speicherung eine Veränderung des Analog-Digitalwandlerausgangssignals als geeichten Digital-Analogwert im Sinne einer Änderung des Digital-Analogwandlerausgangssignals um eine Bit-Einheit, eine Rechenstufe zur Multiplikation des geeichten Digital-Analogwertes und eines gesteuerten Eingangssignals des Digital-Analogwandlers sowie zur Addition des Ausgangssignals bei jeder Messung des Analog-Digitalkonverters, wobei das arithmetische Ergebnis als Analog-Digitalumwandlungsausgangswert eines Eingangssignals erhalten werden kann.

Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung einiger Ausführungsbeispiele, sowie an Hand der Zeichnung. Dabei zeigen!

Fig. 1 ein Blockdiagramm eines Ausführungsbeispiels der Erfindung ,
25

Fig. 2 den Einfluß des Analog-Digitalwandlers 2 auf den Digital-Analogwandler 4 und

Fig. 3 die Bewegung eines Fehlerbits. 30

Die Fig. 1 zeigt ein Blockdiagramm eines Ausführungsbeispiels einer erfindungsgemäßen Analog-Digitalwandlereinrichtung. Mit 1 ist eine analoge Differenzstufe mit zwei Eingängen bezeichnet, wobei dem einen Eingang das gemes-35

■■ν

sene Eingangssignal A und dem anderen ein Ausgangssignal B eines Digital-Analogwandlers 2 zugeführt wird. Der Differenzwert des Signals A vom Signal B erscheint als Ausgangssignal C der Differenzstufe 1, die mit einem Verstärker 3 verbunden ist. Das Verstärkungsmaß des Verstärkers 3 beträgt 256 (8 Bits). Das Ausgangssignal des Verstärkers 3 ist einmal an den Eingang eines Analog-Digitalwandlers 4 in 12 Bit~Ausführung angelegt und zum anderen an die Eingänge der Vergleicherstufen 5 und 6. Die Vergleicherstufen 5 und 6 sind so ausgebildet, daß sie zur Überwachung der Eingangssignale des Analog-Digitalwandlers 4 dienen. Liegt das Ausgangssignal D des Verstärkers 3 innerhalb des Bereichs des Analog-Digitalwandlers 4, so sind die Ausgangssignale F und G der Vergleicherstufen 5 und 6 Niedrigamplitudensignale. Liegt das Ausgangssignal D des Verstärkers 3 unter dem Bereich des Analog-Digitalwandlers 4, so erscheint am Ausgang der Vergleicherstufe 5 ein Hochamplitudensignal« Liegt das Signal D über dem Bereich des Analog-Digitalwandlers 4, so erscheint ein Hochamplitudensignal G am Ausgang der Vergleicherstufe 6. Die Ausgänge der Vergleicherstufen 5 und 6 sind mit den Eingängen eines Hoch-TiefZählers 7 verbunden. Der Hoch-Tiefzähler 7 ist so ausgebildet, daß ein Zeitimpuls b mit Hilfe eines Signals von einer Steuerstufe 8 dazugezählt oder abgezogen wird, entsprechend einem Hochamplitudenwert der Signale F oder G der Vergleicherstufen 5 oder 6. Der Ausgang des Hoch-TiefZählers 7 ist mit dem Eingang des Digital-Analogwandlers 2 verbunden. Der Digital-Analogwandler 2 ist mit 10 Bits ausgebildet. Entsprechend dem gezählten digitalen Wert des Hoch-Tiefzählers 7 wird ein analoges Signal B am Ausgang des Digital-Analogwandlers 2 abgegeben, welches der Differenzstufe 1 aufgegeben wird und dabei zu einer Veränderung des Eingangssignals führt, so daß das Ausgangssignal D des Verstärkers 3 nunmehr in den Bereich des Analog-Digitalwandlers 4 fällt.

Der Ausgang des Analog-Digitalwandlers 4 ist mit Registern 9 und 10 sowie einer Addierstufe 14 verbunden. Die Register 9 und 10 dienen zur Eichung des Dlgital-Analogwandlers 2. Sie speichern die jeweiligen Ausgänge des Analog-Digitalwandlers 4 vor und nach seiner Änderung, wenn das Ausgangssignal des Digital-Analogwandlers 2 um ein Bit durch ein Signal H geändert worden ist. Die Register 9 und 10 sind darüber hinaus mit einer Differenzstufe 11 verbunden, welche das Signal I vom Signal J subtrahiert. Der Ergebniswert wird in einem Register 12 gespeichert. Dieses Register speichert das Maß des Einflusses auf den Ausgang des Analog-Digitalwandlers, d. h. einen geeichten Digital-Analogwert in digitalen Einheiten, im Falle daß der Eingang des Digital-Analogwandlers 2 um ein Bit geändert wird. Vom Ausgang des Registers 12 wird ein Ausgangssignal L an den Eingang einer Multiplizierstufe 13 abgegeben, an deren anderen Eingang ein Ausgangssignal H des Hoch-Tiefzählers 7 angelegt ist. Die Multiplizierstufe 13 multipliziert das Signal L mit dem Signal H, wobei das resultierende Signal M der Addierstufe 14 zugeleitet wird.

Fälle des Lesens eines modifizierten Signals B des Digital-Analogwandlers 2 zur Anzeige der Beeinflussung, d. h. zur Erhaltung eines geeichten Digital-Analogausgangs, werden im folgenden erläutert:

Zunächst wird das Eingangssignal A festgesetzt, z. B. auf Null, und das Ausgangesignal H des Hoch-TiefZählers 7 als geeigneter Wert eingestellt, so daß beide Ausgangssignale F und G der Vergleicherstufen 5 und 6 keine Hochamplitudensignale sein können. Dies bedeutet, daß das Signal D in den Bereich des Analog-Digitalwandlers fällt. Nachdem der Analog-Digitalwandler 4 durch Steuersignale e, f und g von der Steuerstufe 8 betätigt ist, wird das Register 9 be-

-Sf-

tätigt um das Ausgangssignal des Analog-Digitalwandlers 4 zu speichern. Anschließend wird das Ausgangesignal H des Hoch-TiefZählers 7 durch LSD verringert. Da das Ausgangssignal des Verstärkers 3 infolge dieser Verminderung erhöht wird, wird ein Ausgangssignalwert E des Analog-Digitalwandlers 4 festgestellt und im Register 10 mit Hilfe von Steuersignalen e, f und h von der Steuerstufe 8 gespeichert. Als weitere Stufe wird ein Ausgangssignal I des Registers 9 vom Ausgangssignal J des Registers 10 in der Subtraktionsstufe 11 abgezogen, wobei der Differenzwert J minus I im Register 12 gespeichert wird. Der Speicherinhalt des Registers 12 ist ein geeichter Digital-Analogwert. Der volle Bereich M (0-Vv) des Analog-Digitalwandlers 4 ist in Fig. 2 gezeigt. Der Analog-Digitalwandler 4 ist eine 12 Bit-Konstruktion, während der Digital-Analogwandler 2 ein 10 Bit-Wandler ist. Es sei darauf hingewiesen, daß eine Änderung in LSD des Digital-Analog-Wandlers 2 einen Einfluß von 1/4 des vollen Bereichs des Analog-Digitalwandlers 4 hat. Ist beispielsweise das Ausgangssignal D des Verstärkers 3 etwas zu groß (kleiner als M/4) bezogen auf den Bereich (V) von Fig. 2, so wird das Ausgangssignal D des Verstärkers 3 seine Position im Bereich m4 von Fig.2 einnehmen, wenn der Hoch-Tiefzähler 7 um eine Einheit nach oben gezählt wird.

Im Falle einer tatsächlichen Analog-Digitalumwandlung eines gemessenen Signals nach der Eichung wird das gemessene Signal als Eingangssignal A an die Differenzstufe 1 angelegt. Das Eingangssignal A wird vom modifizierten Signal B subtrahiert und der resultierende Ausgangswert C durch den Verstärker 3 verstärkt und an den Analog-Digitalwandler 4 angelegt. Liegt dieses Signal D innerhalb des vollen Bereichs des Analog-Digitalwandlers 4, so besitzen beide Ausgangssignale F und G der Vergleicherstufen 5 und 6 niedrige

-St-

Amplitudenwerte und der Zählerinhalt des Hoch-TiefZählers bleibt unverändert. Als Ergebnis davon wird ein Ausgangssignal H zur Multiplizierstufe 13 geschickt, die gleich dem Wert zum Zeitpunkt der Eichung ist. Andererseits wird das Eingangssignal D des Analog-Digitalwandlers 4 umgewandelt und das Ausgangssignal E der Addierstufe 14 zugeführt. Mit Hilfe der Multiplizierstufe 13 und der Addierstufe 14 wird ein Wert N = L χ H + E als Analog-Digital konvertierter Wert

des gemessenen Signals errechnet.
10

Bei Auftreten eines Meßsignals das außerhalb des vollen Bereichs des Analog-Digitalwandlers liegt, d. h. im Falle zu großer oder zu kleiner Signale, arbeitet die Vergleicherstufe 5 oder 6 und erzeugt ein Hochamplitudensignal als Ausgangssignal F oder G, je nachdem welche der beiden vorerwähnten Fälle vorliegt, so daß der Hoch-Tiefzähler 7 entweder hinauf- oder heruntergezählt wird um das Ausgangssignal B des Digital-Analogwandlers 2 zu verändern. Auf diese Weise wird der Zählerinhalt des Hoch-TiefZählers 7 geändert, bis das Signal D in den vollen Bereich des Analog-Digitalwandlers 4 fällt. Ist dies dann der Fall, so erscheinen an den Ausgängen der Vergleicherstufen 5 und 6 Niedrigamplitudensignale F und G und das Herauf- oder Herunterzählen des Hoch-TiefZählers 7 wird beendet. Das Ausgangssignal H des Hoch-Tiefzählers 7 zu diesem Zeitpunkt wird der Multiplizierstufe 13 zugeführt, welche einen geeichten Wert L mit dem Signal H multipliziert, um den Produktwert L χ Η zu erzeugen. Mit Hilfe der Addierstufe 14 wird der Ausgang E des Analog-Digitalwandlers 4 zum Produktwert addiert, so daß man einen Analog-Digital umgewandelten Wert N des gemessenen Signals erhält. Dieser Analog-Digital umgewandelte Wert N wird in 20 Bits erhalten, indem man die entsprechenden Konstruktionen des Analog-Digitalwandlers 4 mit 12 Bits und des Verstärkers 3 mit 256 Signalen (8 Bits) benutzt.

Darüber hinaus wird im vorerwähnten Ausführungsbeispiel das Ausgangssignal E des Analog-Digitalwandlers 4 in 12 Bits im Gegensatz zum Ausgang L in ungefähr 10 Bits im Register 12 durch einen Eichprozeß gespeichert, wie es in Fig. 3 dargestellt 1st. In diesem Fall besteht ein Eichumwandlungsfehler, falls überhaupt, in einem nächstniedrigeren Bit von LSD. Ist dafür gesorgt, daß der Ausgang H des Hoch-TiefZählers 7 zwei ist, wird die Multiplikation von LxH insgesamt um 1 Bit nach oben geschoben und ein Fehlerbit ebenfalls um 1 Bit höherbewegt. Nichts-destoweniger ist sichergestellt, daß die effektive Bitlänge 10 Bits beträgt.

Durch die erfindungsgemäße Analog-Digitalumwandlereinrichtung wird vor der Analog-Digitalumwandlung durch Eingeben eines gemessenen Signals ein geeichter Digital-Analogumwandlungswert gespeichert. Da die oberen Bits dieses geeichten Wertes bestimmt worden sind und die Konversionsgeschwindigkeit durch den Analog-Digitalwandler allein bestimmt wird, obgleich der Ausgang des Analog-Digitalwandlers in vielen Bits besteht, wird auf diese Weise die Konversionsgeschwindigkeit höher. Da das modifizierte Signal durch den Digital-Analogwandler geeicht und analog-digital konvertiert ist, wird darüber hinaus die Forderung nach absoluter Genauigkeit der erfindungsgemäßen Vorrichtung allein an die Differenzstufe im Eingangsteil gestellt. Wird dieser Differenzstufe genügende Aufmerksamkeit geschenkt, so kann man eine Analog-Digitalwandlereinrichtung mit hoher Gesamtgenauigkeit erhalten. Darüber hinaus sind bei Abwesenheit von Fehlern obere Bits immer durch eine effektive Länge zur Eichzeit sichergestellt. Aus den vorgenannten Gründen kann man eine Analog-Digitalwandlereinrichtung erhalten, die mit hoher Geschwindigkeit, hoher Genauigkeit und hoher Auflösung arbeitet. Die Hoch-TiefZähloperationen, um zu erreichen, daß das Eichnungssignal innerhalb eines geeigneten Bereichs des

Analog-Digitalwandlers liegt, werden durch sehr kleine Stufen realisiert, wenn das Meßopjekt natürliche Phänomene mit kontinuierlichen Änderungen sind. Eine Geschwindigkeitsabnahme infolge der durchgeführten Operationsstufen kann praktisch vernachlässigt werden. Ein gemäß der vorliegenden Erfindung umgewandelter Analog-Digitalwert hat darüber hinaus keinen Zustand bei dem alle Bits Null sind. Dies ist praktisch problemlos bei Beachtung der Bewegung der ursprünglichen Koordinaten, wenn eine Datenverarbeitung mit Hilfe von CPU als Anwendung der Analog-Digitalumwandlung in Betracht gezogen wird.

Nachfolgend soll der Steuerkreis δ kurz beschrieben werden. Die Arbeitsweise der vorliegenden Erfindung umfaßt eine Eichstufe und eine Meßstufe.

Eichung: Die Eichstufe besteht darin, im Register 12 als geeichten Digital-Analogumwandlungswert einen Ausgangsänderungswert des Analog-Digitalkonverters 4 für den Fall abzuspeiehern, wo der Kontrolleingang des Digital-Analogkonverters 2 durch LSD verändert wird. Zu diesem Zweck wird einer der Eingänge der Differenzstufe 1 fest eingestellt, daß er beispielsweise den Wert Null oder einen anderen konstanten Wert aufweist. Der Hoch-Tiefzähler 7 wird unter Verwendung eines Signals a (Vorwärtszählimpuls) und eines Signals b (Rückwärtszählimpuls) betätigt, um den Ausgang des Digital-Analogwandlers 2 zu ändern und so dafür zu sorgen, daß der Wert des Eingangssignals des Analog-Digitalwandlers 4 im Bereich a des Abschnitts m2 in Fig. 2 liegt. In diesem Zustand sind beide Ausgänge c (G) und d (F) der Vergleicherstufen 5 und 6 ersichtlich Signale mit niedrigen Amplitudenwerten. Eine Bestätigung für die Existenz im Bereich m2 wird dadurch geführt, daß man ein Konversionsstartsignal e zum Analog-Digitalwandler 4 schickt, auf das "Konversionsende"-Signal f

wartet und dann das Signal E mit Hilfe der Addierstufe 4 liest. Im Eichzustand ist der Inhalt des Registers 12 Null. Im obigen Zustand wird ein Impuls g abgegeben und dann das Ausgangssignal E in das Register 9 eingegeben. Anschließend wird das Signal b durch einen Impuls am Ausgang abgegeben, ein Eingang des Analog-Digitalwandlers 4 in den Bereich m3 bewegt, das Ausgangssignal E des Analog-Digitalwandlers 4 wird wiederum mit Hilfe von Signalen e und f festgestellt und seine Daten unter Verwendung des Signals h in das Register 10 eingegeben.

Anschließend erscheint am Ausgang das Signal i zur Berechnung des Wertes J-I, wobei das Ergebnis in das Register 12 eingespeichert wird. Der Inhalt des Registers 12 ist ein geeichter Digital-Analoginversionswert.

Meßstufe: Das wichtigste beim Messen ist, daß sichergestellt ist, daß die Ausgangssignale F und G der Vergleicherstufen 5 und 6 als Signale c und d abgerufen werden, so daß das Signal b von der Steuerstufe 8 abgegeben wird wenn F = "H" während ein Signal a abgegeben wird G = "H".Darüber hinaus können sowohl F als auch G schließlich im Zustand "L" sein. Für die endgültige Analog-Digitalwandlung sollten die Ausgangssignale F und G in Zustand ¹¹L" sein. Die Signale e und f werden zur Betätigung des Analog-Digitalwandlers 4 benutzt und das Endergebnis wird erhalten durch Betätigung des Ausgangssignals E über die Stufen 13 und 14. Das Signal J dient zum Wechsel der Eichung oder zur Messung.

44 Leerseite

Claims

ΟΔ I UOtI

Patentanspruch

Analog-Digltalwandler-Einrichtung, gekennzeichnet durch einen Digital-Analogwandler (2), eine Differenzstufe (1) zur Bildung des Differenzwertes zwischen dem Ausgang (B) des Digital-Analogwandlers und einem Eingangssignal (A), einen Analog-Digitalwandler (4) zum Empfang eines Verstärkerausgangssignals (D) und zur Konvertierung dieses Signals in Digitalwerte, einen Schaltkreis zur Kontrolle des Analog-Digitalwandlereingangssignal (D) derart, daß es innerhalb des meßbaren Bereichs des Analog-Digitalwandlers liegt, eine Speichereinrichtung (12) um die Änderung des Wertes des Ausgangs des Analog-Digitalwandlers (4) aufgrund einer Änderung des Digital-Analogwandlers (2) um eine Bit-Einheit als geeichten Digital-Analogwert abzuspeichern und eine Recheneinrichtung zur Multiplizierung dieses geeichten Digital-Analogwerts mit einem gesteuerten Eingangssignal (H) des Digital-Analogwandlers (2) und zur Addition des Ausgangssignals (E) bei jeder Messung des Analog-Digitalwandlers (4) zum Multiplikationsergebnis, um auf diese Weise das arithmetische Ergebnis als Analog-Digitalumwandlungswert zu erzeugen.