DE3125723C2

DE3125723C2 - Taktschaltung für den Empfangsteil eines PCM-Signalübertragungssystems

Info

Publication number: DE3125723C2
Application number: DE3125723A
Authority: DE
Inventors: Roberto Mailand/Milano Delle Donne
Original assignee: Italtel Societa Italiana Telecomunicazioni SpA
Current assignee: Italtel SpA
Priority date: 1980-06-30
Filing date: 1981-06-30
Publication date: 1987-02-12
Also published as: IT8023104A0; BR8103929A; DE3125723A1; IT1151019B; US4394758A; GB2080076A; GB2080076B; FR2488466A1; FR2488466B1

Abstract

Die beschriebene Taktschaltung empfängt von den Eingangsorganen des Empfangsteils eines PCM-Systems die über die PCM-Leitung ankommenden Daten und sorgt neben der Erzeugung der örtlichen Taktsignale für den Empfangsteil für folgende Operationen: Feststellung und Meldung, daß die Rahmensynchronisierung verlorengegangen ist; Versuch zur Wiederherstellung der Synchronisierung; und Feststellung und Meldung von Bedingungen, welche zu Betriebsstörungen der PCM-Verbindung führen. Ein wesentliches Merkmal der Erfindung besteht darin, daß die Taktschaltung als integrierte Schaltung in einem gemeinsamen Chip realisierbar ist.

Description

Die Erfindung bezieht sich auf eine Taktschaltung nach dem Oberbegriff des Anspruchs 1.
Diese Taktschaltung soll insbesondere in Verbindung mit einem elastischen Speicher als Interface-Organ zwischen einem PCM- Übertragungssystem und einer Zeitmultiplex-Vermittlungsstelle für PCM-Kanäle eingesetzt werden. Ein bevorzugtes Beispiel für eine solche Vermittlungsstelle ist eine zentrale Durchgangs- Vermittlungsstelle für Fernsprech- und Datensignale, wie sie aus der IT-PS 10 37 256 bekannt ist.
Die hier beschriebene Taktschaltung soll feststellen und melden, ob die von der Leitung empfangenen Daten mit dem durch Leitungstaktsignale, die aus den empfangenen Daten abgeleitet werden, gesteuerten örtlichen Taktgeber synchronisiert sind ("Abgleichung" der empfangenen Rahmen). Ferner soll die Taktschaltung einfache Maßnahmen zur Wiederherstellung des Synchronismus durchführen, wenn dies erforderlich ist.
Aus der DE-AS 28 41 079 ist eine Taktschaltung zur Extrahierung von periodischen Taktsignalen aus einem periodisch in einem PCM-Rahmen vorkommenden Rahmen-Synchronisierzeichen bekannt, bei dem es sich um ein einzelnes Bit oder um ein ganzes Wort handeln kann. Taktsignale werden erzeugt, wenn die Rahmen-Synchronisierzeichen ordnungsgemäß in einer ersten Rahmenposition auftreten, und wenn in einer zweiten Rahmenposition eine Bitfolge auftritt, die einer vorgegebenen Bitfolge entspricht. Nach Auftreten einer Mindestanzahl aufeinanderfolgender Bitfolgen gemäß der vorgegebenen Bitfolge in der zweiten Rahmenposition werden die beiden Taktimpulserzeuger synchronisiert. Weil man nicht sicher sein kann, ob es sich bei den in der zweiten Rahmenposition auftretenden Bitfolgen um verschobene Synchronisierzeichen oder aber um sich wiederholende identische Nutzsignale handelt, soll der zweite Impulserzeuger zurückgesetzt werden, wenn entweder in der nächsten zweiten Rahmenposition kein Rahmen-Synchronisierzeichen gefunden wird, oder wenn eine Mindestanzahl von Rahmen- Synchronisierzeichen aufeinanderfolgend in der ersten Rahmenposition aufgetreten ist. Im Zuammenhang mit dieser Maßnahme sind zwei Impulserzeuger vorgesehen, die jeweils nach einer festen Anzahl von Taktimpulsen einen Impuls erzeugen, dessen zeitliche Lage mit dem von der Leitung kommenden Synchronisierzeichen übereinstimmt, solange Synchronismus herrscht. Diese Impulse steuern eine Entscheidungsschaltung, die zur Kontrolle des Rahmensynchronismus ein von einer Vergleichsschaltung bei Identifizierung eines empfangenen Synchronisierzeichens erzeugtes Signal auf den Leitungen mit den genannten Impulsen vergleicht und bei negativem Vergleichsergebnis die Impulserzeuger zurückstellt.
Der Erfindung liegt die Aufgabe zugrunde, eine Taktschaltung der im Oberbegriff des Hauptanspruchs definierten Art anzugeben, welche einerseits in der Lage ist, ggf. festzustellen und (z. B. einem Steuerrechner) zu melden, daß die Rahmensynchronisierung verlorengegangen ist, und nach Möglichkeit für die Wiederherstellung des Synchronismus zu sorgen, und welche andererseits mit geringem Aufwand, vorzugsweise als integrierte Schaltung in einem gemeinsamen Chip realisierbar ist.
Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Taktschaltung gelöst.
An dem in der Zeichnung dargestellten, nicht einschränkenden Ausführungsbeispiel wird die Erfindung näher erläutert. Es zeigt
Fig. 1 ein Blockschaltbild einer integrierten Taktschaltung gemäß der Erfindung;
Fig. 2 ein Blockschaltbild der Rahmenabgleichschaltung (AT) aus Fig. 1; und
Fig. 3, 4 und 5 Blockschaltbilder der einzelnen Schaltungen der Alarmschaltungsanordnung (RA) aus Fig. 1.
Die für die Erfindung wesentlichen Einzelheiten der Taktschaltung TR und ihre Bestandteile sind der Zeichnung zu entnehmen. Gemäß Fig. 1 sind der Taktschaltung TR die über die Leitung des PCM-Systems ankommenden Daten DE zugeführt sowie die von einer (an sich bekannten) Taktgewinnungsschaltung EC aus den Daten abgeleiteten Leitungstaktsignale CKL. Die Taktschaltung TR enthält einen Taktgeber T, eine Rahmenabgleichschaltung AT und eine Alarmschaltungsanordnung RA. Der Taktgeber besteht aus einer an sich bekannten Schaltung zur Erzeugung von Taktsignalen CK, mit denen der Empfangsteil PR des PCM-Systems gesteuert wird. Darüber hinaus erzeugt er aber zwei Impulse TA, TB in Übereinstimmung mit dem jeweils letzten Bit des Kanals 0 des Rahmens A bzw. des Rahmens B; diese Impulse dienen zur Steuerung der hier beschriebenen Taktschaltung TR, wie noch näher erläutert wird. Die Rahmenabgleichschaltung AT dient zur Kontrolle der richtigen Synchronisierung der empfangenen Daten DE mit den Ausgangssignalen des Taktgebers T und erzeugt während der ganzen Zeit, in der die Synchronisierung fehlt, ein Alarmsignal FAT. Im Zuammenhang mit den Maßnahmen zur Wiederherstellung des Synchronismus, die in Verbindung mit Fig. 2 beschrieben werden, erzeugt die Rahmenabgleichschaltung AT ferner ein Signal Q ₂, das den Taktgeber T auf Null rückstellt. Die Alarmschaltungsanordnung RA dient zur Erfassung von Betriebsstörungen der PCM-Verbindung und zur Erzeugung entsprechender Alarmsignale, nämlich des Alarmsignals ATL (Alarmkriterium von der entfernten PCM-Endstelle) des Alarmsignals AW (wenn der Inhalt des Kanals Nr. 0 des Rahmens A falsch ist) bzw. des Alarmsignals EPAT (wenn der Fehleranteil auf der Leitung unzulässig hoch ist). Außer durch die Prüfimpulse TA und TB des Taktgebers T wird die Alarmschaltungsanordnung RA durch von der Rahmenabgleichschaltung AT erzeugte Signale gesteuert, wie noch beschrieben wird.
Die in Fig. 2 dargestellte Rahmenabgleichschaltung AT soll an sich übliche Vorgänge durchführen. Die Konfiguration der 8 Bits, welche die Kanäle Nr. 0 des Rahmens A (Wort A) und des Rahmens B (Wort B) bilden, ist bekanntlich genormt. Auch die Methode, nach der das Verlorengehen der Synchronisierung oder "Abgleichung" der Rahmen festgestellt und die Synchronisierung wieder hergestellt wird, wurde international festgelegt: Die Synchronisierung dient als verlorengegangen, falls dreimal nacheinander im Rahmen A das Wort A oder im Rahmen B das Wort B nicht festgestellt wird. Die Synchronisierung gilt als wieder hergestellt, falls nacheinander das Wort A im Rahmen A, das Wort B im Rahmen B und dann wieder das Wort A im Rahmen A festgestellt werden. Falls im Rahmen A das Wort A festgestellt wurde, nicht aber das Wort B im Rahmen B, wird die Suche einen Rahmen später wieder aufgenommen. Diese Vorgänge werden mit der Rahmenabgleichschaltung AT nach Fig. 2 durchgeführt.
Die Rahmenabgleichschaltung AT enthält die Decodierschaltung CD, die in den von der Leitung kommenden Daten DE die Wörter A und B erfaßt und ihnen entsprechende Decodiersignale A&min; und B&min; erzeugt. Ferner enthält sie zwei jeweils bis 3 zählende Zähler C ₁ und C ₂ zum Zählen der erwähnten Prüfimpulse TA bzw. TB, welche durch Ausgangssignale ATA bzw. BTB je eines Torgliedes G ₈ bzw. G ₇ rücksetzbar sind, deren Eingängen jeweils eines der beiden Decodiersignale A&min; bzw. B&min; und die jeweils zugehörigen Prüfimpulse TA bzw. TB zugeführt sind. Ferner enthält die Rahmenabgleichschaltung AT eine bistabile Kippstufe D ₄, die durch die Ausgangssignale der beiden Zähler C ₁, C ₂ umschaltbar ist und hierbei an ihrem Ausgang das Alarmsignal FAT erzeugt, mit dem ein Torglied G ₆ auftastbar, d. h. in den Leitzustand steuerbar ist.
Mit den weiteren Eingängen des Torgliedes G ₆ sind der Ausgang (Signal ATA) des Torgliedes G ₈, der Ausgang eines Torgliedes G ₂ und der (inverse) Ausgang &wedgeq; ₃ einer bistabilen Kippstufe D ₃ verbunden. Mit dem Ausgangssignal des Torgliedes G ₆ werden die bistabile Kippstufe D ₃ gesetzt (umgeschaltet) und die bistabilen Kippstufen D ₁ und D ₂ rückgesetzt. Die bistabile Kippstufe D ₃ sperrt bei ihrer Umschaltung das Torglied D ₆. Die bistabile Kippstufe D ₂ wird durch die Leitungstaktsignale CKL (Fig. 1) gesetzt und erzeugt daraufhin einen Impuls Q ₂, der den Taktgeber T rücksetzt. Die bistabile Kippstufe D ₁ wird von dem Ausgangssignal BTB des Torgliedes G ₇ gesetzt und erzeugt dabei ein Signal Q ₁, das Torglieder G ₃ und G ₄ und bei seiner Negierung (also wenn es seinen komplementären Wert hat) darstellungsgemäß das Torglied G ₂ an dessen negiertem Eingang auftastet. Der zweite Eingang des Torgliedes G ₂ ist an den Ausgang des Torgliedes G ₈ geschaltet, während der zweite Eingang des Torgliedes G ₄ mit dem Ausgang des Torgliedes G ₈ verbunden ist. Das Ausgangssignal des Torgliedes G ₄ setzt die bistabile Kippstufe D ₄ zurück. Das Ausgangssignal des Torgliedes G ₃, dessen zweiter negierter Eingang mit dem Ausgang des Torgliedes G ₈ verbunden ist, wird mit dem Ausgangssignal des Torgliedes G ₂ von einem Verknüpfungsglied G ₅ logisch summiert, welches die bistabile Kippstufe D ₃ rücksetzt.
Das Verlorengehen des Synchronismus wird also durch die Decodierschaltung CD festgestellt, die in den ankommenden Daten DE die Wörter A und B erkennt. Der den bis 3 zählenden Zähler C ₁ weiterschaltende Impuls TA gibt gleichzeitig das Torglied G ₈ für den Durchgang des Decodiersignals A&min; frei, das den Zähler C ₁ wieder auf Null rückstellt. Wenn bei drei aufeinanderfolgenden Rahmen (drei Impulse TA) das Wort A im Kanal Nr. 0 des Rahmens A nicht festgestellt wird, falls also der Binärwert des vom Torglied G ₈ erzeugten Signals ATA jeweils = 0 ist, wird vom Zähler C ₁ die bistabile Kippstufe D ₄ gesetzt, so daß diese u. a. das Alarmsignal FATerzeugt. Ähnliche Vorgänge für das Wort B werden mit dem Torglied G ₇, dem Zähler C ₂, den Impulsen TB und dem Signal BTB durchgeführt.
Das von der Kippstufe D ₄ erzeugte Alarmsignal (mit FAT = 1) öffnet das Torglied G ₆ für den Durchgang des nachfolgenden Impulses des Signals ATA, wobei die bistabile Kippstufe D ₃ umgeschaltet und das Torglied G ₆ gesperrt wird, während die bistabilen Kippstufen D ₁ und D ₂ rückgesetzt werden, da das Signal Q ₁ = 0 das Torglied G ₂ öffnet und die Torglieder G ₃ und G ₄ sperrt. Hierbei läßt die Kippstufe D ₂ einen Impuls des Leitungstaktsignals CKL, nämlich den Impuls Q ₂ durch, der den Taktgeber T rücksetzt und dadurch für eine provisorische Synchronisierung oder "Abgleichung" sorgt.
Nach der Durchführung des ersten Schrittes dieses Vorgangs zur Wiederherstellung der Synchronisierung sind folgende Alternativen möglich:

a) Wenn beim nachfolgenden Rahmen das Wort B nicht festgestellt wird (BTB = 0), schaltet die Kippstufe D ₁ nicht um, und der nachfolgende Impuls für das Signal ATA, der vom Torglied G ₂ und dem Verknüpfungsglied G ₅ durchgelassen wird, setzt die Kippstufe D ₂ zurück, wobei das Torglied G ₆ geöffnet wird. Damit ist der vorhergehende Zustand wieder erreicht, und der Vorgang zur Wiederherstellung der Synchronisierung beginnt von neuem (Signal FAT = 1).
b) Wenn das Wort B erkannt wird, schaltet das Signal BTB = 1 die Kippstufe D ₁ um, so daß deren Ausgangssignal Q ₁ den Binärwert 1 hat. Dadurch werden das Torglied G ₂ gesperrt und die Torglieder G ₂ und G ₄ geöffnet.
b₁) Wenn das nachfolgende Wort A nicht festgestellt wird, setzt das vom Torglied G ₃ und vom Verknüpfungsglied G ₅durchgelassene inverse Signal &udf53;lu,4,,100,5,1&udf54;ATA&udf53;lu&udf54; = 1 die Kippstufe D ₃ zurück, wodurch das Torglied G ₆ geöffnet wird und die Suche nach Synchronisierung von neuem beginnt.
b₂) Wenn das nachfolgende Wort A festgestellt wird, setzt das vom Torglied G ₄ durchgelassene Signal ATA = 1 die Kippstufe D ₄ zurück. Hierdurch hört die Erzeugung des Alarmsignals FAT auf.

In den Fig. 3, 4 und 5 sind die einzelnen Schaltungen der Alarmschaltungsanordnung RA (Fig. 1) dargestellt, mit denen die Alarmsignale ATL, AW bzw. EPAT erzeugt werden.
Die durch Erzeugung des Alarmsignals ATL von der entfernten PCM-Endstelle kommende Alarmkriterien meldende Schaltung nach Fig. 3 enthält zwei bistabile Kippstufen D ₅, D ₆, welche durch die dem Rahmen B zugeordneten Prüfimpulse TB des Taktgebers T gesetzt (umgeschaltet) werden, wobei die Kippstufe D ₅ vom dritten Bit B ₃ des Wortes B und die Kippstufe D ₆ vom Ausgangssignal der Kippstufe D ₅ vorbereitet, d. h. zum Umschalten befähigt werden. Die Ausgänge der Kippstufen D ₅, D ₆ sind mit je einem Eingang eines Torgliedes G ₉ verbunden, das an einem dritten Eingang das Kompliment des von der Rahmenabgleichschaltung AT erzeugten Alarmsignals FAT empfängt. Am Ausgang dieses Torgliedes G ₆ wird das Alarmsignal ATL erzeugt.
Die Schaltung nach Fig. 3 erkennt also das von der entfernten Endstelle kommende Alarmsignal, das aus einer binären "1" als drittes Bit des Wortes B in zwei aufeinanderfolgenden Rahmen besteht. Das die beiden in Kaskade geschalteten Kippstufen D ₅, D ₆ vorbereitende dritte Bit B ₃ des Wortes B wird von der Decodierschaltung CD (Fig. 2) bzw. vom Ausgang der Kippstufe D ₅ geliefert. Da das Alarmsignal ATL ohne Bedeutung ist, wenn der PCM-Empfangsteil nicht "abgeglichen" ist, sperrt in diesem Fall das Alarmsignal FAT das an die Ausgänge der Kippstufen D ₅, D ₆ geschaltete Torglied G ₉.
Die Schaltung nach Fig. 4 dient zur Erzeugung des Alarmsignals AW, mit dem gemeldet wird, daß das Wort A im Kanal Nr. 0 des Rahmens A (bei einem Impuls TA = 1) nicht festgestellt wurde. Diese Schaltung besteht im wesentlichen aus einer bistabilen Kippstufe D ₇, die bei jedem Impuls TA des Taktgebers T an ihrem Ausgang den Binärwert ihrer jeweiligen Eingangsdaten übermittelt, d. h. des Signals AA, das von einem Torglied G ₁₀ erzeugt wird, an dessen Eingängen die Signale &wedgeq;&min; (also das invertierte Signal A&min;) und die Impulse TA angelegt sind. Die Impulse TA werden hierbei durch ein Verzögerungsglied τ um eine längere Zeit verzögert als nötig ist, um gegebenenfalls den Binärwert des Signals AA umzuschalten.
In Fig. 5 ist schematisch die Schaltung dargestellt, mit der der Fehleranteil kontrolliert werden soll. Sie enthält einen Zeitmarkengenerator GM zur Erzeugung einer Folge von Impulsen, die eine bestimmte Zeitdauer festlegen. Ein Zähler C ₄ mit einer Zählkapazität m soll die Impulse des Signals AA (Fig. 4) zählen, welches die Nichtfeststellung des Wortes A anzeigen und seinem Eingang über ein Torglied G ₁₆ zugeleitet werden, an dessen zweitem Eingang negiert das Ausgangssignal K des genannten Zählers C ₄ liegt. Der Dateneingang D eines aus n Zellen bestehenden Schieberegisters C ₅ wird von dem Ausgangssignal K des Zählers C ₄ gesteuert, während der Takteingang des Schieberegisters mit dem Zeitmarkengenerator GM verbunden ist. Mit den Zellen des Schieberegisters C ₅ sind zwei Decodierglieder G ₁₈ und G ₁₉ verbunden, die in der Lage sind, eine bistabile Kippstufe D ₈ zu setzen bzw. rückzusetzen, falls in allen Zellen Bits mit dem Binärwert "1" bzw. "0" vorhanden sind. Der Ausgang Q ₄ der Kippstufe D ₈ liefert das Alarmsignal EPAT. Ferner ist ein weiteres Torglied G ₁₄ vorgesehen, dessen erster Eingang von dem Signal des Ausgangs Q ₄ der Kippstufe D ₈ aufgetastet, d. h. befähigt wird, dessen zweiter Eingang mit dem Ausgang des Zählers C ₄ verbunden ist, und dessen Ausgang mit dem negierten Ausgangssignal &wedgeq; ₄ der Kippstufe D ₈ in einem Verknüpfungsglied G ₁₅ logisch summiert wird. Das summierende Verknüpfungsglied G&sub1;&sub5; befähigt ein Torglied G ₁₇, dessen zweiter Eingang mit dem Ausgang des Zeitmarkengenerators GM verbunden ist und dessen Ausgang den Zähler C ₄ rücksetzt.
Diese Schaltung erzeugt das Alarmsignal EPAT, falls n-mal nacheinander das Wort A mindestens m-mal in der vorgegebenen, durch das Zeitsignal D des Zeitmarkengenerators GM definierten Zeit nicht festgestellt wird. Das Alarmsignal wird unterbrochen, falls das Wort A weniger als m-mal innerhalb einer n-fachen Dauer des Zeitsignals P nicht festgestellt wird. Die Dauer des Zeitsignals P wird durch zwei aufeinanderfolgende Impulse der Impulsfolge des Zeitmarkengenerators GM definiert, der bei dem dargestellten Beispiel aus einem Zähler C ₃ besteht, welcher durch die Impulse TB (oder TA) weitergeschaltet wird und dabei eine monostabile Kippstufe M steuert.
Die Impulse des Signals AA, die auftreten, wenn kein Wort A festgestellt wird, werden durch den bis m zählenden Zähler C ₄ gezählt, der nach Erreichen seiner Kapazitätsgrenze an seinem Ausgang ein Signal K mit dem Binärwert "1" erzeugt, hierbei den bis n zählenden Zähler, der das Schieberegister C ₅ bildet, um einen Schritt weiterschaltet und den Durchgang weiterer Impulse des Signals AA durch das Torglied G ₁₆ sperrt, bis er von dem Zeitsignal T wieder rückgesetzt wird. Der das Schieberegister C ₅ bildende Zähler schaltet nach Erreichen seiner Zählkapazität (also bei n) die bistabile Kippstufe D ₈ um, deren Ausgangssignal mit dem Binärwert "1" das Alarmsignal EPAT bildet. Ist dieses Alarmsignal nicht vorhanden, wird das Torglied G ₁₇ für den Durchgang der Rücksetzimpulse des Zeitsignals P dadurch freigegeben, daß das über das Verknüpfungsglied G ₁₅ zugeführte Signal &wedgeq; ₄ = 1 ist. Bei Alarmgabe befähigt dagegen das Signal vom Ausgang Q ₄ mit dem Binärwert "1" das Torglied G ₁₄. Falls innerhalb der vorbestimmten Zeit n-facher Dauer des Zeitsignals P der Zähler C ₄ seine Zählkapazität erreicht hat, wird dessen Ausgangssignal K = 1 einerseits von dem Torglied G ₁₄ und dem Verknüpfungsglied G ₁₅ durchgelassen und das Torglied G ₁₇ befähigen, seinerseits den nachfolgenden Impuls des Zeitsignals P durchzulassen, welcher den Zähler C ₄ rücksetzt. Andererseits wird das Ausgangssignal K das Schieberegister C ₅ fortschalten, wodurch verhindert wird, daß die bistabile Kippstufe D ₈ rückgesetzt wird.
Das gemäß der dargestellten bevorzugten Ausführungsform als Zähler dienende n-stufige Schieberegister empfängt also als Taktsignal die Impulse des Zeitsignals T und als Datensignal das Ausgangssignal K des Zählers C ₄. Der Alarmzustand mit Q ₄ = 1 ergibt sich dann, wenn das Decodierglied G ₁₈ in allen Zellen des Schieberegisters C ₅ eine "1" feststellt, weil der Zähler C ₄ n-mal nacheinander mindestens m Impulse des Signals AA innerhalb der Dauer des Zeitsignals T gezählt hat. Darstellungsgemäß kann das Decodierglied G ₁₈ ein einfaches Torglied sein. Alarm-Ende wird von dem beispielsweise aus einem NOR-Glied bestehenden Decodierglied G ₁₉ festgestellt, wenn sich in allen Zellen des Schieberegisters C ₅ eine "0" befindet, weil innerhalb der n-fachen Dauer des Zeitsignals B der Zähler C ₄ weniger als m Impulse des Signals A gezählt hat und in keine Zelle des Schieberegisters C ₅ eine "1" eingeben konnte.

Claims

1. Taktschaltung für den Empfangsteil (PR) eines PCM- Signalübertragungssystems, dem von einer Leitung mit einem gegebenen Leitungstakt Daten (DE) zugeführt werden, die in Rahmen mit einer Anzahl (32) von Zeitkanälen organisiert sind, von denen der jeweilige Kanal Nr. 0 aufeinanderfolgender Rahmen wenigstens ein Abgleichwort mit festgelegter Bitkonfiguration enthält, insbesondere für eine nach dem Zeitmultiplexprinzip arbeitende Durchgangsvermittlungsstelle für Fernsprech- und Datensignale, mit einer Taktgewinnungsschaltung (EC), die aus den empfangenen Daten Leitungstaktsignale (CKL) für einen örtlichen Taktgeber (T) ableitet, und mit einer Schaltungsanordnung, die feststellt, ob die empfangenen Rahmen mit dem örtlichen Taktgeber synchronisiert sind, und bei fehlender Synchronisation für deren Wiederherstellung sorgt, und mit einer Rahmenabgleichschaltung (AT) mit einer Decodierschaltung (CD), welche die ihr von der Leitung zugeführten Abgleichwörter decodiert und entsprechende Decodiersignale erzeugt, dadurch gekennzeichnet,
daß sich zwei zueinander unterschiedliche Abgleichwörter A bzw. B mit festgelegter Bitkonfiguration im Kanal Nr. 0 aufeinanderfolgender Rahmen abwechselnd wiederholen;
daß der Taktgeber (T) in Abhängigkeit von den Leitungstaktsignalen (CKL) außer den erforderlichen Taktsignalen (CK) für den Empfangsteil (PR) Prüfimpulse (TA, TB) erzeugt, die mit dem jeweils letzten Bit des Kanals Nr. 0 des einen Rahmens bzw. des anderen Rahmens koinzident sind;
daß die Decodierschaltung beide Abgleichwörter A und B decodiert und entsprechende Decodiersignale (A&min;, B&min;) erzeugt, daß die Rahmenabgleichschaltung (AT) ein Vergleichsschaltwerk enthält, das die Decodiersignale (A&min;, B&min;) und die Prüfimpulse (TA, TB)empfängt und bei fehlender Koinzidenz eines der Decodiersignale (A&min;, B&min;) mit dem zum selben Rahmen gehörenden Prüfimpuls (TA bzw. TB) zur Wiederherstellung des Synchronismus ein den Taktgeber (T) rücksetzendes Signal (Q ₂) erzeugt;
und daß mit der Rahmenabgleichschaltung (AT) und dem Taktgeber (T) eine Alarmschaltungsanordnung (RA) verbunden ist, die Störungen der PCM-Verbindungen durch ein Alarmsignal (AW) meldet, das bei fehlender Koinzidenz zwischen einem der Decodiersignale (A&min;) und dem zum selben Rahmen gehörenden Prüfimpuls (TA) des Taktgebers (T) erzeugt wird.

2. Taktschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß die Rahmenabgleichschaltung (AT) einen ersten und einen zweiten bis 3 zählenden Zähler (C ₁, C ₂) für die Prüfimpulse (TA, TB) des Taktgebers (T) enthält, welche durch Ausgangssignale (ATA, BTB) eines ersten Torgliedes (G ₈) bzw. eines zweiten Torgliedes (G ₇) rücksetzbar sind, deren Eingängen jeweils eines der beiden Decodiersignale (A&min; bzw. B&min;) zugeführt sind;
daß die Rahmenabgleichschaltung (AT) eine erste bistabile Kippstufe (D ₄) enthält, die durch die Ausgangssignale des ersten oder des zweiten Zählers (C ₁, C ₂) umgeschaltet wird und hierbei an ihrem Ausgang das Alarmsignal (FAT) der Rahmenabgleichschaltung (AT) erzeugt, mit dem ein drittes Torglied (G ₆) in den Leitzustand steuerbar ist;
daß mit den weiteren Eingängen des dritten Torgliedes (G ₆) der Ausgang (Signal ATA) des ersten Torgliedes (G ₈), der Ausgang eines vierten Torgliedes (G ₂) und der Ausgang ( &wedgeq; ₃) einer zweiten bistabilen Kippstufe (D ₃) verbunden sind und das Ausgangssignal des dritten Torgliedes (G ₆) die zweite bistabile Kippstufe (D ₃) setzt und eine dritte und vierte bistabile Kippstufe (D ₂, D ₁) rücksetzt;
daß die gesetzte zweite bistabile Kippstufe (D ₃) das dritte Torglied (G ₆) sperrt;
daß die dritte bistabile Kippstufe (D ₂) durch die Leitungstaktsignale (CKL) gesetzt wird und daraufhin einen Impuls (Q ₂) erzeugt, der den Taktgeber (T) rücksetzt;
daß die vierte bistabile Kippstufe (D ₁) von dem Ausgangssignal (BTB) des zweiten Torgliedes (G ₇) gesetzt wird und dabei ein Signal (Q ₁) erzeugt, das ein fünftes und ein sechstes Torglied (G ₄, G ₃) und bei Negierung das vierte Torglied (G ₂) auftastet;
daß der zweite Eingang des vierten Torgliedes (G ₂) an den Ausgang des ersten Torgliedes (G ₈) geschaltet ist;
daß das fünfte Torglied (G ₄), dessen zweiter Eingang mit dem Ausgang des ersten Torgliedes (G ₈) verbunden ist, die erste bistabile Kippstufe (D ₄) rücksetzt;
und daß das Ausgangssignal des sechsten Torgliedes (G ₃), dessen zweiter negierter Eingang mit dem Ausgang des ersten Torgliedes (G ₈) verbunden ist, mit dem Ausgangssignal des vierten Torgliedes (G ₂) von einem Verknüpfungsglied (G ₅) logisch summiert wird, welches die zweite bistabile Kippstufe (D ₃) rücksetzt.

3. Taktschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß eine ein Alarmsignal von der entfernten PCM-Endstelle meldende Schaltung (Fig. 3) der Alarmschaltungsanordnung (RA) eine fünfte und eine sechste bistabile Kippstufe (D ₅, D ₆) enthält, welche durch das dem Rahmen (B) zugeordnete Prüfimpulssignal (TB) des Taktgebers (T) gesetzt wird;
daß die fünfte bistabile Kippstufe (D ₅) vom dritten Bit (B ₃) des Wortes B und die sechste bistabile Kippstufe (D ₆) vom Ausgang der fünften bistabilen Kippstufe (D ₅) vorbereitet werden;
daß die Ausgänge der fünften und der sechsten bistabilen Kippstufe (D ₅, D ₆) mit je einem Eingang eines siebten Torgliedes (G ₉) verbunden sind, dessen drittem Eingang negiert ein von der Rahmenabgleichschaltung (AT) erzeugtes Alarmsignal (FAT) zugeführt ist;
und daß der Ausgang des siebten Torgliedes (G ₉) das Alarmsignal (ATL) von der entfernten Endstelle abgibt.

4. Taktschaltung nach Anspruch 3, dadurch gekennzeichnet, daß das dritte Bit (B ₃) des Wortes B von der Decodierschaltung (CD) der Rahmenabgleichschaltung (AT) geliefert wird, die es den von der Leitung kommenden Daten (DE) entnimmt.

5. Taktschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die Schaltung (Fig. 4) der Alarmschaltungsanordnung (RA), welche meldet, daß das Wort A im Kanal Nr. 0 des Rahmens A nicht festgestellt wurde, ein achtes Torglied (G ₁₀) enthält, dessen Eingängen die dem Rahmen A entsprechenden Prüfimpulse (TA) des Taktgebers (T) und ein Signal ( &wedgeq;&min;) zugeführt sind, das erzeugt wird, wenn das Wort A nicht festgestellt wurde;
daß der Ausgang (Signal AA) des achten Torgliedes (G ₁₀) mit dem Dateneingang einer siebten bistabilen Kippstufe (D ₇) verbunden ist, deren Takteingang über ein Verzögerungsglied (τ) durch die dem Rahmen A entsprechenden Prüfimpulse (TA) gesteuert wird;
und daß das Ausgangssignal der siebten bistabilen Kippstufe (D ₇) bei jedem Impuls an seinem Takteingang den am Dateneingang anstehenden Binärwert annimmt.

6. Taktschaltung nach Anspruch 5, dadurch gekennzeichnet, daß das Signal ( &wedgeq;&min;) am Eingang des achten Torgliedes (G ₁₀) durch Inversion des einen Decodiersignals (A&min;) der Decodierschaltung (CD) der Rahmenabgleichschaltung (AT) erzeugt wird.

7. Taktschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Schaltung (Fig. 5) der Alarmschaltungsanordnung (RA), welche einen Fehleranteil meldet, der ein vorbestimmtes Maximum überschreitet, ein Ausgangssignal erzeugt, falls n-mal nacheinander das Wort A mindestens m-mal innerhalb einer vorgegebenen Zeitdauer (Signal P) nicht festgestellt wird, und dieses Ausgangssignal beendet, falls das Wort A weniger als m-mal innerhalb einer weiteren Zeitperiode nicht festgestellt wird, die n-mal länger ist als die vorgegebene Zeitdauer (Signal P).

8. Taktschaltung nach Anspruch 7, dadurch gekennzeichnet, daß in der genannten Schaltung (Fig. 5) folgende Bestandteile vorgesehen sind:
ein Zeitmarkengenerator (GM) zur Erzeugung einer Impulsefolge zur Festlegung der vorgegebenen Zeitdauer (Signal P);
ein bis m zählender dritter Zähler (C ₄), der die Impulse eines Signals (AA) zählt, welches die Nichtfeststellung des Wortes A anzeigt und seinem Eingang über ein neuntes Torglied (G ₁₆) zugeleitet wird, an dessen zweitem Eingang negiert das Ausgangssignal (K) des dritten Zählers (C ₄) liegt;
ein aus n Zellen bestehendes Schieberegister (C ₅), dessen Dateneingang mit dem Ausgang (Signal K) des dritten Zählers (C ₄) und dessen Takteingang mit dem Ausgang des Zeitmarkengenerators (GM) verbunden sind;
ein erstes und ein zweites Decodierglied (G ₁₈, G ₁₉), deren Eingänge mit den Zellen des Schieberegisters (C ₅) verbunden und deren Ausgänge (S, R) in der Lage sind, eine achte bistabile Kippstufe (D ₈) zu setzen bzw. rückzusetzen, falls in allen Zellen Bits um den Binärwert "1" bzw. "0" vorhanden sind, wobei der Ausgang (Q ₄) der achten bistabilen Kippstufe (D ₈) das Alarmsignal (EPAT) der Schaltung (Fig. 5) bildet;
ein zehntes Torglied (G ₁₄), dessen erster Eingang von dem Signal am Ausgang (Q ₄) der achten bistabilen Kippstufe (D ₈) aufgetastet wird, dessen zweiter Eingang mit dem Ausgang des dritten Zählers (C ₄) verbunden ist und dessen Ausgang mit dem negierten Ausgangssignal ( &wedgeq; ₄) der achten bistabilen Kippstufe (D ₈) in einem Verknüpfungsglied (G ₁₅) logisch summiert wird;
und ein von dem summierenden Verknüpfungsglied (G ₁₅) aufgetastetes elftes Torglied (G ₁₇), dessen zweiter Eingang mit dem Ausgang (P) des Zeitmarkengenerators (GM) verbunden ist und dessen Ausgang den dritten Zähler (C ₄) rücksetzt.

9. Taktschaltung nach Anspruch 8, dadurch gekennzeichnet, daß der Zeitmarkengenerator (GM) einen vierten Zähler (C ₃) enthält, der durch eines der Prüfimpulssignale (TB) des Taktgebers (T) weitergeschaltet wird und eine monostabile Kippstufe (M) steuert.

10. Taktschaltung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der erste Eingang des neunten Torgliedes (G ₁₆) mit dem Ausgang (AA) des achten Torgliedes (G ₁₀) verbunden ist.

11. Taktschaltung nach einem der vorgehenden Ansprüche, dadurch gekennzeichnet, daß sie in einem gemeinsamen Chip als integrierte Schaltung ausgebildet ist.