DE3117284C2

DE3117284C2 -

Info

Publication number: DE3117284C2
Application number: DE19813117284
Authority: DE
Inventors: Manfred 8045 Ismaning De Wiedemer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1981-04-30
Filing date: 1981-04-30
Publication date: 1988-01-28
Also published as: DE3117284A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Über wachung eines symmetrischen Dreiphasen-Wechselstromes gemäß dem Oberbegriff des Patentanspruches 1.The invention relates to a circuit arrangement for monitoring of a symmetrical three-phase alternating current according to the preamble of claim 1.

Zur Ansteuerung größerer elektrischer Verbraucher, wie Motore, Heizungen usw. mittels Triacs werden häufig Null spannungsschalter eingesetzt. Dadurch kann der Aufwand an Filtern - zur Unterdrückung unzulässig hoher Funkstör spannungen - wesentlich verringert werden. Außerdem kann bei Verwendung von Nullspannungsschaltern in den meisten Fällen auf zusätzliche Schaltungsmaßnahmen zur Begrenzung der Einschaltströme verzichtet werden.To control larger electrical consumers, such as Motors, heaters etc. using triacs often become zero voltage switch used. This can reduce the effort on filters - to suppress impermissibly high radio interference tensions - can be significantly reduced. Besides, can when using zero voltage switches in most Cases on additional circuit measures for limitation of the inrush currents are dispensed with.

Zum Schutze der Verbraucher und zur Sicherstellung der Gerätefunktion muß in vielen Anwendungsfällen zusätzlich die Drehrichtung und der Ausfall einzelner Phasen des speisenden Drehstromnetzes erkannt und entsprechend aus gewertet werden. Diese Fehlmeldungen werden an die nachgeschaltete Steuerung in Form von Signalen weiterge geben. Zur Aufwertung dieser Signale bedarf es des Um setzens auf den Spannungspegel der zugehörigen Auswerte schaltungen. To protect the consumer and to ensure the Device function must be additional in many applications the direction of rotation and the failure of individual phases of the feeding three-phase network recognized and accordingly get ranked. These false reports are sent to the downstream control in the form of signals give. To upgrade these signals the Um is required set to the voltage level of the associated evaluations circuits.

Aus der US-PS 38 25 768 ist eine Schaltungsanordnung der ein gangs genannten Art bekannt. Bei der bekannten Schaltungsan ordnung werden von einer Mehrphasenstromquelle abgeleitete verstärkte und gesiebte Lichtsignale einer nachfolgenden kombi nierten Phasenfolge- und Stromausfallschaltung zugeführt, die aus der Rechtecksignalkette über eine logische Verknüpfungs schaltung ein Signalelement ansteuert, das dann ein pulsie rendes Signal erzeugt, wenn entweder die Phasenfolge von einer vorgegebenen Phasenfolge abweicht, oder aber der Strom in ei ner Phase ausfällt.From US-PS 38 25 768 is a circuit arrangement of the known type mentioned. In the known circuit order are derived from a multi-phase power source amplified and screened light signals of a subsequent combi nierte phase sequence and power failure circuit supplied that from the square-wave signal chain via a logical link circuit controls a signal element, which then a pulsie generating signal if either the phase sequence of one predetermined phase sequence deviates, or else the current in egg phase fails.

Eine derartige Schaltungsanordnung ist zum Einsatz in Geräten der Datenverarbeitung nicht geeignet, da zwischen Phasenaus fall und Phasenvertausch nicht unterschieden werden kann.Such a circuit arrangement is for use in devices not suitable for data processing, because between phases case and phase reversal cannot be distinguished.

Es ist weiters in der US-PS 40 27 204 eine Schaltungsanord nung zur Feststellung des Ausfalles einer Phase in einem Mehrphasensystem beschrieben, bei dem über einen Optokoppler bei Ausfall einer Phase ein Alarm ausgelöst wird.It is also a circuit arrangement in US-PS 40 27 204 to determine the failure of a phase in one Multi-phase system described in which an optocoupler an alarm is triggered if one phase fails.

Aus der DE-AS 21 55 470 ist ein Verfahren zum digitalen Bestim men der Lage der Nulldurchgänge eines sinusförmigen Wechsel stromsignales bekannt. Die dort beschriebene Schaltungsanord nung zeigt in Verbindung mit Schutz-Schaltungsanordnungen wie Überstrom-, Überspannung-, Leistungsrichtung- und Impedanzre lais die Verwendung von Nulldurchgangsdetektoren.DE-AS 21 55 470 describes a method for digital determination the position of the zero crossings of a sinusoidal change current signal known. The circuit arrangement described there In conjunction with protective circuit arrangements, voltage shows how Overcurrent, overvoltage, power direction and impedance re let the use of zero crossing detectors.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Schaltungsanordnung zur Überwachung eines symmetrischen Drei phasen-Wechselstromes anzugeben, die in eindeutiger Weise so wohl die falsche Drehrichtung der Phasen als auch den Ausfall mindestens einer Phase feststellt.The object underlying the invention is a Circuit arrangement for monitoring a symmetrical three Specify phase alternating current, so clearly probably the wrong direction of rotation of the phases as well as the failure determines at least one phase.

Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art gemäß dem kennzeichnenden Teil des ersten Pa tentanspruches gelöst. This task is at the beginning of a circuit arrangement mentioned type according to the characterizing part of the first Pa claim resolved.

Durch die Erfassung der Nulldurchgänge mittels von der Netz spannung entkoppelten Signalen können durch die erfindungsge mäße Schaltungsanordnung je nach Bedarf die Phasen einzelner Verbraucher im Nulldurchgang geschaltet werden, der Phasen ausfall und/oder die Drehrichtung detektiert und individuell ausgewertet werden. Damit ist es bei der Verwendung einer derartigen Schaltungsanordnung in Geräten der Datenverarbei tung möglich, zwischen Phasenausfall und Phasenvertausch eindeutig zu unterscheiden. Weiters kann die einfach aufge baute Schaltung ohne jegliche Änderung der Schaltungsanord nung für verschieden ausgelegte Drehstromnetze sowohl in Stern- als auch in Dreieckschaltung eingesetzt werden.By detecting the zero crossings by means of the network Voltage decoupled signals can by the fiction appropriate circuit arrangement the phases of individual as required Consumers are switched at zero crossing, the phases failure and / or the direction of rotation detected and individually be evaluated. So it is when using a such circuitry in data processing equipment possible, between phase failure and phase reversal clearly distinguishable. Furthermore, it can simply be opened built circuit without any change in circuit arrangement for differently designed three-phase networks both in Star as well as delta connection can be used.

Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen gekennzeichnet.Advantageous embodiments of the invention are in the Subclaims marked.

Durch die Verwendung von Optokopplern in den Nulldurch gangsdetektoren ergibt sich eine klare galvanische Tren nung der Netzspannung und der Auswertelogik.By using optocouplers in the zero through aisle detectors results in a clear galvanic door Mains voltage and evaluation logic.

Anhand von Ausführungsbeispielen, die in den Figuren dar gestellt sind, wird die Erfindung weiter erläutert. Es zeigtUsing exemplary embodiments that are shown in the figures are made, the invention is further explained. It shows

Fig. 1 ein Spannungsdiagramm mit den Strangspannungen des Dreiphasenwechselstromnetzes zusammen mit den Null durchgangssignalen, Fig. 1 is a diagram of voltage with the phase voltages of the three-phase alternating current network crossing signals along with the zero,

Fig. 2 den Aufbau eines Nulldurchgangsdetektors, Fig. 2 shows the construction of a zero-crossing detector,

Fig. 3 den Aufbau einer Drehfeldüberwachungsschaltung, Fig. 3 shows the structure of a phase control circuit,

Fig. 4 den Aufbau einer Phasenausfallüberwachungsschaltung, Fig. 4 shows the structure of a phase failure monitoring circuit,

Fig. 5 eine kombinierte Drehfeld- und Phasenüberwachungs schaltung, Fig. 5, a combined circuit and phase rotating field monitoring,

Fig. 6 die Drehfeldüberwachungsschaltung mit Phasenausfall ausblendung. Fig. 6, the rotating field monitoring circuit with phase failure.

Aus Fig. 1 ergibt sich in der ersten Zeile der Verlauf der Strangspannungen U 1, U 2, U 3 aufgetragen über der Zeit wt . Es handelt sich dabei um die Strangspannungen eines symmetrischen Dreiphasenwechselstromes. Unterhalb der drei Strangspannungen sind die Nulldurchgangssignale für jede Strangspannung U 1, U 2, U 3 dargestellt. Es handelt sich hier um die Ausgangssignale des Nulldurchgangsdetektors, der jeweils einem Strang zugeordnet ist. Dabei sind die Null durchgangssignale für die Strangspannung U 1 mit ZVD 1-N, die Nulldurchgangssignale für die Strangspannung U 2 mit ZVD 2-N und die Nulldurchgangssignale für die Strangspannung U 3 mit ZVD 3-N bezeichnet. From FIG. 1, the course of the phase voltages U 1, U 2 is obtained in the first line, U 3 plotted over time wt. These are the phase voltages of a symmetrical three-phase alternating current. Below the three phase voltages, the zero crossing signals for each phase voltage U 1 , U 2 , U 3 are shown. These are the output signals of the zero crossing detector, each of which is assigned to a line. Here, the zero crossing signals of the phase voltage U 1 with CVP 1 - N, the zero-crossing signals for the phase voltage U 2 with CVP 2 - referred N - N and the zero crossing signals of the phase voltage U 3 with CVP. 3

Fig. 2 ergibt den Aufbau der Nulldurchgangsdetektoren. Dabei ist jeweils jedem Strang ein Nulldurchgangsdetektor zugeordnet. Im Strang S 1 ist eine Gleichrichterbrücke 10 angeordnet, in deren Brückenzweig ein Lichtsender 22, z. B. eine Leuchtdiode liegt. Der Lichtsender 22 wirkt mit einem Lichtempfänger 24, z. B. einem Fototransistor, zusammen. Das Ausgangssignal des Lichtsenders wird einer Impulsformer stufe 34, z. B. einem Schmitt-Trigger, zugeführt. Am Aus gang der Impulsformerstufe 34 erscheint dann das Nulldurch gangssignal ZVD 1-N. Der Lichtsender 22 und der Lichtem pfänger 24 bilden einen Optokoppler bekannten Aufbaus. Mit Hilfe eines Widerstandes 16 im Strang S 1 wird die Größe des Stromes im Strang eingestellt. Fig. 2 gives the structure of the zero crossing detectors. A zero crossing detector is assigned to each line. In the line S 1 , a rectifier bridge 10 is arranged, in the bridge branch of which a light transmitter 22 , for. B. is a light emitting diode. The light transmitter 22 acts with a light receiver 24 , for. B. a photo transistor together. The output signal of the light transmitter is a pulse shaper stage 34 , for. B. a Schmitt trigger. At the output of the pulse shaping stage 34 , the zero crossing signal ZVD 1 - N then appears. The light transmitter 22 and the Lichtem receiver 24 form an optocoupler of known construction. With the help of a resistor 16 in the strand S 1 , the size of the current in the strand is set.

Entsprechend besteht der Nulldurchgangsdetektor im Strang S 2 aus einer Gleichrichterbrückenschaltung 12, einem Licht sender 26, einem Lichtempfänger 28 und einer Impulsformerstufe 36, an dessen Ausgang das Nulldurchgangssignal ZVD 2-N ab gegeben wird. Auch hier ist im Strang vor der Gleichrichter brückenschaltung 12 ein Widerstand 18 eingefügt.Correspondingly, the zero crossing detector in line S 2 consists of a rectifier bridge circuit 12 , a light transmitter 26 , a light receiver 28 and a pulse shaper stage 36 , at the output of which the zero crossing signal ZVD 2 - N is given. Again, a resistor 18 is inserted in the line before the rectifier bridge circuit 12 .

Im Strang S 3 ist ein dritter Nulldurchgangsdetektor angeord net, bestehend aus der Gleichrichterbrückenschaltung 14, dem Lichtsender 30, dem Lichtempfänger 32 und der Impulsformer stufe 38, an deren Ausgang das Nulldurchgangssignal ZVD 3-N abgegeben wird. Wiederum ist ein Widerstand 20 im Strang S 3 eingefügt.In the line S 3 , a third zero-crossing detector is arranged, consisting of the rectifier bridge circuit 14 , the light transmitter 30 , the light receiver 32 and the pulse shaper stage 38 , at the output of which the zero-crossing signal ZVD 3 - N is emitted. Again, a resistor 20 is inserted in the strand S 3 .

Das offene Dreiphasensystem kann sowohl in der Anschlußart Stern als auch in der Anschlußart Dreieck zusammengeschaltet werden. Dazu ergibt sich aus Fig. 2 die Art der Zusammen schaltung. Die Anschlußbelegungen sind mit L 1, L 2, L 3 be zeichnet. Wenn die Anschlüsse L 1, L 2 und L 3 entsprechend der vordersten mit Dreieck bezeichneten Spalte mit den Strängen S 1 bis S 3 verbunden werden, ergibt sich die Zusammen schaltung im Dreieck, wenn die Anschlüsse L 1, L 2, L 3 entspre chend der zweiten mit Stern bezeichneten Spalte mit den Strän gen S 1, S 2 und S 3 verbunden sind, ergibt sich die Anschlußart Stern. Bei der Anschlußart Stern ist zusätzlich ein Nulleiter N vorgesehen.The open three-phase system can be interconnected in both the star connection and the delta connection type. It is apparent from FIG. 2, the type of interconnection,. The pin assignments are marked with L 1 , L 2 , L 3 . If the connections L 1 , L 2 and L 3 are connected in accordance with the foremost column marked with a triangle with the strands S 1 to S 3 , the connection results in a triangle if the connections L 1 , L 2 , L 3 accordingly the second column marked with an asterisk with the strands gene S 1 , S 2 and S 3 are connected, the connection type star results. A neutral conductor N is also provided for the star connection.

Die Lichtsender 22, 26, 30 geben nur dann kein Licht ab, wenn die zugehörigen Strangspannungen U 1, U 2, U 3 durch Null gehen. Entsprechend wird der Lichtempfänger, der Fototransistor, wäh rend des Nulldurchganges der zugehörigen Strangspannung ge sperrt. Am Ausgang des Lichtempfängers 24, 28, 32 wird dann ein Signal gegeben, das mit Hilfe der Impulsformerstufe 34, 36, 38 in ein digitales Nulldurchgangssignal umgewandelt wird. Das Nulldurchgangssignal ZVD 1-N, ZVD 2-N und ZVD 3-N kann sowohl für die Überwachungsschaltungsanordnungen als auch für nachge schaltete Triacansteuerungen verwendet werden.The light transmitters 22, 26, 30 emit no light only when the associated string voltages U 1 , U 2 , U 3 go through zero. Accordingly, the light receiver, the phototransistor, is blocked during the zero crossing of the associated phase voltage. A signal is then given at the output of the light receiver 24, 28, 32 , which is converted into a digital zero-crossing signal with the aid of the pulse shaping stage 34, 36, 38 . The zero crossing signal ZVD 1 - N , ZVD 2 - N and ZVD 3 - N can be used both for the monitoring circuit arrangements and for downstream triacan controls.

Die drei Nulldurchgangssignale werden in einer Drehfeldüber wachungsschaltung gemäß Fig. 3 ausgewertet. Diese besteht aus einem ersten bistabilen Kippglied 40, einem ersten UND-Glied 42 und einem zweiten bistabilen Kippglied 44. Dem Setzeingang S des ersten bistabilen Kippgliedes 40 wird z. B. das der er sten Phase U 1 zugeordnete Nulldurchgangssignal ZVD 1-N zuge führt. Auf den Rücksetzeingang R des ersten bistabilen Kipp gliedes 40 wird dann das Nulldurchgangssignal der dritten Phase ZVD 3-N zugeleitet. Das Ausgangssignal des ersten bista bilen Kippgliedes 40 wird mit Hilfe des ersten UND-Gliedes 42 mit dem Nulldurchgangssignal ZVD 2-N der zweiten Phase ver knüpft. Das UND-Glied 42 ist schließlich mit dem Setzeingang S des zweiten bistabilen Kippgliedes 44 verbunden, an dessen Ausgang ein Fehlersignal DF abgegeben wird. Das zweite bi stabile Kippglied 44 wird durch ein Signal RS am Rücksetzeingang R zurückgestellt.The three zero crossing signals are evaluated in a rotating field monitoring circuit according to FIG. 3. This consists of a first bistable flip-flop 40 , a first AND gate 42 and a second bistable flip-flop 44 . The set input S of the first bistable flip-flop 40 is z. B. the he most assigned to phase U 1 zero crossing signal ZVD 1 - N leads. The zero-crossing signal of the third phase ZVD 3 - N is then fed to the reset input R of the first bistable flip-flop 40 . The output signal of the first bista flip-flop 40 is linked with the aid of the first AND gate 42 with the zero crossing signal ZVD 2 - N of the second phase. The AND gate 42 is finally connected to the set input S of the second bistable flip-flop 44 , at the output of which an error signal DF is emitted. The second bi-stable flip-flop 44 is reset by a signal RS at the reset input R.

Wenn also ein Nulldurchgangssignal ZVD 1-N auftritt, wird das erste bistabile Kippglied 40 gesetzt. Bei Auftreten des näch sten der dritten Phase zugeordneten Nulldurchgangssignales ZVD 3-N wird das Flip-Flop 40 zurückgesetzt. Wenn nun in dem Zeitraum, in dem das erste bistabile Kippglied 40 gesetzt ist, ein Nulldurchgangssignal ZVD 2-N der zweiten Phase auftritt - dies bedeutet eine falsche Reihenfolge der drei Phasen - dann gibt das erste UND-Glied 42 ein Signal ab, durch das das zweite bistabile Kippglied 44 gesetzt wird. Bei richtiger Folge der einzelnen Phasen darf während der Zeit, in der das erste bistabile Kippglied 40 gesetzt ist, kein Nulldurch gangssignal der zweiten Phase auftreten.So when a zero crossing signal ZVD 1 - N occurs, the first bistable flip-flop 40 is set. When the next zero-crossing signal ZVD 3 - N assigned to the third phase occurs, the flip-flop 40 is reset. If a zero crossing signal ZVD 2 - N of the second phase occurs in the period in which the first bistable flip-flop 40 is set - this means an incorrect order of the three phases - then the first AND gate 42 emits a signal by which the second bistable flip-flop 44 is set. With the correct sequence of the individual phases, no zero crossing signal of the second phase may occur during the time in which the first bistable flip-flop 40 is set.

Die Phasenausfallüberwachungsschaltung ist in Fig. 4 ge zeigt. Diese besteht aus drei UND-Gliedern 46, 48, 50, einem Inverter 54 und einem dritten bistabilen Kippglied 56. An das UND-Glied 46 werden die Nulldurchgangssignale ZVD 1-N und ZVD 2-N angeschlossen, an das UND-Glied 48 die Nulldurchgangs signale ZVD 1-N und ZVD 3-N und an das UND-Glied 50 die Null durchgangssignale ZVD 2-N und ZVD 3-N. Die UND-Glieder 46, 48, 50 sind an ihren Ausgängen miteinander verbunden und über ei nen Widerstand 52 an eine Betriebsspannungsquelle von 5 V an geschlossen. Um den richtigen Spannungspegel einzustellen, wird das Ausgangssignal der UND-Glieder 46, 48, 50 über einen Inverter 54 geführt und dem Setzeingang S des bistabilen Kippgliedes 56 zugeführt. Dieses wird nur dann gesetzt, wenn mindestens eine der Phasen ausfällt. Ein Signal PA am Ausgang des bistabilen Kippgliedes 56 gibt also den Fehlerfall an.The phase failure monitoring circuit is shown in Fig. 4 ge. This consists of three AND gates 46, 48, 50 , an inverter 54 and a third bistable flip-flop 56 . N and CVP 2 - - the zero-crossing signals CVP 1 are applied to the AND gate 46 N connected to the AND gate 48, the zero-crossing signals CVP 1 - N and CVP 3 - N and the AND gate 50, the zero crossing signals CVP 2 - N and ZVD 3 - N. The AND gates 46, 48, 50 are connected to one another at their outputs and are connected to an operating voltage source of 5 V via a resistor 52 . In order to set the correct voltage level, the output signal of the AND gates 46, 48, 50 is passed through an inverter 54 and fed to the set input S of the bistable flip-flop 56 . This is only set if at least one of the phases fails. A signal PA at the output of the bistable flip-flop 56 thus indicates the fault.

Solange alle Phasen vorhanden sind, ist keine der UND-Be dingungen der UND-Glieder 46, 48, 50 erfüllt und dementspre chend wird das bistabile Kippglied 56 nicht gesetzt. Fällt dagegen eine der Phasen aus, dann fließt bei Sternschaltung kein Strom durch den zugeordneten Strang. Damit gibt der zugeord nete Lichtsender kein Licht ab und es kann kein Strom durch den entsprechenden Fototransistor fließen. Die Folge ist, daß am Ausgang des Nulldurchgangsindikators ein Dauersig nal abgegeben wird. Dieses Dauersignal wird mindestens zwei der UND-Glieder 46, 48 und 50 zugeführt und führt zur Er füllung der UND-Bedingung, wenn das andere einer anderen Phase zugeordneten Nulldurchgangssignal anliegt. Am Ausgang der UND-Glieder 46, 48, 50 tritt ein Signal auf, durch das das bistabile Kippglied 56 gesetzt wird.As long as all phases are present, none of the AND conditions of the AND gates 46, 48, 50 is met and, accordingly, the bistable flip-flop 56 is not set. If, on the other hand, one of the phases fails, then no current flows through the assigned strand when connected in a star configuration. This means that the assigned light transmitter does not emit any light and no current can flow through the corresponding photo transistor. The result is that a continuous signal is emitted at the output of the zero crossing indicator. This continuous signal is supplied to at least two of the AND gates 46, 48 and 50 and leads to the fulfillment of the AND condition if the other zero crossing signal assigned to another phase is present. A signal occurs at the output of the AND gates 46, 48, 50 , by means of which the bistable flip-flop 56 is set.

Fehlt eine Phase bei Dreieckschaltung, werden mindestens zwei der UND-Bedin gungen der UND-Glieder 46, 48, 50 gleichzeitig erfüllt. Auch dann wird das bistabile Kippglied 56 gesetzt.If a phase is missing in the case of a delta connection, at least two of the AND conditions of the AND elements 46, 48, 50 are fulfilled simultaneously. The bistable flip-flop 56 is then also set.

Wird eine Unterscheidung zwischen Drehfeldrichtungsfehler und Phasenausfall nicht benötigt, dann kann die Drehfeld überwachungsschaltung (Fig. 3) so erweitert werden, daß auch ein Fehlen einer Phase festgestellt wird. Die entsprechende Schaltungsanordnung ist in Fig. 5 dargestellt. Zusätzlich zu der Drehfeldüberwachungsschaltung gemäß der Fig. 3 wird hier ein weiteres UND-Glied 58 eingefügt. Diesem UND-Glied 58 wird das Nulldurchgangssignal ZVD 2-N und ZVD 3 -N zugeführt. Es wird also nur der Ausfall der Phase 2 oder 3 überwacht. Sowohl wenn ein Fehler in der Drehrichtung auftritt, als auch wenn die Phase 2 oder 3 ausfällt, wird das bistabile Kippglied 44 gesetzt. Es gibt dann am Ausgang ein Fehler signal FS ab. Der übrige Aufbau der Schaltung entspricht dem der Fig. 3. If a distinction between rotating field direction error and phase failure is not required, then the rotating field monitoring circuit ( FIG. 3) can be expanded in such a way that a missing phase is also determined. The corresponding circuit arrangement is shown in FIG. 5. In addition to the rotating field monitoring circuit according to FIG. 3, a further AND gate 58 is inserted here. The zero crossing signal ZVD 2 - N and ZVD 3 - N is fed to this AND gate 58 . So only the failure of phase 2 or 3 is monitored. The bistable flip-flop 44 is set both when an error occurs in the direction of rotation and when phase 2 or 3 fails. Then there is an error signal FS at the output. The remaining structure of the circuit corresponds to that of FIG. 3.

Die Schaltungsanordnung zur Drehfeldüberwachung gemäß der Fig. 3 kann weiterhin so geändert werden, daß sie dann nicht gesetzt wird, wenn z. B. die Phase 3 ausfällt. Dazu wird ein UND-Glied 62 zwischen dem UND-Glied 42 und dem bistabilen Kippglied 44 angeordnet. Dem zweiten Eingang dieses UND- Gliedes 62 wird das Fehlersignal PA von der Phasenausfall überwachungsschaltung gemäß Fig. 4 zugeführt. Zudem ist am Eingang des UND-Gliedes 42, an dem das Nulldurchgangssignal ZVD 2-N anliegt, ein Verzögerungsglied 60 zwischengeschaltet. Tritt ein Fehlersignal PA auf, so wird dieses invertiert an den Eingang des UND-Gliedes 62 gelegt und damit das UND- Glied 62 gesperrt. Da weiterhin das Nulldurchgangssignal ZVD 2-N verzögert an das UND-Glied 42 angelegt wird, tritt das Fehlersignal PA immer vor dem Ausgangssignal des UND- Gliedes 42 auf.The circuit arrangement for rotating field monitoring according to FIG. 3 can also be changed so that it is not set when, for. B. phase 3 fails. For this purpose, an AND gate 62 is arranged between the AND gate 42 and the bistable flip-flop 44 . The error signal PA is supplied to the second input of this AND gate 62 by the phase failure monitoring circuit according to FIG. 4. In addition, a delay element 60 is connected at the input of the AND element 42 , at which the zero crossing signal ZVD 2 - N is present. If an error signal PA occurs, it is inverted at the input of the AND gate 62 and the AND gate 62 is thus blocked. Furthermore, since the zero crossing signal ZVD 2 - N is applied to the AND gate 42 with a delay, the error signal PA always occurs before the output signal of the AND gate 42 .

Während des Anlegens der Netzspannung und Einschaltens ist für die Dauer der ersten Halbwelle eine einwandfreie Funktion der Schaltungsanordnung nicht gewährleistet. Für diesen Zeit raum können die bistabilen Kippschaltungen 44, 56 mit Hilfe der Rücksetzsignale RS im Rücksetzzustand gehalten werden.While the mains voltage is being applied and the device is switched on, proper functioning of the circuit arrangement cannot be guaranteed for the duration of the first half-wave. For this period, the bistable multivibrators 44, 56 can be kept in the reset state with the aid of the reset signals RS .

Claims

1. Circuit arrangement for monitoring a symmetrical three-phase alternating current for phase sequence and phase failure, characterized in that in each strand (S 1 , S 2 , S 3 ) of the three-phase system a zero crossing detector ( FIG. 2) is arranged, which at zero crossing of the phase a digital zero-crossing signal (ZVD 1-3 ) indicates that the outputs of the zero-crossing detectors are connected to an independently designed rotating field monitoring circuit, which determines the direction of rotation of the phases to determine whether between the zero-crossing signals (ZVD 1 , ZVD 2 ) in the phase sequence immediately one after the other following phases (U 1 , U 2 ) is a zero crossing signal (ZVD 3 ) of the further phase (U 3 ) and that the zero crossing detectors are connected to an independently configured phase failure monitoring circuit which, from a comparison of the sequence of digital zero crossing signals, shows the absence of a phase notes.

2. Circuit arrangement according to claim 1, characterized by the zero crossing detector from an opto-coupler, the light transmitter ( 22, 26, 30 ) in the bridge branch of a line (S 1 , S 2 , S 3 ) arranged rectifier bridge circuit ( 10, 12, 14 ) and the light receiver ( 24, 28, 32 ) is connected to a pulse shaper stage ( 34, 36, 38 ) which emits the digital zero crossing signal (ZVD 1-3 ).

3. Circuit arrangement according to claim 1 or 2, characterized by the rotating field monitoring circuit from a first bistable flip-flop ( 40 ), the set input (S) is connected to the output of a phase crossing detector and its reset input (R) to the output of the the next phase assigned zero crossing detector is connected, from a first AND gate ( 42 ), which is connected to the output of the first bi-stable trigger element ( 40 ) and the output of the zero crossing detector assigned to the further phase, and from a second bistable trigger element ( 44 ), whose set input (S) is connected to the output of the first AND gate ( 42 ).

4. Circuit arrangement in particular according to one of the preceding claims, characterized by the phase failure monitoring circuit comprising three further AND gates ( 46, 48, 50 ) connected to the outputs, of which the first with the outputs of the first and second zero crossing detector, the second with the outputs of the second and third zero crossing detector and the third is connected to the outputs of the third and first zero crossing detector and a third bistable flip-flop ( 56 ), the set input (S) of which is connected to the outputs of the further AND gates ( 46, 48, 50 ) connected.

5. A circuit arrangement according to claim 3, characterized in that a fifth AND gate ( 58 ) is provided, the inputs of which are connected to the output of the zero-crossing detector assigned to the one phase and the output of the zero-crossing detector assigned to the further phase, and the output of which to one Set input of the second bistable flip-flop ( 44 ) is connected.

6. Circuit arrangement according to claim 4, characterized in that the output of the zero crossing detector assigned to the other phases is connected via a delay element ( 60 ) to the first AND gate ( 42 ), that between the first AND gate ( 42 ) and the set input the second bistable flip-flop ( 44 ) a sixth AND gate ( 62 ) is arranged, the second input of which is connected via an inverter to the output of the phase-out monitoring circuit.