DE3103786A1

DE3103786A1 - Datenuebertragungssystem

Info

Publication number: DE3103786A1
Application number: DE19813103786
Authority: DE
Inventors: Matsuaki Sagamihara Kanagawa Terada; Koji Kawasaki Kanagawa Yokota
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-02-04
Filing date: 1981-02-04
Publication date: 1982-02-04
Also published as: JPS56109057A; US4447871A; JPS6336586B2; DE3103786C2

Description

BESCHREIBUNG

Die Erfindung betrifft ein Datenübertragungssystem zur Übertragung von Daten zwischen Übertragungsleitungen und Computern in einem System mit mehreren Computern.

Ein Beispiel eines Datenübertragungssystems dieser Art wird nachstehend anhand von Figur 1 erläutert, die ein Computer-Verbindungsnetz zeigt, bei dem eine schleifenförmige Verbindungsleitung zur Verbindung der Computer verwendet wird. Ein Datenblock, der nachstehend auch als Paket bezeichnet wird, mit einer Länge von etwa lOOO Bits wird zwischen den Computern 1 über eine Übertragungsleitung 2 ausgetauscht, und jeder Computer 1 ist an die Übertragungsleitung 2 mit Schnittstelleneinheiten 4 verbunden, die auch als Stationen bezeichnet werden.

. Das Format des Datenblocks oder Pakets 5, vgl. Figur 2, enthält einen ersten Teil 6, der die Stationsadresse A zur Bezeichnung der Station, die das Paket erhält, einen zweiten Teil 8, der eine Knotenadresse N zur Bestimmung, ob die Nachricht für den Computer selbst oder für eine daran angeschlossene Einrichtung bestimmt ist, sowie einen dritten Teil 9, der die Ausgangsadresse P bezeichnet, um den Ausgangsanschluß einer imaginären Übertragungsleitung im Computer 1 für den Fall zu bestimmen, daß die Nachricht für den Computer selbst ist. Die übrigen Teile des Paketes 5 bestehen aus dem Nachrichtentext.

Die Station 4 beurteilt, ob das über die Übertragungsleitung 2 übertragene Paket für sie bestimmt ist oder nicht, und zwar in Abhängigkeit von der Stationsadresse 6, wenn sie das Paket 5 erhält, und nimmt das Paket 5 in den Puffer der Station 4, wenn das Paket 5 die Stationsadresse enthält.

Danach wird der Computer, der der Station 4 zugeordnet ist, unterbrochen, so daß das empfangene Paket dem Computer 1 gemäß dem- Programm 7 im Computer übermittelt wird.

Das Programm 7 des Computers 1 bestimmt aus der Knoten-

130065/0635

adresse 8 des Paketes 5, ob das Paket dem Benutzerprogramm im Computer 1 geschickt werden soll oder zu einem der Endgeräte 3, die dem Computer zugeordnet sind. In dem Falle, wo das Paket 5 dem Benutzerprogramm übermittelt wird, wird es in Abhängigkeit von der Ausgangsadresse 9 zu dem entsprechenden Programm verteilt. Dies erfolgt durch Bestimmen der Speicheradresse, bei der das Paket zu speichern ist, und durch Speichern des Pakets an dem durch die Adresse angegebenen Speicherplatz.

Das Programm 7 benötigt im allgemeinen 2000 bis 8000 Schritte, um die oben beschriebene Funktion durchzuführen. Wenn die Geschwindigkeit der Übertragungsleitung 2 verbessert oder erhöht wird, so daß die Anzahl von über die Übertragungsleitung 2 fließenden Paketen 5 zunimmt, treten Schwierigkeiten bei der Programmverarbeitung im Computer 1 auf. Wenn das Zeitintervall für das Programm 7 zur Verarbeitung eines Paketes z.B. etwa 4 ms beträgt, d.h. 2000 · 2ys, so hat die Verarbeitungskapazität für Pakete des Computers 1 eine obere Grenze von 250 Paketen pro Sekunde. Ein herkömmliches Datenübertragungssystem hat somit aus diesem Grunde den Nachteil, daß die Verarbeitungsorganisation sehr zeitraubend ist, so daß auch dann, wenn die Geschwindigkeit der Übertragungsleitung 2 hoch ist, der Computer 1 die Daten nicht mit der Sendegeschwindigkeit der übertragungsleitung empfangen kann.

Aufgabe der Erfindung ist es daher, ein Datenübertragungssystem der angegebenen Art zu schaffen., bei dem die mit hoher Sendegeschwindigkeit übertragenen Pakete auch mit hoher Geschwindigkeit von einem Computer von einer Übertragungsleitung empfangen werden können.

Das erfindungsgemäße Datenübertragungssystem zeichnet sich dadurch aus, daß zumindest ein Eingangsprozessor zwischen eine Station und einen Computer geschaltet ist, daß das empfangene Paket zu dem Eingangsprozessor übertragen wird und daß der größte Teil der Paketempfangsverarbeitung des Computers für nacheinander empfangene Pakete vom Ein-

130085/0635

gangsprozessor durchgeführt wird.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in Figur 1 ein Blockschaltbild zur Erläuterung des Aufbaus

eines herkömmlichen Datenübertragungssystems; Figur 2 eine schematische Darstellung zur Erläuterung eines Paketformats;

Figur 3 ein Blockschaltbild zur Erläuterung eines erfindungsgemäßen Datenübertragungssystems;

Figur 4 ein Blockschaltbild zur Erläuterung eines Verteilers für das Datenübertragungssystem nach Figur 3;

Figur 5 ein Blockschaltbild eines Empfängerwählers für den Verteiler nach Figur 4;

Figur 6 ein Blockschaltbild eines Senderwählers für einen Verteiler nach Figur 4;

Figur 7 ein Blockschaltbild einer Bussteuerung für den Verteiler nach Figur 4 und seine Verbindung mit der Station; und in

Figur 8 ein Blockschaltbild einer Steuerung für den Verteiler nach Figur 4.

Figur 3 zeigt eine Ausführungsform eines erfindungsgemäßen Datenübertragungssystems. Zwischen der bekannten Station 4 zum Senden und Empfangen des Pakets über die Übertragungsleitung 2 und dem Computer 1 und einer Vielzahl von Endgeräten 3 sind ein Verteiler 11/ eine Vielzahl von Eingangsprozessoren 10 oder eine Vielzahl von Endgerät-Schnittstellenprozessoren 12 angeschlossen, die mit den entsprechenden Endgeräten zusammenpassen, so daß die Prozessoren 10, der Computer 1 und die Endgerätschnittstellenprozessoren 12 über einen Bus 13 von der Art verbunden sind, die Daten in beiden Richtungen zwischen den verschiedenen daran angeschlossenen Prozessoren frei übertragen können. Der Einfachheit halber sind hier nur zwei Prozessoren 10 dargestellt. Aus demselben Grunde ist nur ein Endgerät 3 eines Paares mit

130065/0635

dem zugeordneten Endgerätschnittstellenprozessor 12 dargestellt.

Der Computer 1 ist als herkömmlicher Kleincomputer aufgebaut, der aus einer Zentraleinheit 1-1, einem Speicher 1-2, einer Schnittstellenschaltung 1-3 und einem Bus 1-4 zur Verbindung der genannten Baugruppen besteht und mit dem Bus 13 über die Schnittstellenschaltung 1-3 verbunden ist. Der Conputer 1 nimmt die Datenübertragung mit dem Bus 13 vor und führt verschiedene Operationen in Abhängigkeit vom Benutzerprogramm durch, und zwar unter Verwendung des empfangenen Pakets, das im Speicher 1-2 gespeichert ist.

Der Endgerätschnittstellenprozessor 12, der nachstehend auch als Endgerätschnittstelle bezeichnet wird, ist ebenfalls als herkömmlicher Kleincomputer aufgebaut und besteht aus einer Zentraleinheit 12-1, einem Speicher 12-2, Schnittstellenschaltungen 12-3 und 12-4 und einem Bus 12-5 zur Verbindung der vorherigen Baugruppen, so daß die Schnittstellenschaltungen 12-3 und 12-4 mit dem Bus 13 bzw. dem zugeordneten Endgerät 3 verbunden sind. Der Endgerätschnittstellenprozessor 12 steuert die Datenübertragung zwischen dem Bus 13 und dem Endgerät 3.

. Jeder Prozessor 10 ist ebenfalls als herkömmlicher Kleincomputer aufgebaut und besteht aus einer Zentraleinheit 10-1, einer Schnittstellenschaltung 10-2 zur Steuerung der Verbindung mit dem Bus 13, einem Speicher 10-3, einer Steuerschaltung 1O-4 für direkten Speicherzugriff, die auch als DMA-Steuerschaltung bezeichnet wird, um die übertragung des Paketes zwischen dem Verteiler 11 und dem Speicher 10-3 zu steuern, einer Status-Steuerschaltung 10-5 zur Steuerung des Betriebes des Prozessors 10 und einem Bus 10-6 zur Verbindung der obigen Baugruppen. Der Prozessor 10 überträgt das zugeordnete Paket, das von der Station 4 über den Verteiler 11 empfangen worden ist, entweder an den Computer 1 oder die Endgerätschnittstelle 12 und bestimmt die Speicheradresse, bei der das Paket im Speicher 1-2 des Computers 1 zu speichern ist, auf der Basis der Ausgangsadresse des empfangenen

130065/0635

3103706

Paketes in dem Falle, wo dieses Paket eine Nachricht darstellt, die dem Computer 1 zu übermitteln ist.

Außerdem nimmt der Prozessor 10 die erforderliche Verarbeitung vor, mit der das Paket gemäß dem Paketformat aufbereitet und dem Verteiler 11 übermittelt wird, und zwar auf der Basis der vom Computer 1 oder der Endgerätschnittstelle 12 geschickten Daten. Somit nimmt der Prozessor 1O die Datenverarbeitung für die Paketübertragung und den Paketempfang vor, die früher bei einem herkömmlichen System nach Figur 1 vom Computer 1 durchgeführt wurden. Außerdem werden sämtliche Prozessoren 10 parallel betrieben. Infolgedessen wird die Datenverarbeitung für die Paketübertragung und den Paketempfang so beschleunigt, daß die übertragung und der Empfang des Paketes mit hoher Geschwindigkeit zwischen der Übertragungsleitung 2 und dem Computer 1 oder dem Endgerät

3 durchgeführt werden.

Der Verteiler 11 überträgt einerseits das von dar Station 4 empfangene Paket mit hoher Geschwindigkeit an einen der Prozessoren 10 und nimmt andererseits das von einem der Prozessoren 10 abzusendende Paket und führt es der Station

4 zu.

Der Verteiler 11 besteht, wie in Figur 4 dargestellt aus einer Vielzahl von Schnittstellenschaltungen 11-1, die jeweils einem entsprechenden Prozessor 10 zugeordnet und mit ihm verbunden sind, einer Bus-Steuerung 11-3 zur Steuerung der übertragung über einen mit der Station 4 verbundenen Bus 11-4, Gatterschaltungen 11-2-1 und 11-2-2 zur selektiven Verbindung der Bus-Steuerung 11-3 mit einer der Schnittstellenschaltungen 11-1, einem Empfängerwähler 11-2-4 und einem Senderwähler 11-2-5 zur Steuerung dieser Gatterschaltungen, sowie einer Steuerung 11-2-3 zur Steuerung der oben genannten Schaltungen.

Der Bus 11-4 besteht aus einer Datenleitung 11-4-2 zur Übertragung des Pakets, einer Adressenleitung 11-4-1 zur übertragung der Adresse und einer Steuerleitung 11-4-3

130065/0635

zur Übermittlung eines Steuersignals. Die Datenleitung 11-4-2 und die Adressenleitung 11-4-1 sind unter der Steuerung der Bus-Steuerung 11-3 über die Datenleitung bzw» die Adressenleitung im Bus 11-11 und die Gatterschaltungen 11-2-2 bzw. 11-2-1 an eine der Vielzahl von Datenleitungen in einem Zweiweg-Bus 11-13 und eine der Vielzahl von Adressenleitungen im Einweg-Bus 11-12 angeschlossen. Jede der Datenleitungen im Bus 11-12 und jede der Adressenleitungen im Bus 11-13 sind an eine entsprechende Schnittstellenschaltung 11-1 angeschlossen. Jede der Schnittstellenschaltungen 11-1 verbindet die ausgewählte Adressenleitung im Bus 11-12, die ausgewählte Datenleitung im Bus 11-13 und die ausgewählte Steuerleitung des Ausgangs-Bus 11-10 der Steuerung 11-2-3 mit der DMA-Steuerschaltung 10-4 im entsprechenden Prozessor 10 über einen-Zweiweg-Bus 11-6. Jede Schnittstellenschaltung 11-1 ist mit der Status-Steuerschaltung 10-5 im entsprechenden Prozessor 10 über einen Bus 11-5 zur übertragung des Steuersignals verbunden.

Jeder Prozessor 10 versorgt die entsprechende Schnitt-Stellenschaltung 11-1 über den Bus 11-5 mit einem Puffer-Statussignal, das angibt, ob der Pufferspeicherbereich im Speicher 10-3 verwendet wird oder nicht. Dieses Puffer-Statussignal, das von jeder Schnittstellenschaltung 11-1 empfangen wird, wird über einen Bus 11-16 zum Empfängerwähler 11-2-4 übertragen und verwendet, um die Gatterschaltungen 11-2-1 und 11-2-2 so zu steuern, daß das empfangene Paket einem der Prozessoren 10 übermittelt wird, dessen Pufferspeicher nicht benutzt wird. Außerdem schickt jeder Prozessor 10 eine Sendeanfrage aus der Status-Steuerschaltung 10-5 über den Bus 11-5 zu der entsprechenden Schnittstellenschatlung 11-1. Diese Sendeanfrage, die von jeder Schnittstellenschaltung 11-1 empfangen wird, wird über einen Bus 11-17 zum Senderwähler 11-2-5 geschickt und dazu verwendet, die Gatterschaltungen 11-2-1 und 11-2-2

so zu steuern, daß das Paket vom Prozessor 10 abgeschickt werden kann, der die Sendeanfrage erzeugt hat.

1300S5/0S35

Die Steuerung 11-2-3 versorgt jede Schnittstellenschaltung 11-1 über den Bus 11-10 und die DMA-Steuerschaltung 10-4 im entsprechenden Prozessor 10 über den Bus 11-6 mit einem Signal zum Steuern des Sendens und Empfangens eines Paketes durch die Prozessoren 10.

Die Datenübertragung zwischen dem Computer 1, der Endgerätschnittstelle 12, den Prozessoren 10 und der Station 4 wird mit einem herkömmlichen DMA-Verfahren oder Verfahren mit direktem Speicherzugriff durchgeführt. Die Schnitt-Stellenschaltung 1-3 des Computers 1 enthält eine DMA-Schaltung zur Übertragung von Daten mit dem DMA-Verfahren zwischen dem Speicher 1-2 und dem Bus 13. Die Schnittstellenschaltung 12-3 der Endgerätschnittstelle 12 enthält eine DMA-Schaltung zur Übertragung von Daten mit dem DMA-Verfahren zwischen dem Speicher 12-2 und dem Bus 13. Die Schnittstellenschaltung 10-2 des Prozessors 10 enthält eine DMA-Schaltung zur Übertragung von Daten mit dem Verfahren zwischen dem Speicher 10-3 und dem Bus 13.

Die Wirkungsweise des erfindungsgemäßen Datenübertragungssystems werden nachstehend näher erläutert. Empfangsbetrieb

Die Station 4 stellt fest, ob die Stationsadresse 6 des über die Übertragungsleitung 2 empfangenen Paketes 5 mit der Adresse der Station übereinstimmt oder nicht und nimmt das Paket, das gemäß der Beurteilung für die Station bestimmt ist, in den nicht dargestellten Puffer. Dann wird ein Unterbrechungssignal von der Station über die Steuerleitung 11-4-3 im Bus 11-4 zum Verteiler 11 geschickt.Dieses Unterbrechungssignal wird von der Bus-Steuerung 11-3 empfangen, von der es über eine Leitung 11-15 zur Steuerung 11-2-3 übertragen wird.

In Abhängigkeit von dem Unterbrechungssignal auf der Leitung 11-15 sendet die Steuerung 11-2-3 ein Wähl-Befehlssignal zum Empfängerwähler 11-2-4 über eine Leitung 11-18.

Der Empfängerwähler 11-2-4 wird, wie bereits erwähnt, mit dem Puffer-Statussignal von jedem Prozessor 1O über den

"130085/0635

Bus 11-16 versorgt. Dieser Empfängerwähler 11-2-4 wählt, in Abhängigkeit vom Empfang des Wähl-Befehlssignals von der Steuerung 11-2-3 einen Prozessor 10, der ein Puffer-Statussignal auf dem Bus 11-16 erzeugt, das angibt, daß der Puffer nicht benutzt wird.

Wie in Figur 5 dargestellt, enthält der Empfängerwähler 11-2-4 eine erste Gatterschaltung 15 zur Verbindung jeder Leitung vom Bus 11-16 mit einer entsprechenden Leitung eines internen Bus 15-4, der die gleiche Anzahl von Leitungen wie der Bus 11-16 besitzt. Die erste Gatterschaltung 15 wählt nur eine Leitung vom Bus 11-16, auf der ein Puffer-Statussignal vorhanden ist, das angibt, daß der entsprechende Puffer nicht benutzt wird. Ein derartiges Signal wird nachstehend als Puffer-Leer-Signal bezeichnet. Die erste Gatterschaltung 15 überträgt das Puffer-Leer-Signal auf der ausgewählten Leitung an eine entsprechende Leitung vom internen Bus 15-4

Die erste Gatterschaltung 15 enthält die gleiche Anzahl von AND-Gattern 15-1 wie Leitungen vom Bus 11-16, und jedes AND-Gatter 15-1 ist zwischen ein entsprechendes Paar von Leitungen mit einer Leitung vom Bus 11-16 und einer Leitung vom internen Bus 15-4 geschaltet. Die erste Gatterschaltung 15 enthält ferner einen Decodierer 15-2, der an den Bus 11-16 angeschlossen ist. Der Decodierer 15-2 spricht auf die Puffer-Statussignale auf dem Bus 11-16 an, um die AND-Gatter 15-1 über eine Leitung 15-3 so zu steuern, daß nur eine Leitung vom Bus 11-16, auf der ein Puffer-Leer-Signal vorhanden ist, ausgewählt wird, und das Puffer-Leer-Signal auf der ausgewählten Leitung wird zu einer entsprechenden Leitung des internen Bus 15-4 übertragen. Wenn ein Puffer-Leer-Signal auf mehreren Leitungen des Bus 11-16 gleichzeitig vorhanden ist, schaltet der Decodierer 15-2 selektiv nur eines von den AND-Gattern 15-1 ein, die an die verschiedenen Leitungen vom Bus 11-16 angeschlossen sind, z.B. dasjenige AND-Gatter 15-1, das die oberste Position bei den Anordnungen nach Figur 4 oder 5 von derartigen AND-Gattern 15-1 hat.

130065/0635

Somit wird das Puffer-Leer-Signal nur auf der ausgewählten Leitung des Bus 11-16 zu einer entsprechenden Leitung des internen Bus 15-4 übertragen.

Die gleiche Anzahl vor ÄND-Gattem 16 wie Leitungen des internen Bus 15-4 verbindet, jede Leitung des Bus 15-4 mit einer entsprechenden Leitung des Bus 11-9-1, der die gleiche Anzahl von Leitungen wie der interne Bus 15-4 bsitzt. Die AND-Gatter 16 werden vom Wähl-Befehls-Signal auf der Leitung 11-18 eingeschaltet.

Somit liefert der Empfängerwähler 11-2-4 auf einer Leitung des Bus 11-9-1 das Puffer-Leer-Signal in Abhängigkeit vom Wähl-Befehls signal auf der Leitung 11-18. Das Signal auf dem Bus 11-9-1 gibt an, welcher der Prozessoren 10 unter den Prozessoren 10 gewählt worden ist, die das Puffer-Leer-Signal erzeugt haben.

Das Signal auf dem Bus 11-9-1 wird zu der Steuerung 11-2-3 und den Gatterschaltungen 11-2-1 und 11-2-2 übertragen. Das Signal auf dem Bus 11-9-1 wird von der Steuerung 11-10 in der nachstehend beschriebenen Weise verwendet.

In Abhängigkeit vom Wählsignal auf dem Bus 11-9-1 verbinden die Gatterschaltung 11-2-1 für den Adressenbus und die Gatterschaltung 11-2-2 für den Datenbus den Bus 11-11 mit der entsprechenden Leitung vom jeweiligen Bus 11-12 und 11-13, die sich zu der einen Schnittstellenschaltung 11-1 erstreckt, welche dem gewählten Prozessor 10 zugeordnet ist. Somit werden Adressen- und Daten-übertragungsleitungen zwischen einem der Prozessoren 10 und der Station 4 aufgebaut. Dänach sendet die Steuerung 11-2-3 einen Empfangsbefehl R zur Bus-Steuerung 11-3 über eine Leitung 11-7. Die Bus-Steuerung 11-3 spricht auf diesen Empfangsbefehl an und sendet eine Leseanfrage über die Steuerleitung 11-4-3 zur Station 4.

In Abhängigkeit von dieser Leseanfrage sendet die Station 4 die Adresse des Pufferspeicherbereiches im Prozessor 1O und das empfangene Paket zu den Leitungen 11-4-1 und 11-4-2.

Die Adresse im Pufferspeicherbereich wird vorher in der Station 4 gespeichert. Diese Adresse und das Paket werden der

130065/0635

DMA-Steuerschaltung 10-4 im ausgewählten Prozessor 10 über die Bus-Steuerung 11-3, den Bus 11-11, die Gatterschaltungen 11-2-1 und 11-2-2, die Busse 11-12 und 11-13, die Schnittstellenschaltung 11-1 und den Bus 11-6 übermittelt. Die DMA-STeuerschaltung 10-4 informiert die Status-Steuerschaltung 10-5 vom Empfangs des Pakets und die Status-Steuerschaltung 10-5 ändert ihrerseits das Pufferstatus-Steuersignal, das der Leitung 11-5 übermittelt wird, um anzuzeigen, daß der Puffer benutzt wird. Die DMA-Steuerschaltung 10-4 speichert das empfangene Paket im Pufferspeicherbereich im entsprechenden Speicher 10-3, der durch die oben angegebene Adresse bestimmt ist.

Die übertragung des Paketes wird für eine vorgegebene Länge durchgeführt. Wenn diese Paket-Speicheroperationen wiederholt werden, bis sämtliche Pakete im Speicher 10-3 gespeichert sind, sendet die Station 4 ein Empfangs-Beendigungs-Unterbrechungssignal über die Steuerleitung 11-4-3 zur Bus-Steuerung 11-3. Die Bus-Steuerung 11-3 sendet ihrerseits die Unterbrechung über die Leitung 11-15 zur Steuerung 11-2-3.

In Abhängigkeit von dieser Unterbrechung sendet die Steuerung 11-2-3 das Empfangsbeendigungs-Unterbrechungssignal zur DMA-Steuer schaltung 10-4 des Prozessors 1O, der vom Empfängerwähler 11-2-4 gewählt worden ist, und zwar über den Bus 11-10, die Schnittstellenschaltung 11-1 und den Bus 11-6. Dann sendet die DMA-Steuerschaltung 10-4 das Empfangsbeendigungsünterbrechungssignal über den Bus 1O-6 zur Zentraleinheit 10-1.

In Abhängigkeit von dieser Unterbrechung nimmt die Zentraleinheit 10-1 die folgende Verarbeitung in Abhängigkeit vom Verarbeitungsprogramm vor. Zunächst einmal stellt die Zentraleinheit 10-1 fest, ober der Computer 1 oder eines aus der Vielzahl der Endgeräte 3 durch die Knotenadresse 8 des empfangenen Pakets bestimmt ist. In dem Falle, wo das Paket einem der Endgeräte zugeordnet ist, sendet die Zentraleinheit 10-1 darüber hinaus sowohl die Adresse, die der Knotenadresse des Paketes entspricht, als auch den Text im Paket

130065/0636

über die Schnittstellenschaltung 10-2 zum Bus 13. Die Steuerung des Rechtes, den Bus 13 zu benutzen, wird mit einem beliebigen herkömmlichen Entscheidungsverfahren durchgeführt. Eine der Endgerätschnittstellen 12 stellt fest, daß sie von der Adresse auf dem Bus 13 bestimmt worden ist_/ und empfängt und sendet den Text im Paket zum entsprechenden Endgerät 3. In dem Falle, wo die Knotenadresse des empfangenen Paktes des Computer 1 bezeichnet, bestimmt die Zentraleinheit 10-1 auf der Basis der Ausgangsadresse die Adresse im Speicher 1-2 im Computer 1, die das empfangene Paket speichern soll. Zu diesem Zweck versorgt die Zentraleinheit 10-1 den Computer 1 über die Schnittstellenschaltung 10-2 und den Bus 13 mit dem Befehl für die Anweisung des Computers 1, die Speicheradresse für die Ausgangsadresse aus dem Speieher 1-2 im Computer 1 zu lesen.

Beim Empfang der Speicheradresse, die vom Computer 1 über den Bus 13 geschickt wird, versorgt die Zentraleinheit 10-1 den Bus 13 sowohl mit den Daten, die sich aus der Speicheradresse und dem Text des empfangenen Paketes zusammensetzen, als auch mit der den Computer 1 bestimmenden Adresse. Der Computer 1 nimmt die Daten aus dem Bus 13, wenn er von der Tatsache informiert wird, daß die Zuordnungsadresse ihn selbst zuordnet und schreibt den Text des empfangenen Paketes in die Position im Speicher 1-2, die durch die Speicheradresse zugeordnet ist. Nachdem der Pakettext zur Endgerätschnittstelle 12 oder dem Computer 1 geschickt worden ist, versorgt die Zentraleinheit 10-1 im Prozessor 10 die Status-Steuerschaltung 10-5 mit einem Befehl, der das Puffer-Statussignal ändert, welches der Leitung 11-5 von der Status-Steuerschaltung 10-5 geschieht worden ist, um anzuzeigen, daß der Puffer nicht benutzt wird.

Somit ist die Empfangsoperation für ein Paket beendet. In dem Falle, wo die Station 4 ein weiteres Paket während der Empfangsoperation erhält, verwendet die Steuerung 11-2-3 im Verteiler 11 den Empfängerwähler 11-2-4, um damit einen anderen Prozessor 10 zu wählen, der einen Puffer hat_/ welcher

130085/0635

zu dieser Zeit nicht benutzt wird, um die Verarbeitung des neu empfangenen Paketes durchzuführen, wie es oben beschrieben worden ist. Infolgedessen werden die nacheinander von der Station 4 empfangenen Pakete mit der Vielzahl von Prozessoren parallel verarbeitet.
S endebetri eb

Die übertragung vom Computer 1 wird nachstehend beispielsweise erläutert. Wenn die Sendeanfrage vom Benutzerprogramm im Computer 1 abgegeben wird, registriert das Standard-Paketverarbeitungsprogramm im Computer 1 die Paketdaten, die sowohl den Text des Sendepakets als auch die Parameter enthalten, welche vom Benutzer so zugeordnet werden, daß sie zum Text hinzuaddiert werden, um die Knotenadresse und die Ausgangsadresse zu bestimmen, als einen Satz im Speicher 1-2 in einer Übertragungs-Warteschlange.

Um die auf übertragung wartenden Paketdaten nacheinander aus der Warteschlange zu nehmen, sendet jeder Prozessor 10 die Speicheradresse und die Leseanfrage zum Bus 13 über die Schnittstellenschaltung 10-2, wenn der Bus nicht mit einer Sende- oder Empfangsoperation besetzt ist, um dadurch die

auf Übertragung wartenden Paketdaten mit der Schnittstellenschaltung 1-3 des Computers 1 aus dem Speicher 1-2 zu lesen. Wenn die auf Übertragung wartenden Paketdaten herausgenommen werden, werden die Stationsadresse 6, die Knotenadresse 8 und die Ausgangsadresse 9 des Paketes 5 in Abhängigkeit vom Parameter bestimmt, und der Textteil wird zur Aufbereitung des Paketes 5 angefügt. Dann wird eine vorher in Speicher 10-3 angefertigte Sendeanfrage der Status-Steuerschaltung 10-5 des Prozessors 10 von der Zentralein- hext'10-1 zugeführt, um dadurch die Sendeanfrageleitung im Bus 11-5 einzuschalten. Diese Sendeanfrage wird zum Sender wähler 11-2-5 über die Schni-tstellenschaltung 11-1 und den Bus 11-17 des Verteilers 11 übertragen.

Wie in Figur 6 dargestellt, ist der Senderwähler 11-2-5 mit der gleichen Anzahl von Status-Zwischenspeichern 17 wie die Prozessoren 10 ausgerüstet. Der Status-Zwischenspeicher

130065/0635

17 zeigt an, ob die entsprechenden Prozessoren IO in ihrem Sendebetrieb sind oder nicht, land jeder Status-Zwischenspeicher wird in Abhängigkeit von der Sendeanfrage eingestellt, die vom entsprechenden Prozessor 10 über den Bus 11-17 zugeführt wird.

Der Senderwähler 11-2-5 enthält ferner eine Gatterschaltung 18 zur Verbindung des jeweiligen Status-Zwischenspeichers 17 mit einer entsprechenden Leitung vom Bus 11-9-2, welche die gleiche Anzahl von Leitungen wie Status-Zwischenspeicher 17 besitzt. Die Gatterschaltung 18 wählt nur einen der Status-Zwischenspeicher 17, die in gesetztem Zustand sind, und überträgt das Ausgangssignal des gewählten Status-Zwischenspeichers auf eine entsprechende Leitung vom Bus 11-9-2. Die Wählregel der Status-Zwischenspeicher 17 mit der Gatterschaltung 18 kann die gleiche sein, wie die Wählregel der Puffer-Leer-Signale mit dem Empfängerwähler 11-2-4. Somit enthält die Gatterschaltung 18 die gleichen Schaltungselemente wie die erste Gatterschaltung 15 des Empfängerwählers 11-2-4. Das bedeutet, die Gatterschaltung 18 enthält AND-Gatter 18-1, die jeweils zwischen ein Paar aus einem Status-Zwischenspeicher und eine Leitung vom Bus 11-9-2 geschaltet sind, und enthält außerdem einen Decodierer 18-2, der den gleichen Schaltungsaufbau hat wie der Decodierer 15-2 des Empfängerwählers 11-2-4. Der Decodierer 18-2 schaltet eines der AND-Gatter 18-1 über die Leitung 18-3 ein.

Somit liefert der Senderwähler 11-2-5 ein Ausgangssignal des gewählten Status-Zwischenspeichers 17 auf einer entsprechenden Leitung vom Bus 11-9-2. Das Signal auf dem Bus 11-9-2 gibt an, welcher der Prozessoren 10 unter den Prozessoren 1O ausgewählt worden ist, welche eine Sendeanfrage erzeugt haben.

Das Ausgangssignal des Decodierers 18-2 wird AND-Gattern 19 zugeführt, die jeweils über Leitungen 18-3 an die Status-Zwischenspeicher 17 angeschlossen sind, um eines der AND-Gatter 19 einzuschalten, das an den ausgewählten Status-Zwischenspeicher 17 angeschlossen ist. Das eingschaltete AND-

130065/0635

Gatter 19 ermöglicht es, daß der ausgewählte Status-Zwischenspeicher 17 zurückgesetzt wird, nachdem die Sendeoperation beendet ist, wie es nachstehend näher erläutert ist.

Der Senderwähler 11-2-5 enthält ferner ein OR-Gatter 20, das ein OR-Signal von sämtlichen Signalen auf dem Bus 11-9-2 liefert. Das OR-Signal wird der Steuerung 11-2-3 über die Leitung 11-21 zum Sendestartsxgnal geschickt.

Der Bus 11-9-2 enthält die gleiche Anzahl von Leitungen wie der Status-Zwischenspeicher 17. Jede Leitung des Bus 11-9-2 ist an einen entsprechenden Status-Zwischenspeicher 17 mittels einer Gatterschaltung 18 angeschlossen, die im Senderwähler 11-2-5 enthalten ist. Die Gatterschaltung 18 ist so aufgebaut, daß sie nur einen der Status-Zwischenspeicher wählt, der im gesetzten Zustand ist. und liefert das Ausgangssignal des gewählten Zwischenspeichers zu einer entsprechenden Leitung des Bus 11-9-2. Nachdem die Sendeoperation für den Prozessor 10, der dem gewählten Zwischenspeicher entspricht, beendet ist, wird der gewählte Zwischenspeicher in Abhängigkeit von einem Signal auf der Leitung 11-19 zurückgesetzt, wie es nachstehend näher erläutert ist. Die Wählregel der Gatterschaltung kann die gleiche sein, wie es im Zusammenhang mit der ersten Gatterschaltung 15 des Empfängerwählers 11-2-4 erläutert worden ist.

Der Senderwähler 11-2-5 enhält ferner ein OR-Gatter 20, das ein OR-Signal der Signale auf allen Leitungen des Bus 11-9-2 liefert. Das OR-Signal wird der Steuerung 11-2-3 mit der Leitung 11-21 als Sendestartsignal übermittelt.

Das Signal, das so vom Senderwählter 11-2-5 auf dem Bus 11-9-2 erzeugt worden ist, wird durch den Bus 11-9-2 zur Adressen-Gatterschaltung 11-2-1 und zur Daten-Gatterschaltung 11-2-2 ausgegeben, um damit die Daten- und Adressen-Übertragungsleitungen für die Prozessoren 1O und die Station 4 zu setzen. In Abhängigkeit vom Sendestartsxgnal liefert die Steuerung 11-2-3 einen Sendebefehl S über eine Leitung 11-8 zur Bus-Steuerung 11-3. Die Bus-Steuerung 11-3 sendet

130065/0635

die Schreibanfrage zur Station 4, und zwar unter Verwendung der Steuerungsleitung 11-4-3 des Bus 11-4.

Die Station 4 versorgt die DMA-Steuerschaltung 10-5 des gewählten Prozessors in gleicher Weise wie beim Empfangsbetrieb über die bereits genannten Daten- und Adressen-Übertragungsleitungen sowohl mit der Adresse im Pufferbereich des Speichers 1O-3 als auch den Daten zur Angabe, daß das Paket aus dem Speicher 10-3 auszulesen ist, damit die Daten aus dem Speicher 10-3 des Prozessors 10 ausgelesen und zur Übertragungsleitung 2 ausgegeben werden.

Nach diesem Sendevorgang wird ein Übertragungsbeendigungs-Unterbrechungssignal von der Station 4 auf der Steuerleitung 11-4-3 erzeugt. Das so erzeugte Unterbrechungssignal wird zur Bus-Steuerung 11-3 ausgegeben, von der es über eine Leitung 11-14 an die Steuerung 11-2-3 angelegt wird. In Abhängigkeit von dem Übertragungsbeendigungs-Unterbrechungssignal sendet die Steuerung 11-2-3 dieses Unterbrechungssignal zu dem einen Bus 11-10, der durch das vom Bus 11-2-9 empfangene Wählsignal zugeordnet ist, so daß das Unterbrechungssignal über die entsprechende Schnittstellenschaltung 11-1 zur DMA-Steuerschaltung 10-5 im entsprechenden Prozessor 10 übertragen wird. Die DMA-Steuerschaltung 10-5 unterbricht den Prozessor 10.

In Abhängigkeit von diesem Übertragungsbeendigungs-Unterbrechungssignal erzeugt das Programm des Prozessors 10 eine Übertragungsbeendigungsunterbrechung im Computer 1 durch den Bus 13 und die Schnittstellenschaltung 10-2, nachdem die Verarbeitung im Anschluß an die Übertragungsbeendi gung im Prozessor 10 durchgeführt worden ist. In Abhängigkeit von der Übertragungsbeendigungsunterbrechung informiert das Paketverarbeitungsprogramm im Computer 1 das Benutzerprogramm von der Übertragungsbeendigung.

Die Steuerung 11-2-3 versorgt eine Leitung 11-19 mit dem auf der Leitung 11-14 empfangenen Unterbrechungssignal, so daß der gewählte Status-Zwischenspeicher 17 des Sender-

130065/0635

~²²~ 3103788

Wählers 11-2-5 zurückgesetzt wird, wenn das Signal dem gewählten Status-Zwischenspeicher 17 durch das selektiv eingeschaltete AND-Gatter 19 des Senderwählers 11-2-5 geliefert wird. Wenn der gewählte Status-Zwischenspeicher 17 zurückgesetzt wird, wählt der Decodierer 15-2 des Senderwählers 11-2-5 einen der Status-Zwischenspeicher 17, der sich immer noch im gesetzten Zustand befindet, wenn ein solcher vorhanden ist. Somit wählt der Senderwähler 11-2-5 einen anderen Prozessor, der die Sendeanfrage erzeugt hat, wenn irgend ein solcher Prozessor 10 vorhanden ist, und es wird ein neuer Sendevorgang gemäß dem oben beschriebenen Ablauf ausgelöst.

Dies sind die hauptsächlichen Operationen des erfindungsgemäßen Systems. Nachstehend folgt eine zusätzliche Erläuterung über die Wirkungsweise und den Betrieb der Bus-Steuerung 11-3, der Station 4 sowie der Steuerung 11-2-3 unter Bezugnahme auf Figur 7 und 8.
Bus-Steuerung und Station Emp fan gsb e tr i eb

Das Unterbrechungssignal, das von der Station 4 in der oben beschriebenen Weise geliefert wird, wenn sie ein Paket von der Übertragungsleitung 2 empfängt, wird von einem Empfangsteil 4-1 der Station 4 erzeugt und enthält ein Systemunterbrechungssignal und ein Empfangsteil-Identifikationssignal. Diese Signale werden einem AND-Gatter 11-3-2 der Bussteuerung 11-3 jeweils über Leitungen 11-4-3-3 und 11-4-3-4 übermittelt, die zur Steuerleitung 11-4-3 gehören. Das Unterbrechungssignal, das die Bussteuerung 11-3 auf der Leitung 11-15 in der oben beschriebenen Weise in Abhängigkeit vom Unterbrechungssignal von der Station 4 beim Empfang eines Paketes liefert, wird vom AND-Gatter 11-3-2 in Abhängigkeit von den beiden Signalen erzeugt. Wie oben bereits erwähnt, sendet die Steuerung 11-2-3 den Empfangsbefehl R auf der Leitung 11-7 in Abhängigkeit vom Unterbrechungssignal auf der Leitung 11-15. Ersteres und letzteres werden erzeugt, indem lediglich der Empfangsbefehl R auf die Lei-

130065/0635

tungen 11-4-3-1 bzw. 11-4-3-2 innerhalb der Bus-Steuerung 11-3 übertragen werden. Die Leitung 11-4-3-1 ist sowohl an das Empfangsteil 4-1 als auch an einen Sendeteil 4-2 der Station 4 angeschlossen. Die Leitung 11-4-3-2 ist nur an den Empfangsteil 4-1 angeschlossen. In Abhängigkeit von den beiden Signalen startet das Empfangsteil 4-1 den Übertragungsbetrieb des empfangenen Paketes mit dem DMA-Verfahren der oben beschriebenen Art vom darin enthaltenen, nicht näher dargestellten Puffer zum ausgewählten Prozessor 1O mit den Bussen oder Sammelleitungen 11-4-1, 11-4-2 und dem Bus 11-11. Die Busse 11-4-1 und 11-4-2 gehen durch die Bus-Steuerung 11-3 hindurch und sind an den Bus 11-4 angeschlossen. Das Empfangsbeendigungs-Ünterbrechungssignal, das die Station 4 in der oben angegebenen Weise erzeugt, nachdem die übertragung vorüber ist, umfaßt ein Unterbrechungssignal und ein System-Wählsignal, die jeweils den Leitungen 11-4-3-3 und 11-4-3-4 vom Empfangsteil 4-1 der Station 4 übermittelt werden. Das Empfangsbeendigungs-Unterbrechungssignal, das die Bus-Steuerung 11-3 auf der Leitung 11-15 in der angebebenen Weise erzeugt, und zwar in Abhängigkeit vom Empfangsbeendigungs-Unterbrechungssignal von der Station 4, wird wiederum vom AND-Gatter 11-3-2 in Abhängigkeit von den beiden Signalen auf den Leitungen 11-4-3-3 und 11-4-3-4 erzeugt.

Sendebetrieb

Die Schreibanfrage der oben angegebenen Art, welche die Bus-Steuerung 11-3 zur Station 4 in Abhängigkeit von der Sendeanfrage S schickt, welche von der Steuerung 11-2-3 über die Leitung 11-8 geliefert wird, umfaßt ein System-Startsignal und ein Sendeteil-Wählsignal. Ersteres und letzteres werden erzeugt, indem lediglich der Sendebefehl S auf die beiden Leitungen 11-4-3-1 bzw. 11-4-3-5 übertragen wird. Die Leitung 11-4-3-5 ist nur an den Sendeteil 4-2 der Station 4 angeschlossen.. In Abhängigkeit von den beiden Signalen startet der Sendeteil 4-2 die Übertragungsoperation

130065/0635

des Paketes, das mit dem DMA-Verfahren übermittelt wird, und überträgt das übertragene Paket in der oben beschriebenen Weise zur Übertragungsleitung 2. Nach diesem Sendevorgang schickt der Sendeteil 4-2 das Übertragungsbeendigungs-Unterbrechungssignal zur Bus-Steuerung 11-3. Dieses Übertragungsbeendigungs-Unterbrechungssignal enthält ein Unterbrechungssignal und ein Sendeteil-Wählsignal. Ersteres und letzteres werden einem AND-Gatter 11-3-4 der Bus-Steuerung 11-3 mit Leitungen 11-4-3-3 bzw. 11-4-3-6 übermittelt. Das Übertragungsbeendigungs-Unterbrechungssignal, das die Bus-Steuerung 11-3 in der beschriebenen Weise auf der Leitung 11-14 in Abhängigkeit vom Übertragungsbeendigungs-Unterbrechungssignal von der Station 4 sendet, wird vom AND-Gatter 11-3-4 in Abhängigkeit von den Signalen auf den beiden Leitungen 11-4-3-3 und 11-4-3-6 erzeugt. Steuerung Empfangsbetrieb

Das Wähl-Befehlssignal der oben angegebenen Art, das die Steuerung 11-2-3 zum Empfängerwähler 11-2-4 mittels der Leitung 11-18 in Abhängigkeit vom Unterbrechungssignal schickt, das von der Bus-Steuerung 11-3 über die Leitung 11-15 gegeben wird, wenn der Empfangsbetrieb beginnen soll, wird von einem RS-Flip-Flop 11-2-3-5 erzeugt. Das Flip-Flop 11-2-3-5 ist in einem zurückgesetzten Zustand, außer während des Empfangsbetriebes, was nachstehend näher erläutert ist. Das invertierte Ausgangssignal des Flip-Flops 11-2-3-5 schaltet ein AND-Gatter 11-2-3-4 ein. Somit wird das auf der Leitung 11-15 anliegende Unterbrechungssignal durch das AND-Gatter 11-2-3-4 hindurchgeleitet und setzt das Flip-Flop 11-2-3-5.

Das normale Ausgangssignal des Flip-Flops 11-2-3-5 wird dem Empfängerwähler 11-2-4 über die Leitung 11-18 als Wähl-Bef ehlssignal übermittelt. Die erste Verzögerungseinrichtung Dl, die zwischen die normale Ausgangsklemme des Flip-Flops 11-2-3-5 und ein AND-Gatter 11-2-3-7 geschaltet ist, hat eine etwas längere Verzögerungszeit als die Periodendauer

130065/0635

des Unterbrechungssignals, das auf der Leitung 11-15 anliegt. Somit geht das Unterbrechungssignal auf der Leitung 11-15 nicht durch das AND-Gatter 11-2-3-7 hindurch, da dieses Gatter zumindest während der Periodendauer des Unterbrechungssignals abgeschaltet ist. Somit bleibt das Flip-Flop 11-2-3-5, dessen Rücksetzeingang an das AND-Gatter 11-2-3-7 angeschlossen ist, in einem gesetzten Zustand, und das erste Gatter 11-2-3-7 liefert keinerlei Ausgangssignal.

Der Empfangsbefehl R, den die Steuerung 11-2-3 auf der Leitung 11-7 auf der oben beschriebenen Weise in Abhängigkeit vom Wählsignal auf dem Bus 11-9-1 liefert, das der Empfängerwähler 11-2-4 in der angegebenen Weise in Abhängigkeit vom Wähl-Befehlssignal erzeugt, wird von einem OR-Gatter 11-2-3-2 geliefert, indem eine OR-Verknüpfung sämtlicher Signa-Ie auf dem Bus 11-9-1 vorgenommen wird. Es darauf darauf hingewiesen werden, daß das AND-Gatter 11-2-3-7 durch das Ausgangssignal der Verzögerungseinrichtung 11-2-3-6 eingeschaltet wird, wenn eine kurze Zeitspanne vergeht, nachdem das Unterbrechungssignal auf der Leitung 11-15 verschwindet.

Die erste Gatterschaltung 11-2-3-1 ist vorgesehen, um das Empfangsbeendigungs-Unterbrechungssignal von der Steuerung 11-2-3 zu einem der Prozessoren 1O zu übermitteln, der in der oben beschriebenen Weise ausgewählt worden ist, und zwar in Abhängigkeit vom Empfangsbeendigungs-Unterbrechungssignal, das der Bus-Steuerung 11-3 gegeben wird, nachdem die Paketübertragung für den Empfangsbetrieb vorbei ist. Die Gatterschaltung 11-2-3-1 überträgt das Empfangsbeendigungs-Unterbrechungssignal, das von der Leitung 11-15 zugeführt wird, zu einer Leitung des Busses 11-1O in Abhängigkeit vom Wählsignal auf dem Bus 11-9-1. Die eine Leitung des Busses 11-10 wird als diejenige gewählt, die demselben Prozessor 10 entspricht, wie es das Wählsignal auf dem Bus 11-9-1 angibt. Es darf darauf hingewiesen werden, daß das von der Leitung 11-15 zugeführte Empfangsbeendigungs-Unterbrechungssignal hindurchgehen kann, da das AND-Gatter 1-2-3-7 zu dieser Zeit in der beschriebenen Weise eingeschaltet ist. Das

130065/0635

Flip-Flop 11-2-3-5 wird von dem Einpfangsbeendigungs-Unterbrechungssignal zurückgesetzt, das vom AND-Gatter 11-2-3-7 geliefert wird, und zwar nach einer Verzögerungszeit einer zweiten Verzögerungseinrichtung, die mit D2 oder 11-2-3-6 bezeichnet ist.

Die Verzögerungseinrichtung 11-2-3-6 ist vorgesehen, um sicherzustellen, daß das Flip-Flop 11-2-3-5 immer noch in einem gesetzten Zustand bleibt, zumindest während der Periodendauer des Empfangsbeendigungs-Unterbrechungssignals, um somit das Wählsignal auf dem Bus 11-9-1 zumindest während dieser Periode unverändert zu halten. Infolgedessen kann die erste Gatterschaltung 11-2-3-1 das Empfangsbeendigungs-Unterbrechungssignal zum Prozessor 1O übermitteln, der solange beim Empfangsbetrieb besetzt war. Somit ist die Verzögerungszeit der zweiten Verzögerungseinrichtung 11-2-3-6 etwas größer als die Periodendauer des Empfangsbeendigungs-Unterbrechungssignals ausgelegt. Wenn eine kurze Zeitspanne vergeht, nachdem das Unterbrechungssignal auf der Leitung 11-15 verschwindet, wird das Flip-Flop 11-2-3-5 zurückgesetzt und das AND-Gatter 11-2-3-4 abgeschaltet.

Wenn die Verzögerungszeit der Verzögerungseinrichtung 11-2-3-6 danach verstreicht, wird das AND-Gatter 11-2-3-7 abgeschaltet. Die gesamte Schaltung der Steuerung 11-2-3 stellt ihren Ausgangszustand wieder her. Die Station 4 kann dann wieder nach dieser Zeit einen neuen Empfangsbetrieb starten, wenn irgend ein Paket in der Station 4 empfangen worden ist.
Sendebetrieb

Der Sendebefehl S, der von der Steuerung 11-2-3 in Abhängigkeit vom Sendestartsignal auf der Leitung 11-21 in der oben beschriebenen Weise erzeugt werden sollte, wird erzeugt, indem lediglich das Sendestartsignal auf der Leitung 11-21 über die Steuerung 11-2-3 zur Leitung 11-8 übertragen wird.

Wie oben bereits erläutert, wird das Übertragungs-

130065/0635

beendigungs-Unterbrechungssignal von der Bus-Steuerung 11-3 mittels der Leitung 11-14 zur Steuerung 11-2-3 zugeführt. Das Unterbrechungssignal wird zu einer Leitung des Busses 11-1O mittels der zweiten Gatterschaltung 11-2-3-3, auch mit G2 bezeichnet, übermittelt, die auf das Wählsignal auf dem Bus 11-9-2 anspricht. Die Leitung ist diejenige, die demselben Prozessor 10 entspricht, wie es das Wählsignal auf dem Bus 11-9-2 angibt. Das Übertragungsbeendigungs-Unterberechungssignal, das der Leitung 11-19 zugeführt wird, um den gewählten Status-Zwischenspeicher 17 in der angegebenen Weise zurückzusetzen, wird geliefert, indem man das Obertragungsbeendigungs-Unterbrechungssignal auf der Leitung 11-14 durch eine dritte Verzögerungseinrichtung 11-2-3-8 (auch mit D3 bezeichnet) zur Leitung 11-19 durchläßt. Die dritte Verzögerungseinrichtung 11-2-3-8 ist zwischen die beiden Leitungen dazwischengeschaltet, um sicherzustellen, daß das Wählsignal auf dem Bus 11-9-2 sich zumindest nicht ändert, während das Unterbrechungssignal auf der Leitung 11-14 vorhanden ist, um dadurch zu ermöglichen, daß das Unterbrechungssignal zum Prozessor 10 übertragen wird, der solange beim Sendebetrieb besetzt war. Zu diesem Zweck ist die Verzögerungszeit der dritten Verzögerungseinrichtung 11-2-3-8 so ausgelegt, daß sie etwas langer ist als die Periödendauer des Unterbrechungssignals auf der Leitung 11-14.

Die Erfindung ist jedoch nicht auf die oben beschriebene Äusführungsform begrenzt, vielmehr können auch die nachstehenden Abänderungen vorgenommen werden. (i) In dem Falle, wo ein einziger Eingangsprozessor vorgesehen ist, können die Gatterschaltungen 11-2-1 und 11-2-2 weggelassen werden, während der Empfängerwähler 11-2-4, der Senderwähler 11-2-5 und die Steuerung 11-2-3 in Abhängigkeit von der Verringerung der Anzahl von Eingangsprozessoren vereinfacht werden können.

(ii) Die Erfindung kann auch bei einem Übertragungssystem

130065/0635

Anwendung finden, das kein schleifenförmiges übertragungssystem ist, sondern ein System mit einem Aufbau mit Punktzu-Punkt-Übertragung.

(iii) In dem Falle, wo kein Endgerät 3 im System vorhanden ist, ist es nicht erforderlich, Endgerätschn?.ttstellen 12 vorzusehen.

(iv) Die Computer 1 können in einer Vielzahl vorhanden sein, die jeweils in der beschriebenen Weise an den Bus 13 ange- . schlossen sind.

(v) In dem Falle, wo nur ein einziger Computer 1 vorgesehen ist, kann der Bus 13 als Bus 1-4 des Computers 1 vorgesehen sein.

(vi) Der Pufferspeicher 10-3 des Prozessors 10 kann für eine Vielzahl von Paketen vorgesehen sein.

Da einerseits der Paketstrom, der von der übertragungsleitung empfangen wird, prompt zu mindestens einem einer Vielzahl von Paketprozessoren übertragen wird, so daß die meisten Paketverarbeitungsvorgänge, die bislang vom Computer 1 durchgeführt werden, in den Paketprozessoren durchgeführt werden und da andererseits im Falle einer Vielzahl von

Paketprozessoren die Pakete parallel verarbeitet werden, und darüber hinaus die Umwegleitung, welche die Übertragungsleitung und das Endgerät verbindet, nicht vom Computer, sondern vom Prozessor aufgebaut wird, wobei der Endgerätschnitt-Stellenprozessor und der Bus die Verbindung zwischen ihnen bilden, können die folgenden Vorteile erreicht werden: (1) Der Umfang der Verarbeitung des auszuführenden Programmes, um den Paketfluß zwischen dem Benutzerprogramm im Computer und der Übertragungsleitung zu erfassen, wird verringert. Genauer gesagt, die Verarbeitungsvorgänge, die sich auf die Knoten- und Ausgangsadressenfelder im Paket beziehen, werden von den Eingangsprozessoren durchgeführt, so daß die Verarbeitungen beim Computer durch die Übertragung mit dem Bus vorgenommen werden können.

130065/0635

(2) Der Paketfluß mit dem Endgerät und der übertragungsleitung geht nicht durch den Computer hindurch, so daß die Programmverarbeitung des Computers entbehrlich wird.

(3) Die Verarbeitungszeit pro Paket beim Eingangsprozessor

kann in entsprechender Weise auf etwa 1/n mit der Parallelverarbeitung mit den Vielzahl von Eingangsprozessoren verringert werden, wenn diese in einer Anzahl von η vorhanden sind.

(4) Da die Schnittstelle mit der Übertragungsleitung bei hoher Geschwindigkeit in einen aufeinanderfolgenden und direkten Speicherzugriff zu der Vielzahl von Eingangsprozessoren mit leeren Puffern durch die Wirkung des Verteilers übertragen werden kann, auch wenn nur eine Station beteiligt ist, können die parallelen Verarbeitungsvorgänge in ausreichendem Maße durchgeführt werden.

Wie oben bereits erwähnt, kann beim erfindungsgemäßen System der Engpaß der Programmverarbeitungsorganisation beim Computer beseitigt werden, so daß die Paketverarbeitungen bei hoher Geschwindigkeit durchgeführt werden können.

130065/0635

Leerseite

Claims

PATENTANWÄLTE Ί _ _

SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK

MARIAHILFPLATZ 2 4 3, MÖNCHEN 9O POSTADRESSE: POSTFACH 95 O1 6O, D-8OOO MÖNCHEN 95

IS FINCK

HITACHI, LTD. 4. Februar 1981

DEA-25 377

Datenübertragungssystem PATENTANSPRÜCHE

MJ Datenübertragungssystem, gekennzeichnet durch folgende Baugruppen:

eine Station (4), die an eine übertragungsleitung (2) angeschlossen ist, um Daten (5) einschließlich Adresseninformation und Text zu empfangen,

eine Vielzahl von Prozessoren (1O^ die zur Verarbeitung der empfangenen Daten (5) für Parallelbetrieb ausgelegt sind, eine Wähleinrichtung (11) zum selektiven Verbinden der Station (4) mit der Vielzahl von Prozessoren (10), um die empfangenen Daten (5) an einen ausgewählten Prozessor (10) aus der Vielzahl von Prozessoren (10) zu verteilen, einen gemeinsamen Bus (13), der an die Prozessoren (10) angeschlossen ist, und
einen Computer (1), der an den gemeinsamen Bus (13) angeschlossen ist und einen Speicher (1-2) aufweist, um die

13006S/0S3S

empfangenen Daten (5) zu speichern und damit die im Speicher (1-2) gespeicherten Daten zu benutzen.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß jeder Prozessor (1O) eine Einrichtung (10-5) zur Erzeugung einer Speicheradresse in Abhängigkeit von der Adresseninformation (6, 8, 9) in den empfangenen Daten (5) und zum Absenden der Speicheradresse und des Textes zum Computer (1) über den gemeinsamen Bus (13) aufweist.
3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Station (4) eine Einrichtung (11-4; 11-4-3) aufweist, um in Abhängigkeit vom Empfang von Daten (5) auf der übertragungsleitung (2) mit einer die Station

(4) identifizierenden Adresse (6, 8, 9) ein Empfangs-Unterbrechungssignal an die Wähleinrichtung (11) zu legen.
4. System nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Wähleinrichtung (11) eine an den jeweiligen Prozessor (10) angeschlossene Statuseinrichtung (10-5) zur Anzeige des Betriebszustandes der Prozessoren (10), eine Empfängerwähleinrichtung (11-2-3; 11-2-4), die auf die Betriebszustandsanzeige von der Statuseinrichtung (10-5) und das Empfangs-Unterbrechungssignal von der Station (4) anspricht, um einen unbesetzten Prozessor (10) zu wählen, sowie eine Einrichtung (15) aufweist, die auf die Empfängerwähleinrichtung (11-2-4) anspricht, um die

130065/0633

"³" 3193786

Station (4) mit dem ausgewählten Prozessor (10) zur Übertragung der Daten (5) von der Station (4) zum Prozessor (1O) zu verbinden.
5. System nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet , daß jeder Prozessor (1O) eine Einrichtung (10-5) aufweist, um ein Puffer-Stationssignal zur Anzeige des Frei/Besetzt-Zustandes eines Pufferspeichers (1O-3) im Prozessor (10) zu erzeugen, daß die Empfängerwähleinrichtung (11-2-3; 11-2-4) in der Wähleinrichtung (11) einen
Empfängerwähler (11-2-4), der zum Empfang der Puffer-Statussignale von den Prozessoren (10) angeschlossen ist, und eine Einrichtung (10-5) aufweist, um auf der Basis der Puffer-Statussignale ein Wählsignal zur Anzeige eines unbesetzten

Prozessors (1O) zu erzeugen, und daß eine Verbindungseinrichtung (11-1; 11-16) mit einer Gatterschaltung (15) vorgesehen ist, die auf das Wählsignal anspricht, um die Station (4)
mit dem gewählten Prozessor (10) zu verbinden.
6. System nach Anspruch 5, dadurch gekennzeichnet , daß die Verbindungseinrichtung (11-1; 11-16) eine Vielzahl von Schnittstellenschaltungen (11-1) aufweist, die jeweils zwischen die Gatterschaltung (15) und einen entsprechenden Prozessor (10) geschaltet sind.
7. System nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet , daß jeder Prozessor (10) eine

130065/0635

Einrichtung (1O-2) aufweist, um ein Sendeanfragesignal vom Computer (1) an die Wähleinrichtung (11) anzulegen, wenn der Computer (1) der Übertragungsleitung (2) Daten (5) über die Station (4) senden will, und daß die Wähleinrichtung (11) eine Sendewähleinrichtung (11-2-3; 11-2-5) aufweist, die auf das Sendeanfragesignal anspricht, um die Verbindung der Station (4) mit dem Prozessor (1O) vorzunehmen, damit Daten (5) vom Computer (1) über den Prozessor (1O) zur Station (4) übertragen werden.
8. System nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet , daß die Sendewähleinrichtung (11-2-3; 11-2-5) in der Wähleinrichtung (11) einen Senderwähler (11-2-5), der zum Empfang der Sendeanfragesignale von den Prozessoren (10) angeschlossen ist, sowie eine Einrichtung (11-1) aufweist, um einen Sendebefehl an die Station (4) anzulegen, daß die Station (4) eine Einrichtung (4-1) aufweist, die auf den Sendebefehl anspricht, um an die Wähleinrichtung (11) ein Adressensignal in Relation zu einem Speicherplatz (10-3) in einem Prozessor (10) anzulegen, von dem die Daten (5) zu lesen sind, und daß die Sendewähleinrichtung (11-2-3; 11-2-5) eine Einrichtung (18) aufweist, die auf den Senderwähler (11-2-5) anspricht, um das Adressensignal dem ausgewählten Prozessor (10) zu übermitteln, von dem das Sendeanfragesignal empfangen worden ist."

130065/0635
9. System nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß jeder Prozessor (10) eine Einrichtung (10-2) aufweist, um ein Sendeanfragesignal an die Wähleinrichtung (11) vom Computer (1) anzulegen, wenn der Computer (1) Daten (5) der übertragungsleitung (2) über die Station (4) senden willj und daß die Wähleinrichtung (11) eine auf das Sendeanfragesignal ansprechende Sendewähleinrichtung (11-2-5) aufweist, um die Verbindung der Station (4) mit dem Prozessor (10) vorzunehmen, damit Daten (5) vom Computer (1) über den Prozessor (10) zur Station (4) übertragen werden.
10. System nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet , daß die Sendewähleinrichtung (11-2-3; 11-2-5) in der Wähleinrichtung (11) einen Senderwähler (11-2-5), der zum Empfang der-Sendeanfragesignale von den Prozessoren (10) angeschlossen ist, und eine Einrichtung (18-2) zur Steuerung der Gatterschaltung (18) aufweist, um die Verbindung der Station (4) über eine gewählte Schnittstellenschaltung (11-1) zum Prozessor (10) vorzunehmen, von dem das Sendeanfragesignal empfangen worden ist.
11. System nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet , daß jeder Prozessor (10) einen Speicher (10-3) mit einem Speicherplatz aufweist, der zur Speicherung der Daten (5) vom Computer (1) zugeordnet ist, welche der Station (4) übermittelt werden, daß der Sender-

130065/0635

wähler (11-2-5) Mittel aufweist, um einen Sendebefehl an die Station (4) anzulegen, wenn die Station (4) in Abhängigkeit von einem Sendeanfragesignal über die Gatterschaltung (18) mit einem Prozessor (10) verbunden worden ist, und daß die Station (4) Mittel besitzt, um den ausgewählten Prozessor (10) über die Wähleinrichtung (11) ein Adressensignal in Relation zu dem Speicherplatz (10-3) zu übermitteln, bei dem die gespeicherten Daten (5) auszulesen sind.
12. System nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet , daß zumindest ein Endgerät (3) und ein weiterer Prozessor (12) vorgesehen sind, der das Endgerät (3) mit dem gemeinsamen Bus (13) verbindet.
13. System nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die Adresseninformation (6, 8, 9) in den Daten (5) Knoten- und Ausgangsinformation (8, 9) enthält und daß die Prozessoren (12) auf die Knoten- und Ausgangsinformation (9) ansprechende Mittel besitzt, um das Anlegen der Daten (5) an den Computer (1) oder das Endgerät (3) zu steuern.

130085/0635