DE2917942C2

DE2917942C2 - Analog-Digital-Wandler

Info

Publication number: DE2917942C2
Application number: DE2917942A
Authority: DE
Inventors: Claude Jan Principe Frederic le Beek Can; Karel Nijmegen Hart; Maurice Vincent Eindhoven Whelan
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1978-05-11
Filing date: 1979-05-04
Publication date: 1987-02-19
Also published as: NL7805068A; HK19783A; FR2425771A1; JPS54163665A; FR2425771B1; JPH0237729B2; GB2021346A; US4326136A; DE2917942A1; GB2021346B; CA1141441A

Description

11. Analog-Digital-Wandler nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die beiden Widerstandsbahnen (100,101) zwischen den beiden Reihen von Feldeffekttransistoren (113, 114) liegen, und daß die beiden Leiterbahnen (106,107) zu beiden Seiten der beiden Reihen von Transistoren (100,101) liegen (Fig. 6,7).

12. Analog-Digital-Wandler nach Anspruch 11, dadurch gekennzeichnet, daß die beiden Widerstandsbahnen (100, 101) mit einer Isolierschicht (123) überzogen sind, und daß die Drain-Elektroden jeweils beider einander gegenüberliegender Feldeffekttransistoren (113,114) mit dritten Leiterbahnen (HO), die sich über die Isolierschicht erstrecken, verbunden sind (Fig. 6,7,10).

13. Analog-Digital-Wandler nach Anspruch 12, dadurch gekennzeichnet, daß sich die genannten dritten Leiterbahnen (110) an dritte Bahnen (112) aus demselben Material wie die erste (100) und die zweite (101) Widerstandsbahn anschließen, wobei diese dritten Bahnen (112) gleichfalls mit einer Isolierschicht (123) überzogen sind und sich in Richtungen im wesentlichen senkrecht zu der Richtung der zweiten Leiterbahn (106) unter diese zweite Leiterbahn (106) hindurch erstrecken (Flg. 7,10).

14. Analog-Digital-Wandler nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß eine vierte Leiterbahn (103) vorhanden ist, mit deren Hilfe ein Ende (131) der ersten Widerstandsbahn (100) mit demjenigen Ende (132) der zweiten Widerstandbahn (101) verbunden ist, das nicht dem genannten Ende (131) der ersten Widerstandsbahn (100) gegenüberliegt (Flg. 6).

Beschreibung

Die Erfindung bezieht sich auf einen Analog-Digital-Wandler entsprechend dem Oberbegriff des Patentanspruchs 1.

Eine Schwellenschaltung der dort angegebenen Art ist aus der US-PS 38 23 330 bekannt, wobei dir Schaltung als Inverter verwendet wird.

Bei diesen bekannten Schaltungen ist die Größe der Speisespannung für den dynamischen Bereich der Ausgangsspannung mitbestimmend. Daher ist es erwünscht, daß die Speisespannung in bezug auf die Schwellenspannung der verwendeten Transistoren verhältnismä-Der Erfindung liegt die Aufgabe zugrunde, mit Hilfe von derartigen Schwellenschaltungen einen Analog-Digital-Wandler zu realisieren.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 genannten Merkmale gelöst

Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Nach der Erfindung kann ein Analog-Digital-Wandler erhalten werden, wenn eine Anzahl von Schwellen-Schaltungen mit voneinander verschiedenen Schwellen mit einem gemeinsamen Signaleingang kombiniert werden. Jedes Paar /-ter Transistoren bildet bei diesem Analog-Digital-Wandler eine Schwellenschaltung. Zwischen den Gate-Elektroden jeweils der beiden /-ten Transistoren ist stets die gleiche Anzahl von Widerständen vorhanden. Wenn diese alle denselben Wert aufweisen, ist für jedes Paar der Widerstandswert zwischen den beiden Gate-Elektroden gleich, so daß auch die Gleichspannung dazwischen gleich ist.

Wenn der zweite Punkt zwischen den beiden Reihenschaltungen als Eingang gewählt wird, ist von diesem Eingang her die Anzahl von Widerständen zu der Gate-Elektrode des Transistors vom ersten Leitungstyp jedes /-ten Paares stets anders, so daß auch der Schwellwert stets anders ist. Wenn diese Widerstände einander gleich sind, isl der Schwellwert jeder folgenden Schwellenschaltung in der Reihe, die von / = 1 zu / = n+ 1 geht, stets um eine Spannung IR höher, wobei / den Gleichstrom durch diese Widerstände und R den Wert jedes dieser Widerstände darstellen. Wenn die Ruhespannung an diesem Eingang niedriger als der niedrigste Schwellwert ist, wird beim Anlegen einer Eingangsspannung die Anzahl von Schwellenschaltungen, deren Schwelle überschritten wird, ein Maß für diese Eingangsspannung sein.

Entsprechendes gilt, wenn jeder andere Punkt der beiden Reihenschaltungen von &eegr; Widerständen, z. B. der genannte erste Punkt, als Signaleingang gewählt wird.
Bei der zuletzt genannten Ausführungsform können die Mittel, mit deren Hilfe Gleichströme hindurchgeschickt werden, durch eine Gleichspannungsquelle zwischen dem ersten und dem dritten Punkt gebildet werden.

Dabei ist es vorteilhaft, daß ein Eingangswiderstand zwischen dem ersten Punkt und einem Punkt auf konstanter Spannung zur Aufnahme eines Signaleingangsstromes aufgenommen ist. Dieser Signaleingangsstrom führt über dem Eingangswiderstand eine Signalspannung herbei, die, weil über jedem Widerstand der ersten

so und der zweiten Reihenschaltung eine Gleichspannung vorhanden ist, an jedem Punkt dieser Reihenschaltungen vorhanden ist.

Da es mit Rücksicht auf eine vielseitige Anwendbarkeit oft erwünscht ist, Schaltungen nur teilweise als integrierte Schaltung auszuführen, kann der Analog-Digital-Wandler auch gemäß der Weiterbildung nach Anspruch 9 ausgeführt werden.

Eine solche integrierte Schaltung kann sehr einfach mit z. B. externen Verbindungen und Einzelteilen zu ei-

Schwellenspannung von &zgr;. B. 1 V. Um dabei den Hub der Eingangsspannung, der erforderlich ist um die Ausgangsspannung sich von ihrem Minimalwert zu ihrem Maximalwert ändern zu lassen, verhältnismäßig klein zu halten, wird zwischen den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors eine Gleichspannung angelegt, deren Polarität gleich der der anzulegenden Speisespannung ist

&igr; viiiv ou iivi «jviivrviiviiaviiaiiuiig Vi vrvitvi &igr; ntiutn·

grierte Schaltung ist dabei sehr kompakt mit minimalen Verbindungen zwischen den Transistorpaaren vom ersten u.id vom zweiten Leitungstyp, während die Anzahl einander kreuzender Verbindungen auf ein Mindestmaß beschränkt bleiben kann.

Bei dieser integrierten Schaltung ist es vorteilhaft, daß die ersten Feldeffekttransistoren mit ihrem Kanal parallel zu der ersten Widerstandsbahn zwischen der

ersten Widerstandsbahn und der ersten Leiterbahn liegen, wobei von dieser ersten Widerstandsbahn bzw. dieser ersten Leiterbahn Abzweigungen zu den Gate-Elektroden bzw. Source-Elektroden der ersten Feldeffekttransistoren führen, und daß die zweiten Feldeffekttransistoren mit ihrem Kanal parallel zu der zweiten Widerstandsbahn zwischen der zweiten Widerstandsbahn und der zweiten Leiterbahn liegen, wobei von dieser zweiten Widerstandsbahn bzw. von dieser zweiten Leiterbahn Abzweigungen zu den Gate-Elektroden bzw. Source-Elektroden der zweiten Feldeffekttransistoren führen.

Durch die Weiterbildung gemäß Anspruch 10 können die beiden Widerstandsbahnen und die beiden Leiterbahnen mit den Source- und Gate-Elektroden der beiden Reihen von Transistoren ohne einander kreuzende Verbindungen verbunden werden.

Dabei ist es weiter günstig, daß die beiden Widerstandsbahnen zwischen den beiden Reihen von Feldeffekttransistoren liegen, und daß die beiden Leiterbahnen zu beiden Seiten der beiden Reihen von Transistoren liegen.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt

Fig. la eine bekannte CMOS-Inverterschaltung,

Rg. Ib ein zu der Schaltung nach Fig. la gehöriges Diagramm,

Fig. Ic ebenfalls ein zu der Schaltung nach Rg. la gehöriges Diagramm,

Fig. 2a eine weitere bekannte CMOS-Inverterschaltung.

Fig. 2b ein zu der Schaltung nach Fig. 2a gehöriges Diagramm,

Fig. 3a eine Abwandlung der Schaltung nach Fig. 2a,

Fig. 3b eine verbesserte Form der Schaltung nach Fig. 3a,

Fig. 3c ein zu der Schaltung nach Fig. 3b gehöriges Diagramm,

Fig. 4 eine Ausfühmngsform des Analog-Digital-Wandlers nach der Erfindung,

Fig. 5 eine Abwandlung eines Teiles der Schaltung nach Fig. 4,

Fig. 6 den Prinzipaufbau einer integrierten Schaltung, in der die Widerstände und Transistoren der Schaltung nach Fig. 4 auf sehr kompakte Weise angeordnet sind.

Fig. 7 einen Teil der Fig. 6 in detaillierterer Form,

Fig. 8 einen Schnitt durch einen p-Kanaltransistor aus der Schaltung nach Fig. 7 längs der Linie VIH-VIII,

Fig. 9 einen Schnitt durch einen n-Kanaltransistor aus der Schaltung nach Fig. 7 längs der Linie IX-IX,

Fig. 10 einen Schnitt durch die Schaltung nach Fig. 7 längs der Linie X-X, und

Fig. 11 einen Schnitt durch die Schaltung nach Fig. 7 längs der Linie XI-XI.

Fig. la zeigt eine bekannte CMOS-Inverterschaltung mit einem p-Kanalfeldeffekttransistor T_p und einem n-Kanalfeldeffekttransistor T_n. Die Gate-Elektroden beider Feldeffekttransistoren T_p und T_n sind mit einem Eingangsanschlußpunkt 1 und die Drain-Elektroden mit einem Ausgangsanschlußpunkt 2 verbunden. Weiter ist die Source-Elektrode des Transistors T_p mit einem Speisungsanschlußpunkt 3 und die Source-Elektrode des Transistors T_r. mit einem Speisungsanschlußpunkt 4 verbunden.

Wenn die Spannungen an den Anschlußpunkten 1,2, 3 bzw. 4 gleich V,, V₀, Vdd bzw. V₁₅ sind, zeigt Fig. 1 b ein Diagramm, das die Beziehung zwischen der Ausgangsspannung Vo und der Eingangsspannung V; darstellt Wenn die Eingangsspannung V₁ gleich V_ss ist, ist der Transistor T_n nichtleitend und der Transistor T_p leitend und ist die Ausgangsspannung V₀ (in unbelastetem Zustand) gleich V_dd. Wenn die Eingangsspannung V, zunimmt und die Schwellenspannung V_n des Transistors T_n überschreitet (V₁ ■ = V_ss+ V_n), wird der Transistor T_n leitend, während der Transistor T_p weniger gut leitend wird, wodurch V₀ abnimmt Wenn die Eingangsspannung Vi die Schwellenspannung V_p des Transistors T_p überschreitet (V₁ = Vdd — V_p\ wird der Transistor T_p nichtleitend und ist die Ausgangsspannung V₀ gleich V_ss.

Im Umschaltbereich &Dgr; Vist die Ausgangsspannung V₀

nicht genau definierbar und hängt von verschiedenen Parametern ab. Dadurch läßt sich kein genauer Kippunkt definieren.

Fig. Ic zeigt die gleiche Kennlinie wie Fig. Ib für Vdd — Vs₅ = V_n+ Vp. Da in der Kennlinie nach Flg. Ib gilt daß 4V= Vdd- Vss- V_n- V&ldquor; ist, gilt in der Kennlinie nach Fig. Ic: &Dgr; V = O. Der Umschaltpunkt ist bei Vi = V_n+ Vss genau definiert. Dabei ist es jedoch nachteilig, daß der Spannungshub V&i — V_ss des Ausgangssignals V₀ in bezug auf den Hub im Falle der Fig. 1 b, z. B. 2 V in bezug auf 10 V herabgesetzt ist.

Fig. 2a zeigt eine weitere bekannte Schwellenschaltung. Diese entspricht der Schaltung nach Fig. la unter HinzufUgung einer Spannungsquelle 5, die in diesem Beispiel eine Spannung &Dgr; V = Vdd — V_ss — V_n — V_p führt und zwischen den Gate-Elektroden der Transistoren T_p und T_n liegt.

Flg. 2b zeigt das zugehörige Diagramm, das dem Diagramm nach Fig. 1 b entspricht wobei jedoch die Ausgangsspannung V₀ gleich Vdd bleibt, solange die Eingangsspannung V, den Wert V_is+ V_n+ &Dgr;Vnicht überschritten hat Denn erst bei V,= V_ss+ V_n+ &Dgr;&ngr;wird der Transistor T_n leitend. Da davon ausgegangen wird, daß die Quelle 5 eine Spannung 4V= Vdd- Vss- V_n- V_p führt, gilt denn auch: Vi = Vdd- v_P; dies ist der Wert V* bei dem der Transistor Tp nichtleitend wird. Die Ausgangsspannung V₀ weist also einen schroffen Obergang von Vdd zu V_ss für Vi: - V₅S+ &Dgr; V+ V_n= Vdd - Vp auf, ohne daß auf einen großen Ausgangsspannungshub verzichtet werden muß.

Die Spannung der Quelle 5 braucht nicht notwendigerweise den Wert &Dgr; V aufzuweisen. Denn jeder Wert zwischen 0 und &Dgr; V hat eine Verbesserung zur Folge. Wenn die Quelle 5 eine Spannung V_c führt, ist die Breite des Obergangsbereiches gleich &Dgr;&ngr; — V_c in bezug auf

so eine Breite &Dgr; Vin der Situation nach Fig. Ib.

Fig. 3a zeigt eine Möglichkeit die Eingangsspannung Vi, bei der die Schwelle der Schwellenschaltung überschritten wird, unabhängig von V»+ Vj,+ &Dgr; V zu wählen. Dazu ist die Schaltung nach Fig. 2a mit einer Spannungsquelle 6 zwischen der Gate-Elektrode des Transistors Tp und dem Eingangsanschlußpunkt 1 erweitert Wenn diese Spannungsquelle eine Spannung V₄ führt, liegt der Kippunkt bei V,= V₅*+ V_n+ AV- V₆.
Wenn die Polarität der Spannung Vb in bezug auf die Gate-Elektrode des Transistors T_p gleich der der Spannung &Dgr;&ngr; ist können die Quellen 5 und 6 kombiniert werden. Eine solche Schaltung zeigt Fig. 3b. Dabei ist zwischen dem Eingangsanschlußpunkt 1 und der Gate-Elektrode des Transistors T_p eine Spannungsquelle 51 und zwischen dem Eingangsanschlußpunkt 1 und der Gate-Elektrode des Transistors T_n eine Spannungsquelle 52 angeordnet Die Spannungsquelle 51 entspricht dann der Quelle 6 der Fig. 3a und die Reihenschaltung

der Quelle 51 und der Quelle 52 entspricht der Quelle 5 in Flg. 3a.

Wenn die Quelle 51 eine Spannung m &Dgr; V und die Quelle 52 eine Spannung (1 — m) &Dgr; V führt, ist die Gesamtspannung zwischen den Gate-Elektroden der Transistoren T₉ und T_n gleich &Dgr; Vund von dem Parameter m unabhängig. Der Kipppunkt liegt dann bei Vi = Vss+ V_n+ (1 - m)AV\ma kann durch die Wahl des Parameters m eingestellt werden. Flg. 3d zeigt dabei die Kennlinien für m — 1, V₄, V₂,V₄ und 0.

Die Schaltungen nach den Fig. 3a und 3b sind besonders gut dazu geeignet, zu einem Analog-Digital-Wandler zusammengebaut zu werden. Fig. 4 zeigt einen solchen Analog-Digital-Wandler mit vier Schwellenschaltungen.

Die Schaltung enthält zwischen den Punkten 21 und 31 eine erste Reihenschaltung von Widerständen R\, Rp\< Rpi, Rp3 und Ri und zwischen den Punkten 31 und 11 die Reihenschaltung von Widerständen R₃, R_nU R&ldquor;₂ , R_n3 und Ra. Weiter enthält die Schaltung die p-Kanaltransistoren T_p\, T_p2, Tp₃ und T^ und die n-Kanaltransistoren Tnu T&ldquor;2, T_n3 und Tn₄. Die Gate-Elektrode des Transistors Tpu Tp₂, Tp₃, Tpi, T_nU Tm, T_n3 bzw. T_n* ist mit dem Verbindungspunkt zwischen den Widerständen R\ und R_pu R_p\ und Rp₂, Rp₂ und Rp₃, Rp₃ und R₂, R₃ und R_n\,R_n\ und R_n2, RRrO₂ und R_n3 bzw. R_n3 und Ra verbunden. Die Drain-Elektroden jedes Paares von Transistoren T_p\ und 7"&ldquor;i, Tp₂ und T_n2, Tp₃ und T_n3 bzw. Tp₄ und T_n ₄ sind gemeinsam mit einem Ausgangsanschlußpunkt 21, 22, 23 bzw. 24 verbunden. Die Source-Elektroden der Transistoren Tpu Tp₂, Tp₃ und Tpi sind mit dem Speisungsanschlußpunkt 3 und die Drain-Elektroden der Transistoren T_ni, T_n2, T_n3 und T&ldquor;i, mit dem SpeisungsanschluBpunkt 4 verbunden. Um durch die Widerstände zwischen den Punkten 214 und 11 einen Gleichstrom fließen zu lassen, ist eine Zenerdiode 12 mit einer Zenerspannung V₂ zwischen diesen Punkten angeordnet Der Punkt 214 ist über einen Widerstand R, mit einem Punkt 9 konstanten Potentials verbunden. Eine Signalstromquelle 7 schickt Signalstrom über diesen Widerstand R₃. Weiter ist der Punkt 11 mit einer Einstellstromquelle 8 verbunden.

Infolge der Zenerdiode 12 ist über jedem Widerstand in dem Kreis zwischen den Punkten 214 und 11 eine konstante Spannung vorhanden. Wenn die Werte der Widerstände R_p\, Rp₂, Rp₃, R_n\, R_n2 und R_n3 einander gleich sind ist zwischen den Gate-Elektroden jedes Paares von Transistoren T_p] und T_n\, T_p2 und T&ldquor;₂, T_p3 und T_n3, Tpi und Tm dieselbe Gleichspannung vorhanden. Wenn diese Widerstände R_ppU R_p2, Rp₃, Rpi, R&ldquor;\, R_n2, R_n3 und R&ldquor;i einen Wert R₀ und die Widerstände A₁, A₂, A₃ und R* einen Wert V₂ R₀ aufweisen, ist diese Gleichspannung zwischen den Gate-Elektroden jedes Paares gleich V₂ V_x. Für eine optimale Situation muß also gelten: V_z = 2&Dgr; V. Wenn die Schaltung zu &ohgr; Paaren von Transistoren unter Hinzufügung von Widerständen Rp₃ bis Rp_n und R&ldquor;i bis R&ldquor;_n erweitert wird, gilt in diesem Falle nach wie vor: V₂ = 2AV. Auf diese Weise kann also eine große Anzahl von Paaren mit je derselben Gleichspannung zwischen den Gate-Elektroden zusammengefügt werden.

Wenn der Punkt 31 als Signaleingang betrachtet wird, sind die Gate-Elektroden der Transistoren T_n\, T_n2, T_n3 bzw. Toi über Spannungen ¹Ae V₂, V₁₆ V₂, ⁵/₎₆ V₁ bzw. ⁷/₎₆ V_z in bezug auf die Gleichspannung am Eingangsanschlußpunkt 31 verschoben. Die Schaltung nach Flg. 4 besteht also aus vier ineinander geflochtenen Schaltungen nach Fig. 3b mit für die Parameter m den Werten

Wenn der Punkt 11 oder der Punkt 21 als Signaleingang betrachtet wird, kann die Schaltung alsvier ineinander geflochtene Schaltungen nach Flg. 3a betrachtet werden.

Die Signalstromquelle 7 schickt ein Signal durch den Widerstand R_a, über dem eine Signalspannung V, entsteht. Diese Signalspannung ist ebenfalls an jedem Punkt des Widerstandskreises zwischen den Punkten 214 und 11, jedoch in bezug auf den Gleichspannungspegel verschoben, vorhanden.

Wenn mit der Einstellstromquelle 8. die zugleich den Ruhestrom für die Zenerdiode 12 liefert, die Ruhespannung über dem Widerstand R_a derart eingestellt wird, daß beim Fehlen von Signalstrom alle Transistoren T_n\ bis T&ldquor;i ieitend und alie Transistoren T_p\ bis Tp, nichtleitend sind, führen alle Ausgänge 21 bis 24 eine Spannung V₅₅. Wenn Signalstrom angeboten wird, werden bei zunehmendem Signalstrom nacheinander die Transistoren Tpu Tp₂, Tp₃ und Tpi leitend und werden die zugehörigen Transistoren T_n] bis Tm gesperrt, so daß nacheinander die Ausgänge 21,22,23 und 24 die Spannung V^ führen werden. Eine Spannung V_dd an einem Ausgang kann als ein logischer Pegel "1" und eine Spannung V_ss als ein logischer Pegel "0" betrachtet werden. Wenn der Zustand der Ausgänge in einen digitalen Code umgewandelt wird, wird ein Analog/Digital-Wandler erhalten, wobei mit der Stromquelle 8 der Nullpunkt und mit dem Widerstand R₁ die Schrittgröße eingestellt werden kann, d. h. die Signalstromänderung, die erforderlich ist. um eine Änderung des Zustandes eines folgenden Ausgangs herbeizuführen.

Die Schaltung nach Fig. 4 kann zu einer sehr großen Anzahl, z. B. vierundsechzig, von Paaren von Transistoren T_n und Tp erweitert werden.

Was die Ansteuerung und die Einstellung von &Dgr; V anbelangt, gibt es sehr viele Möglichkeiten. Bei der Schaltung nach Fig. 4 kann die Zenerdiode 12 durch eine Spannungsquelle eines anderen Typs ersetzt oder weggelassen werden, wenn eine Stromquelle hinzugefügt wird, die einen stabilisierten Strom durch den Widerstandskreis zwischen den Punkten 214 und 11 schickt Wenn die Zenerdiode 12 fehlt oder wenn eine gesonderte Ruhestromschaltung für die Zenerdiode angebracht wird, kann die Einstellstromqueiie 8 auch unmittelbar mit dem Widerstand R₃ verbunden werden. Weil die Zenerdiode für Signalstrom einen Kurzschluß bildet, kann sie auch mit dem Punkt 11 verbunden werden. Ferner kann das Signal auch direkt als Spannung einem geeigneten Punkt des Widerstandskreises zwisehen den Punkten 214 und 11 zugeführt werden.

Fig. 5 zeigt zur Illustrierung eine andere Weise zur Ansteuerung der Schaltung nach Fig. 4. Dabei siftd der Einfachheit halber die Transistoren Tm bis Tm und 7^i bis Tpi nicht mehr dargestellt

Im Vergleich zu der Schaltung nach Fig. 4 ist die Zenerdiode 12 durch zwei Zenerdioden 13 und 14 je in Reihe mit einer Zenerspannung gleich V₂ V₂ ersetzt Der Knotenpunkt zwischen den beiden Zenerdioden ist mit dem Punkt 31 verbunden, während die Signalstromquel-Ie 7 ebenfalls mit dem Punkt 31 verbunden ist

Eine Schaltung der in Flg. 4 dargestellten Art wird häufig als integrierte Schaltung ausgebildet werden. Zum Erhalten einer vielseitigen Anwendbarkeit werden dann z. B. die Zenerdiode 12, der Einstellwiderstand R₃.

die Signalstromquelle 7 und die Einstellstromquelle 8 der Schaltung nach Flg. 4 nicht in eine solche integrierte Schaltung aufgenommen werden. Dagegen werden aber der Widerstandskreis zwischen den Punkten 4 und

11 und alle Transistoren T_p und T_n aufgenommen werden.

Das Widerstandsnetzwerk und die Feldeffekttransistoren in der Schaltung nach Fig. 4 können, wie sich herausstellt, sehr kompakt integriert werden. Fig. 6 zeigt schematisch das Verbindungsmuster auf der Oberfläche einer derartigen integrierten Schaltung.

Die integrierte Schaltung nach Fig. 6 weist zwischen den Punkten 121 und 131 eine Bahn 100 aus Widerstandsmaterial, in einer praktischen Ausführungsform aus &eegr;-Typ dotiertem Polysilizium, auf, die den Widerstandskreis zwischen den Punkten 21 und 31 nach Fig. 4 bildet Ebenso bildet eine Widerstandsbahn 101 zwischen den Punkten 132 und Ul den Widerstandskreis zwischen den Punkten 31 und !! nach Rg. 4. Die Punkte 131 und 132 (die dem Punkt 31 in Fig. 4 entsprechen) können, wie in Fig. 6 dargestellt ist, mittels einer Metallbahn 103 miteinander verbunden werden. Falls es wünschenswert ist, die Punkte 131 und 132 mit Anschlußstiften der integrierten Schaltung zu verbinden, kann dies auch außerhalb der integrierten Schaltung erfolgen.

Neben der Bahn 100 werden alle Transistoren T_p und neben der Bahn 101 werden alle Transistoren T_n gebildet (diese Transistoren sind in Rg. 7 dargestellt). Abzweigungen 104 und 105 der Widerstandsbahnen 100 bzw. 101 bilden die Anschlüsse der Gate-Elektroden aller Transistoren T_p bzw. T_n. Parallel zu der Bahn 101 erstreckt sich eine Metallbahn 106, von der Abzweigungen 108 Verbindungen mit den Source-Elektroden aller Transistoren T_n herstellen. Diese Metallbahn 106 führt zu einem Anschlußpunkt 4 (entsprechend Rg. 4) für die Zufuhr der Speisespannung V&ldquor;. Ebenso erstreckt sich parallel zu der Bahn 100 eine Metallbahn 107, von der Abzweigungen 109 Verbindungen mit allen Drain-Elektroden aller Transistoren T_p herstellen. Diese Bahn 107 führt zu einem Anschlußpunkt 3 für die Zufuhr der Speisespannung Vdd- MetaHbahnen 110 verbinden die Drain-Elektroden der jeweils einander gegenüber liegenden Transistoren T_p und T_n miteinander und führen jeweils über eine Polysiliziumbahn 112 (um Kreuzung mit der Metallbahn 106 zu erleichtern) zu weiteren Schaltungen oder zu Ausgängen 21,22,23,..., wie bei der Schaltung nach Rg. 4.

Der von einer gestrichelten Linie umrahmte Teil A der integrierten Schaltung nach Rg. 6 ist in Rg. 7 in detaillierterer Form dargestellt. Darin symbolisieren die mit einer gestrichelten Linie angegebenen Rechtecke 113 die Transistoren T_n, deren Source-, Gate- bzw. Drain-Elektroden sich an die Abzweigungen 108, 105 bzw. die Bahnen 110 anschließen. Ebenso symbolisieren die mit einer gestrichelten Linie angegebenen Rechtekke 114 die Transistoren Tp, deren Source-, Gate- bzw. Drain-Elektroden sich an die Abzweigungen 109, 104 bzw. die Bahnen 110 anschließen.

Zur Verdeutlichung des Aufbaus der integrierten Schaltung nach Rg. 6 zeigen die Rg. 8,9,10 und 11 vier in Rg. 7 angegebene Schnitte, wobei Rg. 8 einen Schnitt durch einen p-Kanaltransistor Tp, Rg. 9 einen Schnitt durch einen n-Kanaltransistor T_n, Rg-10 einen Schnitt durch die Drain-Elektroden zweier nebeneinander liegender Transistoren T₉ und T_n und Rg. 11 einen Schnitt durch die Source-Elektroden dieser zwei Transistoren darstellen.

Die Schaltung ist in diesem Beispiel auf einem n-leitenden Substrat 115 aufgebaut, auf dem sich eine verhältnismäßig dicke Siliziumoxidschicht 116 befindet, in der öffnungen (die in Rg. 7 mit den gestrichelten Linien 113 und 114 dargestellt sind) vorgesehen sind. Dies läßt sich in der Praxis dadurch erzielen, daß an den Stellen, an denen dieses Oxid erforderlich ist, das Substrat 115 oxidiert wird. In diesen Öffnungen werden die Transistoren gebildet und sind dann gegeneinander durch das Siliziumoxid 116 isoliert In einer folgenden Stufe werden in den Inseln für die n-Kanaltransistoren z. B. mit Hilfe von Ionenimplantation p-leitende Gebiete 117 erzeugt. In einer folgenden Stufe werden für die p-Kanaltransistoren auf dem p-leitenden Gebiet 117 und für die

&iacgr;&ogr; n-Kanaltransistoren auf dem &eegr;-leitenden Substrat 115 dünne Siliziumoxidschichten 118 erzeugt, die die zu bildende Gate-Elektrode gegen das darunterliegende Halbleitermaterial isolieren. In der folgenden Stufe werden in diesem Beispiel die &eegr;-leitenden Polysiliziumbah nen 100 und 101 zusammen mit ihren Abzweigungen 104 und 105, die auf den Gate-Isolierschichten 118 gebildet werden, und die Polysilizium-Ausgangsbahnen 112 angebracht. In den Gebieten zwischen den Siliziumoxidschichten 116 und 118 werden nacheinander, z. B. durch Diffusion, &eegr;-leitende Schichten 119a bzw. 1196, die die Source-Elektroden bzw. die Drain-Elektroden der zu bildenden p-Kanaltransistoren T_p bilden, und p-leitende Schichten 120a bzw. 120Z>, die die Source-Elektroden bzw. die Drain-Elektroden der zu bildenden n-Kanal transistoren T_n bilden, angebracht In denselben Schrit ten werden p-leitende Kontakte 122a zum Verbinden des p-leitenden Gebietes 117 mit der zu bildenden Source-Elektrodenmetallisierung der p-Kanaltransistoren T_p und &eegr;-leitende Kontakte 1226 zum Verbinden des n-lei tenden Substrats mit der jeweiligen zu bildenden Sour ce-Elektrodenmetallisierung der n-Kanaltransistoren T_n angebracht In einer folgenden Stufe wird Siliziumoxid 123 zum Definieren von Kontaktöffnungen über den Source- und Drain-Elektroden 119a, 119/) , 120a und 1206 und zum Isolieren der Polysiliziumbahnen angebracht, um Kreuzungen mit den Metallbahnen zu ermöglichen, wobei die Enden der Polysiliziumbahnen 112 freigelassen werden, um Kontakt mit den zu bildenden Metallbahnen 110 herstellen zu können. Schließlich werden die Metallbahnen 106,107 und UO, einschließlich der Abzweigungen 104 und 108, z. B. durch das Aufdampfen von Aluminium angebracht.

Der Prinzipaufbau der integrierten Schaltung, die das Widerstandsnetzwerk und die Transistoren T_p und T_n enthält, ist sehr kompakt Dadurch, daß die beiden Teilnetzwerke als zwei antiparallele Bahnen ausgeführt werden, kommt jeder Transistor T_p eines Paares, das zusammen eine Schwellenschaltung (ohne Spannungsquellen) nach Rg. 3 bildet, neben dem zugehörigen

Transistor T_n zu liegen, wodurch sehr kurze und einander nicht kreuzende Verbindungen zwischen ihren Drain-Elektroden erzielbar sind. Weiter können dann die Source-Elektroden aller Transistoren Tp, gleich wie die aller Transistoren T_n, über je eine Bahn mit Abzwei gungen mit den Speisungsanschlußpunkten verbunden werden.

Was die Ausführung im Detail anbelangt, wie sie an Hand der Rg. 7 bis 11 beschrieben ist, sei bemerkt, daß von dieser Ausführung viele Abwandlungen möglich sind und daß sie vor allem durch den Vorgang bestimmt wird, mit dessen Hilfe die integrierte Schaltung hergestellt wird. So kann statt Siliziumoxid ein anderes Isoliermaterial, z. B. Siliziumnitrid, gewählt werden. Für das Widerstandsmaterial Polysilizium können ebenfalls an dere Materialien, z. B. Titan gewählt werden. Statt auf gebrachter Widerstandsbahnen können z. B. auch Widerstandsbahnen durch eine p- oder &eegr;-Diffusion in das Substrat gebildet werden.

Was den Prinzipaufbau nach Fig. 6 anbelangt, ist es z. B. auch möglich, die Speisungsbahnen 106 und 107 zwischen den beiden Reihen von Transistoren und die Widerstandsbahnen 100 und 101 zu beiden Seiten der beiden Reihen von Transistoren anzubringen.

Hierzu 4 Blatt Zeichnungen

10

ji 15

²⁰

25

30

35

40

45

50

55

60

65

Claims

Patentansprüche

1. Analog-Digital-Wandler mit einer Schwellenschaltung mit einem ersten Feldeffekttransistor von einem ersten Leitungstyp mit einer Gate-Elektrode, einer Source-Elektrode und einer Drain-Elektrode, einem zweiten Feldeffekttransistor von einem zweiten komplementären Leitungstyp mit einer Gate-Elektrode, einer Source-Elektrode und einer Drain-Elektrode, einem Eingangsanschlußpunkt, der mit den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors verbunden ist, einem ersten bzw. zweiten Speisungsanschlußpunkt, der mit der Source-Elektrode des ersten bzw. zweiten Feldeffekttransistors verbunden ist. ersten Mitteln zum Anlegen einer Speisespannung zwischen dem ersten und dem zweiten Speisungsanschlußpunkt und zweiten Mitteln zum Anlegen einer Gleichspannung zwischen den Gate-Elektroden des ersten und des zweiten Feldeffekttransistors mit einer Polarität gleich der der anzulegenden Speisespannung, dadurch gekennzeichnet, daß der Analog-Digital-Wandler eine Parallelschaltung von (n+ 1) Schwellenschaltungen aufweist, wobei die Source-Elektroden der n+ 1 Feldeffekttransistören (T_pi bis Tp> ) vom ersten Leitungstyp gemeinsam mit dem ersten Speisungsanschlußpunkt (Vdd) verbunden sind und die Source-Elektroden der &lgr;+ 1 Feldeffekttransistoren (T_n\ bis 7"^) vom zweiten Leitungstyp gemeinsam mit dem zweiten Speisungsanschlußpunkt (V₁₅) verbunden sind, und wobei jeweils die Drain-Elektrode des /-ten Feldeffekttransistors (Tp) vom ersten Leitungstyp gemeinsam mit der Drain-Elektrode des /-ten Feldeffekttransistors (T_n) vom zweiten Leitungstyp mit einem /-ten Ausgangsanschlußpunkt (2/) verbunden ist, und wobei die Gate-Elektroden der n+ 1 Feldeffekttransistoren (Tpi bis Tpi) vom ersten Leitungstyp und die Gate-Elektroden der n+ 1 Feldeffekttransistoren (T&ldquor;\ bis &Tgr;,*) vom zweiten Leitungstyp mit einem gemeinsamen Eingangsanschlußpunkt (214) gekoppelt sind, daß sämtliche zweite Mittel n+ 1 Schwellenschaltungen eine erste Reihenschaltung von &eegr; Widerständen (R_p\ bis Rpi) zwischen einem ersten (214) und einem zweiten (31) Punkt und eine zweite Reihenschaltung von &pgr; Widerständen (R&ldquor;\ bis R_nj) zwischen dem zweiten Punkt (31) und einem dritten (11) Punkt bilden; daß jeweils der /-ten Widerstand (R_p) aus der ersten Reihenschaltung, von dem ersten Punkt her (214) gerechnet, zwischen die Gate-Elektroden eines i-ten und eines (i+ 1)-ten Feldeffekttransistors (T_p&ldquor; Tpi+1) vom ersten Leitungstyp und jeweils der /-ten Widerstand (R_n) aus der zweiten Reihenschaltung, von dem zweiten Punkt (31) her gerechnet, zwischen die Gate-Elektroden eines iten und eines (i+ I)-ten Feldeffekttransistors (T_n,, T&ldquor;i+1 ) vom zweiten Leitungstyp aufgenommen ist, wobei / eine positive ganze Zahl zwischen 1 und &eegr; ist und daß Mittel (12) vorhanden sind, mit deren Hilfe Gleichströme durch die erste und die zweite Reihenschaltung geschickt werden (Fig. 4).

2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der erste Punkt (214) den Eingangsanschlußpunkt bildet (Flg. 4).

3. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der erste Punkt (214) über einen Widerstand (R]) mit der ersten Reihenschaltung fÄpi bis Rp₃) verbunden ist (Rg. A).

4. Analog-Digital-Wandler nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß ein Eingangswideratand (Rs) zwischen den ersten Punkt (214) und einen Punkt (9) auf konstanter Spannung zur Aufnahme eine Signaleingangsstroms aufgenommen ist (Rg. 4).

5. Analog-Digital-Wandler nach Anspruch 4, dadurch gekennzeichnet, daß der Wandler eine Einstellstromquelle (8) enthält, mit deren Hilfe ein Einstellstrom durch den Eingangswiderstand (R_a) geschickt wird (Rg. 4).

6. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Punkt (31) den Eingangsanschlußpunkt bildet (Rg. 5).

7. Analog-Digital-Wandler nach Anspruch 6, dadurch gekennzeichnet, daß der zweite Punkt (31) über einen ersten Widerstand (R2) mit der ersten Reihenschaltung (R_p\ bis R_pi) und über einen zweiten Widerstand (Ri) mit der zweiten Reihenschaltung (R&ldquor;\ bis Ä_n4) verbunden ist (Rg. 5).

8. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die genannten Mittel (12) zum Hindurchschicken von Gleichströmen durch eine Gleichspanr.ungsquelle (12) zwischen dem ersten (214) und dem dritten Punkt (11) gebildet sind (Rg. 4).

9. Analog-Digital-Wandler nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Wandler zumindest teilweise als integrierte Schaltung ausgebildet ist, wobei diese Schaltung eine erste (100) und eine zweite (101) Widerstandsbahn enthält, die sich in im wesentlichen parallelen Richtungen erstrecken; eine Reihe von &pgr; ersten Feldeffekttransistoren (114) von einem ersten Leitungstyp, in einer Reihe im wesentlichen parallel zu der ersten Widerstandsbahn (100) liegen; eine Reihe von &eegr; zweiten Feldeffekttransistoren (113) von einem zweiten, komplementären Leitungstyp, die in einer Reihe im wesentlichen parallel zu der zweiten Widerstandsbahn (101) liegen, wobei jeweils ein erster Feldeffekttransistor (114) einem zweiten Feldeffekttransistor (113) gegenüberliegt; eine erste Leiterbahn (107) die im wesentlichen parallel zu der Reihe erster Feldeffekttransistoren (114) liegt, und eine zweite Leiterbahn (106), die im wesentlichen parallel zu der Reihe zweiter Feldeffekttransistoren (113) liegt, wobei die Gate-Elektroden (104) der ersten Feldeffekttransistoren (114) jeweils mit der ersten Widerstandsbahn (100), die Gate-Elektroden (105) der zweiten Feldeffekttransistoren (113) jeweils mit der zweiten Widerstandsbahn (101), die Source-Elektroden (109) der ersten Feldeffektransistoren (114) jeweils mit der ersten Leiterbahn (107), die Source-Elektroden (108) der zweiten Feldeffekttransistoren (113) jeweils mit der zweiten Leiterbahn (106) und die Drain-Elektroden der jeweiligen ersten Feldeffekttransistoren (114) mit den Drain-Elektroden der gegenüberliegenden zweiten Feldeffekttransistoren ( 113) verbunden sind (Rg. 6, Fig. 7).

10. Analog-Digital-Wandler nach Anspruch«), dadurch gekennzeichnet, daß die ersten Feldeffekttransistoren mit ihrem Kanal parallel zu der ersten Widerstandsbahn (100) zwischen der ersten Widerstandsbahn (100) und der ersten Leiterbahn (107) liegen, wobei von dieser ersten Widerstandsbahn (100) bzw. von dieser ersten Leiterbahn (107) Ab-

zweigungen (104, 109) zu den Gate-Elektroden bzw. Source-Elektroden der ersten Feldeffekttransistoren (114) führen, und daß die zweiten Feldeffekttransistoren (113) mit ihrem Kanal parallel zu der zweiten Widerstandsbahn (101) zwischen der zweiten Widerstandsbahn (101) und der zweiten Leiterbahn (106) liegen, wobei von dieser zweiten Widerstandsbahn (101) bzw. von dieser zweiten Leiterbahn (106) Abzweigungen (105,108) zu den Gate-Elektroden bzw. Source-Elektroden der zweiten Feldeffekttransistoren (113) führen (Rg. 6,