DE2917017A1

DE2917017A1 - Erzeugung von takt- bzw. zeitsignalen

Info

Publication number: DE2917017A1
Application number: DE19792917017
Authority: DE
Inventors: Clair Richard Paul St
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 1978-04-26
Filing date: 1979-04-26
Publication date: 1979-10-31
Also published as: JPS6223495B2; CA1129504A; GB2020072B; JPS54142963A; FR2424671A1; DE2917017C2; US4231104A; GB2020072A; FR2424671B1

Description

Ü.SoSer.No. 900, 139

Fileds April 26, 1878

TERADYNE, INC., Boston, Massachusetts, (V.St.A.)

Erzeugung von. Takt- bzw„ Zeitsignalen

Die vorliegende Erfindung betrifft die Erzeugung von Zeitsignalen.

Stabile Taktgeneratoren, wie beispielsweise Quarzoszillatoren wurden verwendet, um eine Reihe von Zeitsignalen mit von Signal zu Signal variablen Intervallen durch das Programmieren digitaler Zähler zum Triggern der Seitsignale bei vorbestimmten Taktanzahlen des Taktgenerators zu erzeugen. Obwohl Verzögerungsleitungen mit Abgriffen, die ein Auflösungsvermögen (resolution) bzw«, eine Auflösung {beispielsweise 1 nsec) aufweisen, die größer ist als die Auflösung (beispielsweise 16 nsec) des Taktgenerators, verwendet wurden, um zusätzlich Signale in bezug auf den Anfang der Reihe zu verzögern,, war die Auflösung der Zeitsignalintervalle in

909844/1011

ORIGINAL INSPECTED

solchen Systemen durch die Auflösung des Taktgenerators begrenzt, wobei die Periode des Zeitsignals gleich der Periode des Quarzoszillators oder ein ganzzahliges Vielfaches davon war.

Die vorliegende Erfindung gibt einen einfachen, billigen und sehr präzisen Zeitsignalgenerator an, bei dem die Periode der von einem Taktgenerator mit einer festen Periode abgeleiteten Zeitsignale zu der Periode des Taktgenerators asynchron sein kann (d.h. die Periode der Zeitsignale ist nicht gleich oder ein ganzzahliges Vielfaches der Periode des Taktgenerators). Die Periode der Zeitsignale kann durch ein Programm auf einer intervallmäßigen Basis geändert werden, wobei die Auflösung größer als die des Taktgenerators ist.

Hauptsächlich weist die Erfindung gemäß einer Ausführungsform eine Kombination aus einem Taktgenerator und einem programmierten Zähler auf, dessen Ausgangssignale zur Erzeugung des Zeitsignals einer variablen Verzögerungsleitung eingegeben werden. Es ist eine programmierbare Einrichtung zum wiederholten Ändern der Verzögerung für aufeinanderfolgende Signale vorgesehen.

Bevorzugte Ausführungsformen weisen eine Verzögerungsleitung mit Anzapfungen auf, die eine Auflösung besitzt, die wenigstens 10 mal so groß ist wie die des Taktgenerators.

Bei weiteren bevorzugten Ausführungsformen verschiebt eine zweite programmierte Verzögerungsleitung den Grundtakt in bezug auf die Phase, um ein abgeleitetes Taktsignal zu erzeugen, das dieselbe Periode wie die Periode des Grundtaktes aufweist, aber zeitverschoben ist, so daß ein Taktsignal gleichzeitig mit jedem Zeitsignal erscheint.

309&U/1Ö11

Bei einer weiteren Ausführungsform der Erfindung werden die so abgeleiteten Takt- und Zeitsignale der Reihe nach verwendet, um einen weiteren programmierten Zähler nacheinander vorzustellen und zurückzustellen, um Zeitflanken zu erzeugen, die zur Steuerung eines Impulsgenerators geeignet sind. Der Generator erzeugt eine Reihe von Impulsen, deren Länge und Abstände Impuls für Impuls programmiert werden können, wobei die Auflösung größer ist als die des Grundtaktgenerators.

Im folgenden werden die Erfindung und deren Ausgestaltungen im Zusammenhang mit den Figuren erläutert. Es zeigt:

Figur 1 ein Blockschaltbild eines Kreises zur Ableitung von Takt- und Zeitsignalen von dem Signal eines Quarzoszillators,

Figur 2 ein Blockschaltbild eines Kreises zur Verwendung bzw. Anwendung der nach der Figur 1 abgeleiteten Takt- und Zeitsignale, um zur Steuerung eines Impulsgenerators Zeitflanken-Signale zu erzeugen,

Figur 3 ein Zeitdiagramm, das die Arbeitsweise der Anordnung nach der Figur 1 darstellt.

Schaltung

In der Figur 1 ist ein voreinstellbarer 8-Bit-Zähler 10 vorgesehen, um die Ausgangssignale T_QSC des Quarzoszillators 12 mit einer Periode von 16 nsec zu zählen. Bei Zählständen, die durch dem Zähler von dem Speicher 16 (ein RAM mit einer Breite von 8 Bit mal 16 Worte) eingegebene Zahlen bestimmt werden, erzeugt der Zähler Impulse T für die Verzögerungsleitung 20. T wird auch an den Vorwähl-Eingang 18 des Zählers

909844/1011

zurückgekoppelt. Der Oszillator 12 erzeugt auch direkt an der Verzögerungsleitung 24 T₀₀ Signale. Jede Verzögerungsleitung 20 und 24 weist eine Auflösung von 1 nsec und ein totales Verzögerungsvermögen von 15 nsec auf. Die Verzögerungsleitungen 20 und 24 werden gewöhnlich durch eine in dem 4-Bit-Register 28 gespeicherte Verzögerungszeit-Zahl gesteuert, um jeweils Zeitsignale T und Taktsignale T₀ zu erzeugen.

Der Speicher 30 (ein RAM mit einer Breite von 4 Bit mal 16 Worte) speichert Zahlen zur Änderung der Verzögerung für das Inkrement-Register 28 für aufeinanderfolgende T -Signale. Der 4-Bit-Addierer 31 addiert die in dem Speicher 30 und in dem Register 28 gespeicherten Zahlen und jedes T -Signal verursacht, daß die Summe in das Register eingeführt wird. Der Addier+1-Kreis 32 (ein durch T₀₀ und T getaktetes Register) ist vorgesehen, um von dem Addierer 31 einen übertrag zu erhalten, wenn die Kapazität (15) des Registers 28 überschritten wird, und um den Zähler 10 für eine Zählung nach dem Empfang des Übertrags zu sperren.

Der Eingang 33 ist mit einem Computer verbunden, um die Zahl-Zahlen und die Verzögerungs-Anderungszahlen in die Speicher und 30 einzugeben und um auszuwählen, welche Zahlen an den Ausgängen des Speichers zu irgendeiner vorgegebenen Zeit anliegen»

In der Figur 2 ist ein 8-Bit-Zähler 34 zum Zählen der T Impulse vorgesehen. Der Zähler 34 wird durch Tm zurückgesetzt. Der 8-Bit-Koinzidenzdetektor 38 erzeugt einen Impuls am Ausgang 42, wenn der am Zählerausgang aufsummierte Zählerstand gleich einer in dem Speicher

ι § © L k ß 1 0

(ein RAM mit einer 8-Bit-Breite mal 16 Worte) gespeicherten Zahl ist. Der Ausgang 42 wird in der Verzögerungsleitung 44 mit einer Auflösung von 1 nsec bis zu 15 nsec verzögert. Die Verzögerungszeit wird durch eine im Speicher 46 (ein RAM mit einer 4-Bit-Breite mal 16 Worte) gespeicherte Verzögerungszeitzahl ausgewählt, um ein erstes Zeitflankensignal, das "verzögerte Ausgangssignal 1" zu erzeugen. Ein zweites Zeitflankensignal, das "verzögerte Ausgangssignal 2" wird in ähnlicher Weise durch den 8-Bit-Koinzidenzdetektor 52, die 0 bis 15 nsec Verzögerungsleitung 54, den Speicher 56 und den Speicher 58 erzeugt. Die verzögerten Ausgangssignale 1 und 2 werden an den Setzeingang und an den Rucksetζeingang des Flip-Flops 60 angelegt, um eine Impulsreihe am Ausgang 62 zu erzeugen. Der Eingang 64 von einem Computer speist und steuert die Speicher 40, 46, 56 und 58.

Betriebsverfahren

Die Figur 3 zeigt die Anwendung des Kreises nach der Figur 1 zur Erzeugung eines Zeitsignals T₀. _T mit einer Periode von 50 nsec für 8 solcher Perioden A bis H. Vor der Periode A koinzidieren die Signale Tm/ ^TSYN ^{Und T}OSC ^*^h· ^{daß die} Verzögerungen der Signale ™^ und T,__cr, Null waren) . 50 nsec (drei Perioden von 16 nsec des Signals Tq_SC plur. 2 nsec) nach dieser Koinzidenz erscheint das Signal Τ_Λτπτ,_Λ, so daß die Zählerstandszahl 3 (die zuvor in dem Speicher 16 gespeist war) durch den im Falle der Koinzidenz erscheinenden Impuls T in den Zähler 10 gespeist wird. Die Verzögerungsänderungszahl 2 (die zuvor in dem Speicher 30 gespeist war) wird in dem Register 28 durch den Addierer 31 zu der Verzögerungszeitzahl 0 addiert und die Summe 2 wird durch T_Q „ bei der Koinzidenz in das Register 28 gespeist, um Verzögerungen von 2 nsec für die Verzögerungsleitungen 20 und

90084

auszuwählen. Der Zähler 10 zählt von 3 mit jedem T_OSfI Eingangssignal um einen Zählschritt nach unten und erreicht nach 3 T~_ar, Takten (3 χ 16 = 48 nsec) den Wert 0 und erzeugt ein T_r Signal, das wiederum um 2 nsec in der Verzögerungsleitung 20 verzögert wird, um das Signal T zu erzeugen.

O* x

Das erste Signal T_q ^ in der Periode A erscheint 18 nsec (16 nsec der Periode von T__qr, plus eine Verzögerung von 2 nsec in der Verzögerungsleitung 24) nach dem Beginn der Periode A. Es folgen ihm zwei weitere Τ_ςγΝ Signale bei Intervallen von 16 nsec. Dies bedeutet, daß jedes T_gYN Signal um 2 nsec gegenüber seinem entsprechenden ^T _osc Signal verzögert ist, so daß das letzte T Signal der Periode A mit dem Signal T_Q zusammenfällt.

50 nsec (3 Perioden des Signals T _o plus 2 nsec) nach dem Signal ^T _0ÜTA erscheint das Signal "¹O₁Jr₁Ig/ und weil der Zähler mit jedem Beginn jeder T_o„ -Periode einen neuen Zählbetrieb startet wird die Zählzahl 3 wieder von dem Speicher 16 durch das Signal T^ in den Zähler gespeist. Die Verzögerung der Signale T^_cr, und T_n muß um 2 nsec auf 4 nsec vergrößert werden, daß das Signal Τ_ΟΠΤΒ zur gewünschten Zeit in bezug auf das Signal T_._Tim-, d.h. sechs gezählte T^_er, Perioden (96 nsec) plus eine Verzögerung von 4 nsec (insgesamt 100 nsec) nach dem Beginn der Periode A erscheint. Die bereits in dem Addierer 31 vorhandene Summe 4 wird durch das Signal T

OUTa in das Register 28 eingespeist,um Verzögerungen von 4 nsec für die Verzögerungslextungen 20 und 24 auszuwählen. Der Zähler 10 und die Verzögerungslextungen erzeugen dann eine Reihe von 3 T_q Takten bei Intervallen von 16 nsec, wobei der erste T_CVTa Takt 18 nsec (14 plus 4) nach dem Signal Τ__Τ7α,,.

erscheint und wobei der letzte Takt der T™ Takte (50 nsec nach T) mit dem Signal T_nnn,_ zusammenfällt.

Der Zähler 10, der Speicher 16 und die Verzögerungs-

leitungen 20 und 24 arbeiten in Perioden C bis G in derselben Weise, um aufeinanderfolgend T Zeitsignale und Taktsignalezu erzeugen. Die Zahl 3 wird in jeder

Periode in den Zähler eingespeist und die Verzögerung der Signale T und Tq_SC vergrößert sich bei jeder nachfolgenden Periode um 2 nsec, so daß sich, während das erste T Signal jeder Periode immer 18 nsec nach dem vorangehenden Signal T _T erscheint und das letzte T„ Signal mit dem Signal T zusammenfällt, sowohl das Signal T_SYN als auch das Signal T_QUT in bezug auf das Signal T_QSC zeitlich um einen Betrag verschieben, der sich einer vollen Periode des Signals annähert.

Während der Periode H wird die geforderte sich aufsummierte Verzögerungszeit 16 nsec (dies entspricht einer Periode des Signals ¹S^a_n) und dies überschreitet das Vermögen bzw. die Kapazität der Verzögerungsleitungen 20 und 24 des Registers und des Addierers. Wenn der Addierer 31 zur Verzögerungszahl der Periode G (14) den Wert 2 addiert, wodurch bewirkt wird, daß die Summe 16 wird, erzeugt der Addierer ein Übertrags- Ausgangssignal, das an den Addier+1-Kreis 32 gegeben wird, und gibt ein Ausgangssignal des Wertes 0 an das Register 28. Das Übertrags-Ausgangssignal sperrt den Zählvorgang des Zählers 10 für einen Zählschritt und das gesperrte T_ncn Signal löscht den Kreis 32, so daß der Zähler 10 wieder mit demZählen beginnt. Die Signale T_SYN und T_0UT der Periode H fallen daher wieder mit dem Signal Τ^_ο_ zusammen und die Zeitbeziehung zwischen den Signalen T _τ, ^τ und T_00n entspricht der Zeitbeziehung, die zwischen diesen Signalen am Beginn der Periode A herrschte.

Wenn die Periode des Signals T_QUT so gewählt wird, daß

9098U/1011

sie beispielsweise 53 nsec beträgt, ist die in das Register eingespeiste Zahl-Zahl wieder 3, die Verzögerung der Signale T-, und T^_cr, durch die Verzögerungsleitungen 20 und 24 beträgt jedoch in der ersten Periode 5 nsec und steigt mit jeder folgenden Periode um 5 nsec. Nach drei Perioden beträgt die aufsummierte Verzögerungszeit 15 nsec und für die vierte Periode erzeugt der Addierer ein übertrags-Ausgangssignal für den Addier+1-Kreis, wenn die geforderte Verzögerung 20 nsec beträgt, um einen Zählschritt zu sperren, und die Verzögerungen der Verzögerungsleitung werden 4 nsec (d.h. entsprechend dem Überschuß von 20 nsec über 16 nsec). Während der nächsten Periode werden 5 nsec zu den 4 nsec addiert, was eine Verzögerung von 9 nsec ergibt usw..

Es können ungleichmäßige Perioden des Signals T_nnT durch eine geeignete Auswahl der in dem Speicher 16 gespeicherten Zahl-Zahlen und der in dem Speicher 30 gespeicherten VerzÖgerungsänderungs-Zahlen erzeugt werden. Zum Beispiel wären für aufeinanderfolgende Perioden des Signals T_n von 50 nsec, 69 nsec und 28 nsec die Zähl- und Verzögerungsänderungs-Zahlen (vorausgesetzt, daß die Folge der Perioden des Signals Τ_οπτ ^2U einer Zeit begann, zu der die Signale und Tq_SC zeitlich zusammenfallen):

^TouT-^periode

Zählerstandszahl VerzÖgerungszahl Verzögerungs-

änderungs-Zahl

50 nsec 69 nsec 28 nsec

2 nsec 7 nsec

3 nsec

+5 -4

so daß das Signal Tm 50 nsec (3 Zählungen plus 2 nsec),

909844/1011

119 nsec (7 Zählungen plus 7 nsec) und 147 nsec (9 Zählungen plus 3 nsec) nach dem Beginn der Folge auftreten würde.

Die Figur 2 stellt die Verwendung der Signale Tm und T_gYN zur Erzeugung von Zeitflanken-Signalen und einer Impulsreihe von auswählbaren Abständen und Breiten dar. Τ_ςγΝ Signale takten den Zähler 34, um das verzögerte Ausgangssignal 1 (das das Flip-Flop 60 setzt, um den an dem Ausgang 62 erscheinenden Impuls einzuleiten) und das verzögerte Ausgangssignal 2 (das das Flip-Flop zurücksetzt, um den Impuls zu beenden) zu erzeugen. Das Signal T , das immer mit einem Signal Τ^™, zusammenfällt, setzt den Zähler 34 jedesmal auf 0, wenn für einen vorgegebenen Impuls der Zählvorgang vervollständigt ist, so daß der Zähler 34 mit dem Zählen für den nächsten Impuls beginnen kann.

Die Zeiten, zu denen die verzögerten Ausgangssignale 1 und auftreten, können innerhalb jedes Zählzyklusses des Zählers (d.h. innerhalb einer Periode des Signals Τ_ηπφ) in Inkrementen von 1 nsec, der Auflösung der Verzögerungsleitung 44 und 54, ausgewählt werden. Durch Steuern der Signale Tg und Tq_UT auf einer zyklischen Grundlage (d.h. durch die Zeitverschiebung dieser Signale in bezug auf die Signale T_q und T φ des vorhergehenden Zyklus) kann die Zeiteinteilung zwischen aufeinanderfolgenden Zählzyklen auch in Inkrernenten von 1 nsec (der Auflösung der Verzögerungsleitungen 20 und 24) ausgev/ählt werden, so daß durch ein Koordinieren der in den Speichern 16, 30, 40, 46, 56 und gespeicherten Zahlen sowohl die Breite als auch der Abstand der am Ausgang 62 erscheinenden Impulse in 1 nsec-Inkrementen programmiert werden kann.

909844/1011

Das Zeitintervall zwischen dem einen Impuls beendenden Flankensignal (verzögertes Ausgangssignal 2) und dem den nächsten Impuls (verzögertes Ausgangssignal 1) einleitenden Flankensignal kann so ausgewählt werden, daß es ebenso klein ist wie 1 nsec, so daß der Begrenzungsfaktor zur Bestimmung des kleinsten Intervalls zwischen Impulsen der Ansprechzeit des durch die verzögerten Ausgangssignale und 2 betriebenen Kreises entspricht. Wenn es sich bei dem Flip-Flop 60 um einen schnellen integrierten Kreis, beispielsweise einen Kreis der 74LS00 Familie handelt, liegt diese Grenze bei etwa 5 nsec. Kürzere Intervalle können durch die Triangulations-Methode erreicht werden, d.h. daß das Flip-Flop gleichzeitig (wobei das Zeitintervall zwischen dem verzögerten Ausgangssignal 2, das einen Impuls beendet und dem verzögerten Ausgangssignal 1, das den nächsten Impuls startet bzw. einleitet, so programmiert ist, daß es 0 ist) gesetzt und zurückgesetzt wird, wobei die Breite des Ausgangsimpulses durch die Differenz in dem Fortschreiten der Zeit dieser Signale durch das Flip-Flop (etwa 1 nsec) bestimmt wird. Wenn kompliziertere Kreise zur Bildung bzw. Formung der Impulse verwendet werden, können die verzögerten Ausgangssignale 1 und 2 weiter um gleiche Beträge verzögert werden, wobei sie ihre gegenseitige Zeitbeziehung aufrechterhalten,um die tatsächlichen Impulse bildenden Zeitflanken zu erzeugen, während unverzögerte "verzögerte Ausgangssignale 1 und 2" verwendet werden, um den impulsformenden Kreis in Vorbereitung auf die tatsächlichen Zeitflanken vorzutriggern.

Der Betrag der Speicherung in den Speichern hängt von der geforderten Zeitauflösung und der Zahl der verschiedenen gewünschten Impulsbreiten und Intervalle ab und sollte ausreichen, um das Programm für die gesamte zu erzeugende

009844/1011

-16-Impulsreihe zu beinhalten.

Das gemäß der Figur 1 erzeugte Signal T_n kann beispielsweise als Rücksetzsignal für einen analogen Sägezahngenerator verwendet werden. Ein Paar von Pegeldetektoren erzeugt Anfangs- und Endzeitflanken für einen Impulsgenerator bei ausgewählten Rampenpegeln und das Signal T_n _ψ bestimmt die Intervalle zwischen den Impulsen.

Gemäß einer Ausführungsform der Erfindung besitzt ein Signalgenerator hauptsächlich einen Taktgenerator, eine programmierbare Einrichtung zum Zählen von Signalen des Taktgenerators und zur Erzeugung von AusgangsSignalen bei vorbestimmten Zählständen, eine Verzögerungseinrichtung zur Erzeugung eines Zeitsignals nach einer vorgegebenen Verzögerung, das jedem Ausgangssignal folgt, wobei die Verzögerungseinrichtung eine Auflösung aufweist, die größer ist als diejenige des Taktgenerators ist, und eine programmierbare Einrichtung, die die Verzögerung für aufeinanderfolgende Zeitsignale schrittweise wiederholt, um eine Periode des Zeitsignals zu erzeugen, die nicht notwendigerweise ein ganzzahliges Vielfaches der Periode des Taktes ist. Bei bevorzugten Ausfuhrungsformen ist eine zusätzliche Verzögerungseinrichtung zum Verzögern der Ausgangssignale des Taktgenerators vorgesehen, um eine Folge von Taktsignalen zu erzeugen, die dieselbe Periode wie die Ausgangssignale des Taktgenerators aufweisen, die aber zeitverschoben sind, so daß jedes Zeitsignal gleichzeitig mit einem Taktsignal erscheint. Ein zusätzlicher verbundener Zähler wird durch die Taktsignale getaktet und durch dLe Zeitsignale zurückgesetzt. Es ist eine durch den Zähler gesteuerte Einrichtung vorgesehen, um Zeitflanken zu erzeugen, die eine Auflösung aufweisen, die der der Verzögerungseinrichtung gleich ist.

90Ö8U/1011

ι ^Aq Leerseite

Claims

■) Q J '! j "j j ''i DR. DIElER V. IiKZOLI) DIPIi. ING. PKTIiR SCHÜTZ DIPL. ING. WOLFGANG IiEUSLEK MARIA-THKRESIA-STHASSiE 22 PlJhTlMOH SI) (10 08 I)-SOOO ΜϋΕΛΌΙΙΕίν 80 TELEFON 089/470000 ■17 (JS 19 TEXEX 522038 TELEGBAMM SOMBEZ üS-Ser.No.900,189 Filed: April 26, 1978 TERADYNE INC., Boston, Massachusetts, (V.St.A.) Erzeugung von Takt- bzw. Zeitsignalen Patentansprüche

1. Taktsignalgenerator , mit einer Takteinrichtung, dadurch gekennzeichnet,

daß eine programmierbare Einrichtung zum Zählen von Signalen von der Takteinrichtung und zur Erzeugung von Ausgangssignalen bei vorbestimmten Zählerständen vorgesehen ist,

daß eine Verzögerungseinrichtung zur Erzeugung eines Zeitsignals nach einer vorbestimmten Verzögerung, die jedem Ausgangssignal folgt, vorgesehen ist,

und daß eine programmierbare Einrichtung zum wiederholten Ändern der Verzögerung für aufeinanderfolgende Zeitsignale vorgesehen ist, um eine Periode des Zeitsignals zu erzeugen, die nicht notwendigerweise ein ganzzahliges Viel-

ÖÖÖ8U/1Ö11

POSTSCHECK MÜNCHEN' NR. 00148 800 - BANKKONTO HYTOBiNK MÜNCHEN (BLZ 7OU30040) KTO. 0000257378

ORIGINAL INSPECTED

-2-fache der Periode der Taktsignale ist,

und daß die Verzögerungseinrichtung eine Auflösung aufweist, die größer als die Auflösung der Takteinrichtung ist.

2. Generator nach Anspruch 1, dadurch gekennzeichnet, daß die Auflösung der Verzögerungseinrichtung wenigstens zehnmal so groß ist wie die der Takteinrichtung.

3. Generator nach Anspruch 2, dadurch gekennzeichnet, daß die Auflösung der Verzögerungseinrichtung wenigstens ebenso groß wie 1 nsec ist.

4. Generator nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungseinrichtung eine gesamte Verzögerungskapazität aufweist, die nicht größer als die Dauer eines Taktintervalls ist und daß der Generator außerdem eine Einrichtung zum wirksamen Sperren des Zählers für einen Zählschritt, ein Digitalregister zum Steuern der Verzögerung in der Verzögerungseinrichtung, einen Addierer zum schrittweisen Vergrößern des gewünschten Verzögerungswertes und zum entsprechenden Einstellen des Registers nach jedem der Zeitimpulse und zum Einschalten der sperrenden Einrichtung und zum Zurücksetzen des Registers, wenn der Wert der Dauer eines Zeitintervalls entspricht, und ein programmierbares Element zum Steuern des Addierers enthält.

5. Generator nach Anspruch 4, dadurch gekennzeichnet, daß die Verzögerungseinrichtung eine Verzögerungsleitung mit Anzapfungen enthält.

6. Generator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine zusätzliche Verzögerungseinrichtung zum Verzögern der Ausgangssignale der Takteinrichtung vorgesehen ist, um Reihen von Taktsignalen zu erzeugen, die

S098UMOI1

ORIGINAL INSPECTED

dieselbe Periode wie das Takt-Ausgangssignal aufweisen, die aber zeitverschoben sind, so daß jedes Zeitsignal gleichzeitig mit einem Taktsignal erscheint.

7. Generator nach Anspruch 6, dadurch gekennzeichnet, daß die programmierbare Einrichtung vorgesehen ist,um gleiche Verzögerungen in der Verzögerungseinrichtung und der zusätzlichen Verzögerungseinrichtung zu erzeugen.

8. Generator nach Anspruch 6, dadurch gekennzeichnet, daß ein zusätzlicher Zähler vorgesehen ist, der durch die Taktsignale getaktet und durchdie Zeitsignale zurückgesetzt wird, und daß eine Einrichtung vorgesehen ist, die durch diesen Zähler gesteuert wird, um Zeitflanken zu erzeugen, deren Auflösung gleich der der Verzögerungseinrichtung ist.

9. Signalgenerator, gekennzeichnet durch eine Takteinrichtung,

eine Einrichtung zum Ableiten einer Reihe von Zeitsignalen von der Takteinrichtung, die eine Periode aufweisen, die nicht notwendigerweise ein ganzzahliges Vielfaches der Periode des Taktgenerators ist,

eine Einrichtung , die aus der Takteinrichtung eine Reihe von Taktsignalen ableitet, die dieselbe Periode wie die Takte der Takteinrichtung aufweisen, die aber zeitverschoben sind, so daß jedes Zeitsignal gleichzeitig mit einem Taktsignal erscheint,

§ Q Q R U« / 1 0 11

einen durch die Taktsignale getakteten und durch die Zeitsignale zurücksetzbaren Zähler und

eine Einrichtung, die zur Erzeugung von Zeitflanken durch den Zähler steuerbar ist.

10. Generator nach Anspruch 9, dadurch gekennzeichnet, daß die Einrichtung zur Erzeugung der Zeitflanken eine erste programmierbare Einrichtung zur Erzeugung einer ersten Zeitflanke, nachdem der Zähler einen ersten Zählerstand erreicht, und eine zweite programmierbare Einrichtung zur Erzeugung einer zweiten Zeitflanke, nachdem der Zähler einen zweiten Zählstand erreicht, ehe er durch das Zeitsignal zurückgesetzt wird, aufweist.

11. Generator nach Anspruch 10, dadurch gekennzeichnet, daß jede programmierbare Einrichtung einen ersten Teil, der eine Auflösung aufweist, die gleich der des Zählers ist und einen zweiten Teil enthält, der eine Verzögerungseinrichtung beinhaltet, die eine Auflösung aufweist, die größer als die des Zählers ist.

12. Generator nach Anspruch 11, dadurch gekennzeichnet, daß jede programmierbare Einrichtung eine Einrichtung zum Programmieren ihres jeweiligen ersten Teils und ihrer jeweiligen Verzögerungseinrichtung enthält.

13. Generator nach einem der Ansprüche 9 bis 1?, dadurch gekennzeichnet, daß die Auflösung der Taktsignale und der Zeitsignale wenigstens eine nsec beträgt.

14. Generator nach Anspruch 13, dadurch gekennzeichnet, daß die Einrichtung zur Ableitung der Taktsignale eine Einrichtung zum Verzögern des Ausgangs der Takteinrichtung durch ein ausgewähltes Vielfaches einer Auflösungseinheit,

ORIGINAL INSPECTED

-S-

die nicht größer als 1 nsec ist, aufweist, und daß die Einrichtung zum Ableiten der Zeitsignale einen programmierbaren Zähler aufweist, der auf die Taktsignale anspricht, um ein Ausgangssignal bei einem vorbestimmten Zählerstand zu erzeugen und daß eine Einrichtung zum Verzögern des Ausgangssignals des Zählers um ein ausgewähltes Vielfaches der Auflösungseinheit vorgesehen ist«

4 U 1.

ORIGINAL INSPECTED