[go: up one dir, main page]

DE2903428C2 - Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten - Google Patents

Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten

Info

Publication number
DE2903428C2
DE2903428C2 DE19792903428 DE2903428A DE2903428C2 DE 2903428 C2 DE2903428 C2 DE 2903428C2 DE 19792903428 DE19792903428 DE 19792903428 DE 2903428 A DE2903428 A DE 2903428A DE 2903428 C2 DE2903428 C2 DE 2903428C2
Authority
DE
Germany
Prior art keywords
layer
topcoat
thin
gold
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19792903428
Other languages
English (en)
Other versions
DE2903428A1 (de
Inventor
Witolf Ing.(grad.) 7900 Ulm Krusemark
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Systemtechnik AG
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19792903428 priority Critical patent/DE2903428C2/de
Publication of DE2903428A1 publication Critical patent/DE2903428A1/de
Application granted granted Critical
Publication of DE2903428C2 publication Critical patent/DE2903428C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

— in einem siebten Verfahrensabschnitt werden Die Erfindung betrifft ein Verfahren sur Hetstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten nach dem Oberbegriff des Anspruchs 1, wie es aus der DE-OS 25 53 763 bekannt ist und weiter unten näher erläutert wird.
Zur Herstellung von Dünnfilmschaltungen (= Schaltungen in Dünnschichttechnik) auf einem inerten Träger wird im allgemeinen eine Technologie angewendet, bei der ein Ätzmittel erforderlich ist
Diese Technologie ergibt sich aus den elektrischen Ansprüchen im Hinblick auf eine hohe Güte dsr Leiterbahnen sowie eine wirtschaftliche Herstellung dieser Bahnen.
Eine dieser bewährten DünnfilivUochnologien läuft z. B. nach folgendem Schema ab:
Nach einer Reinigung der Substrate wird in einer Aufdampfanlage Chrom oder ein anderer Haftvermittler mittels thermischer Verdampfung im Hochvakuum aufgebracht Ohne Zwischenbelüftung wird anschließend eine Goldschicht aufgedampft, die im nachfolgenden Verfahrensschritt ganzflächig galvanisch auf die erforderliche Schichtdicke verstärkt wird. Zur Strukturierung dieser Goldschicht wird auf der Oberfläche der Goldschicht eine Photolackstruktur mit Hilfe der Photomaskentechnik erzeugt Die eigentliche Schaltungserzeugung wird danach durch Ätzprozesse vorgenommen, wobei die gesamte Schichtstärke bis zur Oberfläche des Substrats durchätzt werden muß.
Da der chemische Angriff beim Ätzen des Goldes auch auf die Ätzflanken wirkt, können sich hierbei Unterätzungen ausbilden, die in der gleichen Größenordnung wie die Schichtdicke liegen. Mit diesem Verfahren ist außerdem ein relativ hoher, vom Schaltungslayout abhängiger Materialverlust verbunden, der bei Verwendung von Edelmetallen, wie z, B. Gold, zu erheblichem finanziellen Aufwand führt. Diese Technologie ist als Substraktiv-Technik bekannt und stellt das klassische Verfahren zur Herstellung von Dünnfilmschaltungen dar.
Aus der DE-OS 24 36 568 ist ein ähnliches Verfahren bekannt, bei dem jedoch zunächst der Photolack auf das Substrat aufgebracht und strukturiert wird. Darauf wird die zu strukturierende Leitungsschicht aufgebracht, an-
schließend wird der Photolack aufgelöst Zurück bleiben nur die gewünschten Leitungsstrukturen, die nicht mit Lack unterlegt waren. Ein Aufbrechen der mit Lack unterlegten Leitungsstrukturen wird durch Erhitzen des Substrats gefördert.
Aus der DE-OS 26 17 914 ist ein Verfahren zum Herstellen eines dünnen Filmes auf einem Substrat bekannt, bei welchem eine erste organische Maskenschicht auf das Substrat aufgebracht wird, darauf eine Harzschicht und darauf wiederum eine zweite Maskenschicht mit Öffnungen gemäß einem gewünschten Muster. Durch diese Öffnungen wird die Harzschicht geätzt und strukturiert. Der ganze Aufbau dient zum Erzielen eines Überhangs in der Harzschicht, der ein Überätzen und damit vollständiges Entfernen der ersten Maskenschicht an den gewünschten Stellen ermöglichen solL Nach Aufbringen einer Leitungsschicht werden die Maskenschichten und die Harzschicht abgelöst Das Verfahren ist wie die vorgenannte materialaufwendig bezüglich der Leitungsschicht
Die Integration von hochohmigen Widerständen nach den beschriebenen Verfahren stellt ein weiteres Problem dar:
Dünnfilmwiderstände werden durch eine mäanderförmige Struktur erzeugt, die bedingt durch den niedrigen Flächenwiderstand von z. B. 100 Ω/D sehr flächenintensiv ist Andererseits ist die Integration von Dickfilmwiderständen im Hinblick auf den chemischen Angriff durch Ätzmedien auf die glasartige Metall/MeuJloxid-Oberfläche der Widerstände noch nicht hinreichend untersucht Durch die Auswahl von entsprechenden Widerstandsmaterialien lassen sich zwar die genannten Schwierigkeiten teilweise umgehen, jedoch mit sehr hohem technologischen Aufwand. So ist z. B. die reaktive Abscheidung von Tantalnitrid durch Kathodenzerstäuben von Tantal in einer Argon/Stickstoff-Atrnosphäre bekannt Die Herstellung von Widerständen in der Größenordnung von 100 VSl bereitet aber auch hier Schwierigkeiten.
Aus »Solid btate Technology«, May 1971, S. 38—42, ist es bekannt Dünn- und Dickfilmtechnik zu verbinden. Dabei befindet sich die Dünnfilmschaltung auf der einen, die Dickfilmschaltung auf der anderen Seite eines Substrats. Beide sind mittels Durchkontaktierungen verbunden und nach üblichen bekannten Verfahren hergestellt
Aus der DE-OS 25 53 763 ist ein Verfahren nach dem Oberbegriff des Anspruchs 1 bekannt. Auf einem Träger werden zunächst Anschlußflecken und Widerstände in Dickfilmtechnik und anschließend Leitungsstrukturen in Dünnfilmtechnik aufgebracht Die Leitungsstrukturen werden galvanisch verstärkt; bei der Strukturisrung wird von bekannten Methoden der Masken- bzw. Photolacktechnik Gebrauch gemacht. Nachteilig ist, daß die Dickschichtkomponenten bei der Strukturierung der Leitungen in der Regel mit chemischen Reagenzien in Berührung kommen, die eine Veränderung der Oberflächenstruktur bewirken können. Wird im günstigsten Fall vor dem Aufbringen von Haftschicht, GrufK^chicht und galvanischer Verstärkung eine Lackmaske aufgetragen, so ist entweder der Metallverbrauch hoch (vgl. oben) oder — wenn der Lack nach Aufbringen von Haftschicht und Grundschicht abgelöst wird — die Dickschichtwiderstände kommen mit dem Galvanisierbad in Berührung. Dies ist insbesondere bei Verwendung von Kupferleitungen nicht zulässig, da Kupfer als »Gift« für derartige Dickschichtstrukturen angesehen werden muß.
Aufgabe der Erfindung ist es daher, ein Verfahren der eingangs genannten Art anzugeben, welches materialsparend ist und bei dem die Dickschichtkomponenten nicht mit für sie schädlichen chemischen Reagenzien in Berührung kommen.
Die Erfindung ist in Anspruch 1 beschrieben. Die Unteransprüche beinhalten vorteilhafte Ausführungen und Weiterbildungen des Verfahrens.
Im folgenden wird die Erfindung anhand der Figuren in vorteilhafter Ausführung näher erläutert
In einem ersten Verfahrensabschnitt werden auf einem Träger (Substrat) alle Kontaktierungsflächen, 1, im Siebdruckverfahren aufgedruckt und gebrannt sowie alle Widerstände, 2, aufgebracht und ebenfalls eingebrannt F i g. 1.
Nach dem Abschluß des ersten Schrittes, der vollkommen in Siebdrucktechnik abgewickelt wird, kommt nur noch die Dünnschichttechnik zur Anwendung.
Als nächstes wird eine gleichmäßige erste Photolackschicht auf die Oberfläche der Subs^ste aufgewalzt Anschließend wird der Phoiolack in einem Infrarotdurchlaufofen getrocknet und mit einer elastischen Photomaske im Kontaktverfahren belichtet Dabei ist darauf zu achten, daß die Struktur auf der Photomaske entsprechend der Lackschichtdicke und den Belichtungs- und Entwicklungsbedingungen korrigiert ist
Als Lacktype eignet sich hierfür z.B. der positive Photolack AZ 119 der Firma Shipley. Nach diesem phototechnischen Prozeß ist auf dem Substrat eine negative Struktur 3 der gesamten Schaltung vorhanden, F i g. 2.
Anstelle eines Photolackes kann vorteilhaft auch ein siebdruckfähiger Lack verwendet werden. Die strukturierte Siebdrucklackschicht hat den Vorteil, daß sie wesentlich kostengünstiger auf den Träger aufgebracht werden kann.
Im Verfahrensabschnitt Nr. 3 wird die Oberfläche des Substrats in einer Anlage zur Kathodenzerstäubung durch Sputterätzen mit Argon gereinigt Dabei mür.sen jedoch die allgemeinen Betriebsdaten der Anlage derart gewählt werden, daß die chemische Struktur des Decklacket nicht angegriffen wird, sowie der Decklack nicht schmilzt und auch nicht durch das Argonplasma nennenswert abgetragen wird. Nach Ablauf der Ätzzeit wird eine 1200 A starke Schicht eines Haftvermittlers 4 aus 90 Gew.-% Wolfram und 10 Gew.-°/o Titan auf die Oberfläche aufgesputtert, gefolgt von einer ca. 8000 A dicken Schicht aus Kupfer 5, F i g. 3.
Das derart behandelte Substrat wird aus der Sputteranlage genommen und mit einer 8 μ starken negativen zweiten Decklackschicht 6 nach dem vorhergehend beschriebenen Verfahren versehen. Die dabei entstehende Lackstruktur 6, F i g. 4, dient als Galvanoresist für die folgende elektrochemischen Prozesse zur galvanischen Verstärkung der Kupferschicht 7 auf eine Schichtdicke von ca. 5 μ, sowb zur Abscheidung einer 2 μ starken Goldschicht 8, Fig.5, die dem Korrosionsschutz der darunter liegenden Kupfer-Leitungsschicht dient und außerdem als Kontaktschicht für die Verbindung mit Bonddrähten ver wendet wird. Zur galvanischen Ab-Scheidung der Kupferschicht wird vorzugsweise ein saurer Elektrolyt verwendet. Zur Herstellung der Goldschicht wird vorzugsweise ein Zweistufefc-Verfahren angewendet wobei zuerst eine Goldgrundschicht von ca. 0,2 μ abgeschieden wird, die dann durch eine 1,8 μ starke Reinstgoldschichi verstärkt wird.
Bei allen galvanischen Prozessen ist darauf zu achten, daß die Stärke der zweiten Decklackstruktur 6 größer ist als die Gesamtdicke der galvanischen Schichten.
Wird dieses Verhältnis nicht eingehalten, so erfolgt eine pilzartige Ausweitung an der Oberfläche der Goldschicht, die zu einer Verschlechterung der elektrischen Parameter der Struktur führt Bei dem nachfolgenden 6. Verfahrensabschnitt wird die zweite Decklackstruktür 6 durch ein organisches Lösungsmittel, vorzugsweise Aceton, aufgelöst Die darunterliegende erste Decklackstruktur 3 wird ebenfalls durch Aceton, jedoch durch Unterstützung mit Ultraschall, abgelöst Durch die Anwendung von Ultraschall reißt die Haftschicht ι ο aus Wolfram/Titan, sowie die Grundschicht aus Kupfer 5 durch das elastische Verhalten der darunterliegenden ersten Decklackstruktur 3 auf. Das in die Risse eindringende Aceton löst dabei den Lack auf. Dieser Prozeß wird durch die Bildung von Kavitationsblasen im Aceton unterstützt Dadurch wird die gesamte Metallhaftschicht 4 und Metallgrundschicht 5 an allen Stellen abgelöst unter denen sich Decklack befindet F i g. 6 zeigt die so erhaltene Schaltung.
Bei Schaltungen, wo auf Grund der Frequenz bzw. des Skineffektes eine gute elektrische Leitfähigkeit der Leitungsflanken notwendig ist, müssen diese Flanken noch gegen Korrosion geschützt werden.
Dazu werden in einem 7. Verfahrensabschnitt alle gegen chemische Einflüsse empfindlichen Teile der Schal- tung durch einen Decklack 9 geschützt F i g. 7.
Anschließend wird die Schaltung in ein stromloses Goldbad gehängt wobei sich an den offenliegenden Kupferflanken der Leiterzüge eine Goldschicht 10 in der Größenordnung von ca. 03—0,4 μ abscheidet, F i g. 8, die eine Korrosion auf Grund der elektrochemischen Spannungsdifferenz zwischen Kupfer und Gold vermeidet Der chemische Ablauf bei der Goldabscheidung (Atomaustausch) gewährleistet eine weitgehende Porenfreiheit
In einem neunten und letzten Verfahrensabschnitt wird der Deckiack 9 entfernt Besteht die Schicht aus Photolack, so kann wiederum Aceton verwendet werden; wird jedoch eine siebdruckfähige Ätzreserve verwendet so muß ein anderes geeignetes Lösungsmittel verwendet werden. F i g. 9 zeigt die endgültige Schaltung.
Nach dem erfindungsgemäßen Verfahren erhält man eine Dünnfilmschaltung mit integrierten Dickschichtwiderständen, wobei die Leiterzüge in ihrer Dimensions- genauigkeit den Leiterbahnen in herkömmlicher Additivtechnik entsprechen. Das erfindungsgemäße Verfahren hat jedoch den Vorteil, daß es mit relativ wenig staubempfindlichen Verfahrensschritten auskommt und Löcher in der Photolackstruktur die elektrische Funktion der Schaltung kaum beeinflussen, da ein Zwei-Schichten DeckJackverfahren benutzt wird. Die Wahrscheinlichkeit, daß sich zwei Löcher übereinander befinden, und sich auch noch im elektrischen Teil der Schaltung (z. B. in Koppelschlitzen) befinden, ist äußerst ge- ring.
Hierzu 3 Blatt Zeichnungen
60 65

Claims (8)

10 Patentansprüche:
1. Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten auf derselben Seite eines Trägers, wobei in einem ersten Verfahrensabschnitt auf den Träger im Siebdruckverfahren Kontaktierungsflächen sowie Widerstände aufgedruckt und eingebrannt werden; und wobei in weiteren Verfahrensschritten Dünnschichtstrukturen unter Anwendung einer Decklacktechnik und von galvanischem Verstärken angebracht werden, gekennzeichnet durch folgende Merkmale:
15
— in einem zweiten Verfahrensabschnitt wird eine erste Decklackschicht aufgebracht, derart, daß auf dem Träger eine negative Struktur (3) der gesamten Schaltung entsteht (F i g. 2);
— in einer? dritten Verfahrensabschnitt wird die Oberfläche des Trägers in einer Anlage zur Kathodenzerstäubung durch Sputterätzen gereinigt, anschließend wird eine dünne Schicht eines Haftvermittlers (4) auf die Oberfläche aufgesputtert, gefolgt von einer dünnen Grundschicht (5) der zu erstellenden Leitungsschicht (F ig. 3);
— in einem vierten Verfahrensabschnitt wird eine zweite Decklackschicht aufgebracht, derart, daß eine zweite negative Struktur (6) entsteht, die als Galvanoresist dient (F i g. 4);
— in einem fünften Yerfahrrnsabschnitt wird die Grundschicht (5) galvanisch verstärkt zur Leitungsschicht (7), sowie darfber galvanisch eine Metallschicht (8) abgeschieden, die als Korrosionsschutz dient und als Kontaktschicht für die Verbindung mit Bonddrähten (F i g. 5);
— in einem sechsten Verfahrensabschnitt werden die erste und zweite Decklackschicht mit einem organischen Lösungsmittel aufgelöst, unterstützt durch Ultraschall, wobei der Haftvermittler (4) und die Grundschicht (5), soweit sie mir Decklack unterlegt sind, aufreißen und ebenfalls aufgelöst werden (F i g. 6).
45
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Haftvermittler (4) aus 90 Gewichtsprozent Wolfram und 10 Gewichtsprozent Titan besteht und ca. 1200 Ä dick ist, und daß die Grundschicht (5) aus Kupfer und ca. 8000 A dick ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Leitungsschicht (7) aus Kupfer besteht und daß die Metallschicht (8) aus Gold besteht.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß zur galvanischen Abscheidung der Leitungsschicht (7) aus Kupfer ein saurer Elektrolyt verwendet wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Metallschicht (8) aus Gold in einem Zweistufen-Prozeß aufgebracht wird, wobei zuerst eine Goldgrundschicht von ca. 0,2 μ abgeschieden wird, die dann durch eine 1,8 μ starke Reinstgoldschicht verstärkt wird.
6. Verfahren nach Anspruch 3, gekennzeichnet durch folgende Merkmale:
alle gegen chemische Einflüsse empfindlichen Teile der Schaltung mit einer dritten Dccklackschicht (9) überzogen (Fig. 7);
— in einem achten Verfahrensabschnitt wird die Schaltung in ein stromloses Goldbad gehängt, wobei sich an den offenliegenden Flanken der Leitungsschicht eine dünne Goldschiehl (10) abscheidet (F ig. 8);
— in einem neunten Verfahrensabschnitt wird der Decklack (9) entfernt (F i g. 9).
7. Verfahren nach Anspruch 1 oder 6, dadurch gekennzeichnet, daß als Decklack ein Photolack verwendet wird, der gleichmäßig aufgewalzt, in einem Infrarotofen getrocknet, und anschließend mit einer elastischen Photomaske im Kontaktverfahren belichtet und entwickelt wird.
8. Verfahren nach Anspruch 1 oder 6, dadurch gekennzeichnet, daß mindestens die erste Decklackschicht als strukturierte Siebdrucklackschicht aufgebracht wird.
DE19792903428 1979-01-30 1979-01-30 Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten Expired DE2903428C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792903428 DE2903428C2 (de) 1979-01-30 1979-01-30 Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792903428 DE2903428C2 (de) 1979-01-30 1979-01-30 Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten

Publications (2)

Publication Number Publication Date
DE2903428A1 DE2903428A1 (de) 1980-08-07
DE2903428C2 true DE2903428C2 (de) 1985-10-24

Family

ID=6061703

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792903428 Expired DE2903428C2 (de) 1979-01-30 1979-01-30 Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten

Country Status (1)

Country Link
DE (1) DE2903428C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4026710A1 (de) * 1990-08-24 1992-02-27 Ant Nachrichtentech Verfahren zur goldbeschichtung von keramikschaltungen

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD155710A3 (de) * 1980-08-13 1982-06-30 Karl Steinfelder Verfahren zur herstellung der elektroden von keramikkondensatoren
DE3545258A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Verfahren zur herstellung von schaltungen in duennschichttechnik
CN112687616B (zh) * 2020-12-24 2022-07-01 中国电子科技集团公司第十三研究所 射频管壳的制备方法及射频管壳
CN114188300B (zh) * 2021-12-03 2024-12-13 武汉利之达科技股份有限公司 一种薄膜厚膜混合集成陶瓷基板及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004044A (en) * 1975-05-09 1977-01-18 International Business Machines Corporation Method for forming patterned films utilizing a transparent lift-off mask
DE2553763C3 (de) * 1975-11-29 1982-08-19 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Herstellung einer elektronischen Schaltung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4026710A1 (de) * 1990-08-24 1992-02-27 Ant Nachrichtentech Verfahren zur goldbeschichtung von keramikschaltungen

Also Published As

Publication number Publication date
DE2903428A1 (de) 1980-08-07

Similar Documents

Publication Publication Date Title
DE2709986C2 (de) Verfahren zum Herstellen einer koplanaren Schichtstruktur
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE2448535C2 (de) Verfahren zum Niederschlagen dünner leitfähiger Filme auf einem anorganischen Substrat
DE2440481C3 (de) Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
EP0453785A1 (de) Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen
EP0361192A2 (de) Verfahren zur Herstellung von Leiterplatten
DE3408630A1 (de) Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
DE2534397A1 (de) Verfahren zum herstellen von festwertspeicher enthaltenden integrierten schaltungen
WO1989000373A1 (fr) Procede de fabrication d'objets presentant des pistes conductiveset feuille a marquer utilisee pour mettre en oeuvre le procede
DE2901697C3 (de) Verfahren zur Ausbildung von Leitungsverbindungen auf einem Substrat
DE2903428C2 (de) Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
DE69027530T2 (de) Verfahren zur erhöhung des isolationswiderstandes von leiterplatten
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
EP0126171A1 (de) Verfahren zur ganzflächigen Nacharbeitung von Mehrlagenschaltungen mit fehlerhaften äusseren Kupferleiterzügen
DE112017004155T5 (de) Leiterplatte und Verfahren zur Herstellung derselben
CH658157A5 (de) Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen.
DE3135720C2 (de) Verfahren zur Herstellung eines Aufbaus von Metallschichten für Dünnschichtleiterbahnen
DE2234408A1 (de) Verfahren zur herstellung einer elektrischen leiteranordnung
DE3412502A1 (de) Verfahren zur herstellung von leiterplatten
DE2512860C2 (de) Verfahren zum fotolithografischen Strukturieren von Widerstandsbahnen in Hybridschaltungen
AT398675B (de) Verfahren zum partiellen galvanisieren von metallischen oberflächen von gedruckten schaltungen
DE2803762A1 (de) Verfahren zur additiven nasschemischen herstellung von schaltungsnetzwerken
DE69929841T2 (de) Herstellungsverfahren für einen Dünnschichtwiderstand auf ein Keramik-Polymersubstrat

Legal Events

Date Code Title Description
8101 Request for examination as to novelty
8105 Search report available
8126 Change of the secondary classification

Free format text: C23C 15/00 H05K 3/06

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: TELEFUNKEN SYSTEMTECHNIK GMBH, 7900 ULM, DE

8339 Ceased/non-payment of the annual fee