CH658157A5 - Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen. - Google Patents
Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen. Download PDFInfo
- Publication number
- CH658157A5 CH658157A5 CH1074/81A CH107481A CH658157A5 CH 658157 A5 CH658157 A5 CH 658157A5 CH 1074/81 A CH1074/81 A CH 1074/81A CH 107481 A CH107481 A CH 107481A CH 658157 A5 CH658157 A5 CH 658157A5
- Authority
- CH
- Switzerland
- Prior art keywords
- conductor
- layer
- level
- metal
- adhesion promoter
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004020 conductor Substances 0.000 claims description 85
- 239000010410 layer Substances 0.000 claims description 51
- 239000002318 adhesion promoter Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 9
- 238000000454 electroless metal deposition Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000007858 starting material Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 238000007650 screen-printing Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000011835 investigation Methods 0.000 description 3
- 150000002902 organometallic compounds Chemical class 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000012286 potassium permanganate Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 206010070834 Sensitisation Diseases 0.000 description 1
- 229910021626 Tin(II) chloride Inorganic materials 0.000 description 1
- -1 butadiene nitrile rubber-modified phenolic resin Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 235000011150 stannous chloride Nutrition 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- AXZWODMDQAVCJE-UHFFFAOYSA-L tin(II) chloride (anhydrous) Chemical compound [Cl-].[Cl-].[Sn+2] AXZWODMDQAVCJE-UHFFFAOYSA-L 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
- H05K3/387—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
- H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen gemäss dem Oberbegriff des Patentanspruchs 1.
Es ist bereits bekannt, Leiterplatten anzufertigen, bei denen die Leiterzüge auf beiden Seiten der Isolierstoffplatte angeordnet sind. Bei derartigen Leiterplatten, die unter dem Begriff «zweiseitige Leiterplatten mit durchplattierten Lochverbindungen» bekanntgeworden sind, werden auf verschiedenen Seiten angeordnete Leiterzüge, die einen Strompfad bilden, vermittels den Isolierstoffträger durchsetzende Lochungen mit metallisierten Wandungen verbunden, wobei der Lochwandbelag derart ausgebildet ist, dass er die elektrische Verbindung zwischen den betreffenden Leiterzügen bildet.
Weiters ist bereits vorgeschlagen worden, aus einer Mehrzahl von dünnen, auf ihrer Oberfläche Leiterzugmuster tragenden Isolierstoffträgern in einem unter Erwärmung durchgeführten Verpressvorgang Vielebenen-Schaltungen herzustellen, bei denen die Verbindung zwischen Leiterzügen in verschiedenen Ebenen mittels Lochungen an den betreffenden Stellen erfolgt, deren Wandungen mit einer Metallschicht versehen sind.
In einer anderen, bekanntgewordenen Verfahrensvariante werden nicht nur die Lochwandungen metallisiert, sondern die Löcher im ganzen mit Metall ausgefüllt. Die Verwendung von mit Metall gefüllten Löchern oder solchen mit metallisierten Wandungen als Verbindungswege zwischen verschiedenen Ebe5
10
15
20
25
30
35
40
45
50
55
60
65
3
658 157
nen hat vor allem den Nachteil, dass der von einer Verbindung zwischen zwei Leiterzügen beanspruchte Raum auf der Leiterplattenoberfläche weder für weitere Verbindungen noch für unabhängige Montagelöcher oder Kontaktflächen zum Anschluss von Oberflächen-Verbundenen Bauelementen zur Verfügung steht. Damit wird ein unwirtschaftlich grosser Anteil der Oberfläche verbraucht. Dies führt zu der Notwendigkeit, die Leiterplatten grösser zu machen, was nicht nur aus Kostengründen, sondern insbesondere im Hinblick auf die Verwendung von hochintegrierten Bauteilen und dem immer stärker werdenden Trend zur Miniaturisierung unerwünscht ist.
Es wurde bereits vorgeschlagen, als Verbindungslöcher solche mit kleinem Durchmesser zu verwenden. Dies führt jedoch zu einer wesentlichen Komplizierung des Lochherstellverfahrens und der Ausbildung einer verlässlichen Lochwandmetallisierung, ohne das Problem einer voll befriedigenden Lösung näher zu bringen.
Es wurde auch vorgeschlagen, Mehrebenenleiterplatten dergestalt herzustellen, dass nach dem Anfertigen des Leiterzugmusters der ersten Ebene eine Maskenschicht aufgebracht wird, die jene Stellen, an denen elektrische Verbindungen zwischen Leiterzügen der ersten und solchen der nächsten Ebene gewünscht sind, unbedeckt lässt, um sodann in bekannter Weise vermittels stromloser Metallabscheidung das Leiterzugmuster der zweiten Ebene aufzubauen. Die Verbindung zwischen Leiterzügen soll durch die auf den von der Maske unbedeckten Metalloberflächen der Leiterzüge der ersten Ebene durch die stromlose Abscheidung aufzubauende Metallschicht bewirkt werden.
Dieses Verfahren hat sich jedoch als nicht geeignet erwiesen, um verlässliche Kontaktverbindungen, die insbesondere auch mechanischen und thermischen Belastungen gewachsen sind, herzustellen.
Ziel des Verfahrens nach der vorliegenden Erfindung ist es, in wirtschaftlicher und raumsparender Weise Leiterplatten anzufertigen, bei denen die Verbindungen zwischen Leitern aufeinanderfolgender Ebenen vorwiegend oder ausschliesslich ohne Zuhilfenahme von Löchern mit metallisierten Wandungen ausgebildet werden, und die sich durch hervorragende Güte der Verbindungen zwischen Leiterzügen aufeinanderfolgender Ebenen auszeichnen.
Zur Erreichung dieses Ziels weist das Verfahren der eingangs genannten Art die im kennzeichnenden Teil des Patentanspruchs 1 angeführten Merkmale auf.
Das Leiterzugmuster und die Verbindungen zu Leiterzügen der ersten Ebene in den zweiten Fensterbereichen können mittels stromloser Abscheidung hergestellt werden. Die stromlose Abscheidung kann allein oder in Verbindung mit galvanischer Metallabscheidung vorgenommen werden.
Sollen mehr als zwei Leiterzugebenen benutzt werden, so werden die erfindungsgemässen Verfahrensschritte entsprechend oft wiederholt.
Es hat sich als besonders vorteilhaft erwiesen, als Haftvermittlerschicht eine solche zu benutzen, die einen Stoff enthält, der sie durchweg oder zumindest an der Oberfläche für stromlose Metallabscheidung katalytisch macht. Als solche Zusätze eignen sich beispielsweise organometallische Verbindungen eines Metalles der Gruppen IB und VIII.
Erst durch die Verwendung der Haftvermittlerschicht auf der dielektrischen Isolierschicht gelingt es, für die Praxis brauchbare Leiterplatten herzustellen, die auch bezüglich mechanischer und thermischer Beanspruchung den Anforderungen voll entsprechen.
Weitere Untersuchungen haben ergeben, dass es für das Herstellen derartiger Leiterplatten überraschenderweise uner-lässlich ist, dass die Haftvermittlerschicht über die von den Fenstern in der dielektrischen Maskenschicht gebildeten Ränder hinweg und bis auf die Oberflächen der betreffenden Leiterzüge der ersten Leiterzugebene reicht, wobei die Haftvermittlerschicht ein zweites, kleiners Fenster frei lässt. Damit wird es es erst ermöglicht, dass beim Aufbau der Metallschicht der zweiten Leiterzugebene ein einheitlicher Belag entsteht, der sowohl den entsprechenden Leiterzug der zweiten Ebene als auch die 5 Verbindung zum zugehörigen Leiterzug der ersten Ebene in verlässlicher Weise bildet.
Werden die nach dem vorliegenden Verfahren hergestellten Leiterplatten in Verbindung mit zur Oberflächenmontage geeigneten Bauelementen benutzt, so werden die entsprechenden io Kontaktflächen auf der Leiterplatte in deren oberster Leiterzugebene nach dem beschriebenen Verfahren hergestellt.
Sollen Lochungen zur Montage von Bauelementen mit Anschlussdrähten verwendet werden, so können diese zur Verbesserung der Lötstelleneigenschaften in an sich bekannter Weise 15 mit einem Metallwandbelag versehen werden.
Nach den Untersuchungen können derartige Leiterplatten mit metallisierten Lochwandungen besonders einfach hergestellt werden, wenn sowohl ein für die stromlose Metallabscheidung katalysierender Haftvermittler als auch ein Ausgangsmaterial, 20 das mit einem es gleichermassen katalysierenden Zusatz versehen ist, benutzt wird.
Verbindungslöcher mit metallisierten Lochwandungen werden nach einer weiteren Ausführungsform der Erfindung auch dazu benutzt, um Leiterzüge, die sich auf verschiedenen Seiten 25 des Ausgangsmaterials befinden, in an sich bekannter Weise miteinander zu verbinden. Da auch in diesen Fällen alle oder die Mehrzahl aller Verbindungen zwischen Leiterzügen verschiedener Ebenen ohne Zuhilfenahme von Löchern mit metallisierten Wandungen erfolgt, bleibt die wirtschaftliche Oberflä-3o chenausnutzung der Leiterplatten und deren hervorragende Zuverlässigkeit voll erhalten.
In der Regel wird man die erste oder die ersten Leiterzugebene oder -ebenen zum Aufbau von Leiterzugmustern mit relativ geringer Dichte benutzen und diese beispielsweise im Siebdruck 35 herstellen. Die darauffolgende oder folgenden Leiterzugebene bzw.-ebenen werden sodann zum Aufbau von Leiterzugmustern hoher Dichte, die gegebenenfalls im Lichtdruck hergestellt werden, benutzt. Damit wird es möglich, verschiedene Methoden selbst zur Leitermusterherstellung für Leiterplatten mit Leiterzü-40 gen in nur zwei oder mehreren Ebenen zu verwenden, um so durch Einsatz des kostengünstigeren Siebdruckverfahrens für die Lage oder die Lagen mit geringer Leiterzugdichte zu einer ausserordentlich wirtschaftlichen Herstellweise zu gelangen.
Zum Herstellen der mikroporösen, polaren und benetzbaren 45 Oberflächenregion der Haftvermittlerschicht wird nach dem erfindungsgemässen Verfahren ein Mittel benutzt, das das Metall der Leiterzüge nicht oder in nur sehr geringem Umfang angreift. Für Kupferleiterzüge hat sich die Verwendung einer alkalischen Permanganatlösung als besonders vorteilhaft erwiesen, so Vorteilhafterweise wird die dielektrische Maskenschicht als Harzschicht aufgebracht, die eine Trockenfilmstärke von 30 bis 100 um besitzt. Besonders geeignet sind Epoxydharz-Abmi-schungen bzw. solche aus Epoxyd- und Phenolharzen. Bevorzugt wird eine Trockenfilmdicke von 50 |im. 55 Als Haftvermittlerschichten eignen sich beispielsweise solche Zweiphasen-Harzsysteme, die einen Bestandteil enthalten, der unter Einwirkung eines entsprechenden Mediums zur Ausbildung von Mikroporen führt.
Entsprechende Untersuchungen der Anmelderin haben erge-60 ben, dass die Fläche des zweiten Fensterbereiches, also des Fensters in der Haftvermittlerschicht, vorteilhafterweise mindestens 0,1 bis 1 mm2 gross ist, und vorzugsweise mindestens 0,5 mm2 beträgt.
Nachfolgend soll das Verfahren nach der Erfindung anhand 65 von Beispielen weiter dargestellt und erläutert werden.
Beispiel 1
Als Ausgangsmaterial für eine Leiterplatte mit Leiterzügen
658 157
4
in zwei Ebenen dient einseitig kupferkaschiertes, marktübliches Basismaterial. Nach dem Zuschneiden der Arbeitstafel wird die gereinigte Kupferoberfläche mit einer dem gewünschten Leiterzugmuster entsprechenden Abdeckmaske versehen, beispielsweise im Siebdruckverfahren. Nach dem Ätzen und Entfernen der Abdeckschicht wird die mit den Leiterzügen der ersten Ebene versehene Arbeitstafel kontrolliert.
Anschliessend wird eine permanente Abdeckmaskenschicht aus dielektrischem Isoliermaterial aufgebracht. Dies geschieht durch Aufbringen einer Epoxydharz-Abmischung im Siebdruck, wobei Fenster auf den entsprechenden Leiterzügen, die etwas grösser als die für die Kontaktausbildung benötigten Flächen gewählt werden, frei bleiben. Nach dem Aushärten der Harz-Abmischung für 1 Stunde bei 120° C ergibt sich eine Trockenfilmstärke von 50 |xm.
Nunmehr wird im Siebdruck eine Haftvermittlerschicht aufgebracht, die aus einem Butadiennitrilgummi-modifizierten Phenolharz besteht und eine organometallische Verbindung von Palladium enthält. Diese Schicht reicht über die Ränder der Fenster in der dielektrischen Maskenschicht hinaus auf die Oberfläche der betreffenden Leiterzüge, und zwar unter Aussparung eines zweiten, gegenüber dem ersten eine kleinere Fläche aufweisenden Fensters. Die Fläche der so gebildeten zweiten Fenster beträgt im vorliegenden Beispiel 0,5 mm2.
Anschliessend wird die Haftvermittlerschicht für 40 Minuten bei 160° C gehärtet und zum Ausbilden von Mikroporen sowie einer polaren benetzbaren Oberfläche einer alkalischen Per-manganatlösung bei 50° bis 60° C für 1 bis 3 Minuten ausgesetzt. Diese Lösung enthält 40 bis 60 g/1 Kaliumpermanganat und 40 bis 60 g/1 Natriumhydroxyd.
Nach dem Spülen mit Wasser, verdünnter Salzsäure und wieder Wasser werden die freiliegenden Kupferflächen in den zweiten Fenstern für kurze Zeit in einer Ammoniumpersulfatlösung bei 30° bis 40° C gereinigt. Diese Lösung enthält zwischen 100 und 250 g/1 Ammoniumpersulfat.
Nach dem Spülen mit Wasser, verdünnter Schwefelsäure und wieder Wasser wird in einem stromlos Kupfer abscheidenden Bad eine sowohl die Haftvermittlerschicht-Oberfläche als auch die Kupferoberflächen in den zweiten Fenstern bedeckende Metallschicht abgeschieden, deren Dicke zwischen 0,5 und 2,5 |im gewählt wird.
Sodann wird eine dem Negativ des gewünschten Leiterzugmusters der zweiten Ebene entsprechende Maskenschicht im Lichtdruck aufgebracht und das Leiterzugmuster in einem galvanischen Bad hoher Einebnungsfähigkeit aufgebaut.
Die Leiterplatten werden durch Bedrucken mit Lötstopplack und Ausstanzen aus der Arbeitstafel fertiggestellt.
Beispiel 2
Es wird, wie in Beispiel 1 beschrieben, bis zum Aufbringen der Haftvermittlerschicht und deren Härtung vorgegangen.
Nach dem Härten wird eine dem Negativ des Leiterzugmusters der zweiten Ebene entsprechende Maske aufgedruckt, die die zweiten Fenster wiederum freilässt. Anschliessend wird die Haftvermittlerschicht mit der Kaliumpermangantlösung behandelt und die Arbeitstafel nach entsprechenden Spülschritten in ein stromlos Kupfer abscheidendes Bad gebracht. In diesem Bad verbleibt die Arbeitstafel, bis sich die Leiterzüge in der gewünschten Dicke ausgebildet haben. Nach dem Spülen wird wiederum eine Lötstopplackmaske aufgebracht und ausgehärtet, um sodann die Leiterplatten aus der Arbeitstafel auszustanzen.
Beispiel 3
Zum Herstellen einer Leiterplatte mit vier Leiterzugebenen wird zunächst, wie in Beispiel 1 oder 2 beschrieben, vorgegangen. Vor dem Auftragen der Lötstopplack-Maske werden jedoch die Schritte bestehend aus
- Auftragen der dielektrischen Maskenschicht und Härten derselben;
- Auftragen der Haftvermittlerschicht und Härten derselben;
- Behandeln mit der Kaliumpermanganatlösung; und
- Aufbau der Leiterzüge der entsprechenden Ebene zwei weitere Male wiederholt.
Beispiel 4
In diesem Beispiel wird von zweiseitig kupferkaschiertem Basismaterial ausgegangen, das durchwegs einen Stoff enthält, der die Oberflächen des Basismaterials für die stromlose Metallabscheidung katalytisch sensibilisiert. Hierzu hat sich ein Zusatz einer organometallischen Verbindung des Palladiums zu zur Herstellung des Basismaterials benutzten Harzgemischen als geeignet erwiesen.
Zunächst werden auf beiden Seiten des Basismaterials in bekannter Weise die Leiterzüge der ersten beiden Leiterzugebenen angefertigt. Anschliessend werden die beiden die Leiterzugmuster tragenden Oberflächen, wie in Beispiel 1 beschrieben, mit der dielektrischen und der Haftvermittlerschicht versehen. Sodann werden an Stellen, an denen Leiterzüge aus Ebenen auf der einen Seite des Basismaterials mit solchen aus Ebenen auf der anderen Seite verbunden werden sollen, Durchgangslochun-gen hergestellt. Anschliessend werden die Wandungen dieser Lochungen zugleich mit den Leiterzügen der zweiten Ebenen, wie in Beispiel 1, 2 oder 3 beschrieben, aufgebaut und die Leiterplatte fertiggestellt.
Beispiel 5
In diesem Beispiel wird von einem Basismaterial ausgegangen, das anstelle einer Kupferkaschierung eine Haftvermittlerschicht trägt. Sodann wird die erste Ebene des Leiterzugmusters vollständig durch stromlose Metallabscheidung oder vermittels dieser und nachfolgender galvanischer Metallabscheidung in bekannter Weise aufgebaut, um anschliessend — wie in einem der Beispiel 1 bis 4 beschrieben — fortzufahren.
Beispiel 6
Als Ausgangsmaterial dient einseitig kupferkaschiertes Basismaterial. Dieses wird zunächst mit dem Leiterzugmuster der ersten Ebene und anschliessend — wie in Beispiel 1 beschrieben
— mit der dielektrischen Maskenschicht und der Haftvermittlerschicht versehen. Im Unterschied zu Beispiel 1 ist jedoch die hier benutzte Haftvermittlerschicht frei von einem die stromlose Metallabscheidung katalysierenden Zusatz.
Nach dem Behandeln mit der Kaliumpermanganatlösung wird die Arbeitstafel einer Badlösung ausgesetzt, die der kataly-tischen Sensibiliserung für die stromlose Metallabscheidung dient. Im vorliegenden Fall wurde eine Lösung, die das Reaktionsprodukt von Palladium(II)chlorid und Zinn(II)chlorid enthält, benutzt.
Anschliessend wurde wieder — wie in Beispiel 1 beschrieben
— verfahren.
5
10
15
20
25
30
35
40
45
50
55
60
Claims (19)
1. Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen, bei welchem zunächst das Leiterzugbild der ersten Ebene hergestellt und sodann mit einer Isoliermaskenschicht versehen wird, die jene Stellen der Leiterzüge der ersten Ebene frei lässt, die zum Aufbau der Verbindung mit entsprechenden Leiterzügen einer darauffolgenden Leiterzugebene dienen, und bei welchem Verfahren sodann die Leiterzüge der zweiten Ebene durch einen Metallabscheidungsvorgang hergestellt werden, wobei der sich gleichzeitig aufbauende Metallbelag auf den von der Maskenschicht nicht bedeckten Gebieten, im folgenden «erste Fenster» genannt, der Leiterzüge der ersten Leiterzugebene die Verbindung zwischen entsprechenden Leiterzügen beider Ebenen bewirkt, dadurch gekennzeichnet, dass nach dem Aufbringen der Isoliermaskenschicht eine Schicht eines Haftvermittlers aufgebracht wird, der durch nachfolgende Behandlung mikroporös, polar und benetzbar gemacht wird wobei die Haftvermittlerschicht, über die Ränder der ersten Fenster in der Maskenschicht ragend, bis auf die Metalloberflä-che der betreffenden Leiterzüge unter Aussparung eines zweiten, kleineren Fensterbereiches auf der Metalloberfläche der betreffenden Leiterzüge reicht; dass sodann die Haftvermittlerschicht mit einem Mittel behandelt wird, das diese mikroporös, polar und benetzbar macht, ohne das Metall der Leiterzüge anzugreifen; und dass anschliessend das Leiterzugmuster der zweite Ebene und die Verbindungen zu Leiterzügen der ersten Ebene in den zweiten Fensterbereichen hergestellt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Leiterzugmuster und die Verbindungen zu Leiterzügen der ersten Ebene in den zweiten Fensterbereichen mittels stromloser Abscheidung hergestellt werden.
2
PATENTANSPRÜCHE
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die stromlose Abscheidung in Verbindung mit galvanischer Metallabscheidung vorgenommen wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Verfahrensschritte bei einer Vielzahl von mehr als zwei Ebenen entsprechend wiederholt werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der zweite Fensterbereich eine Öffnung aufweist, die mindestens 0,1 bis 1 mm2 gross ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Öffnung mindestens 0,5 mm2 beträgt.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Maskenschicht aus dielektrischem Isoliermaterial in einer Stärke von 30 bis 100 um besteht.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Haftvermittlerschicht eine Dicke von 10 bis 50 p.m besitzt.
9. Verfahren nach einem der Ansprüche 7 und 8, dadurch gekennzeichnet, dass die Maskenschicht eine Dicke von 50 (im und die Haftvermittlerschicht eine solche von 20 (im aufweist.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Haftvermittlerschicht einen Stoff enthält, der geeignet ist, auf seiner Oberfläche die stromlose Metallabscheidung aus geeigneten Badlösungen katalytisch in Gang zu setzen.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Haftvermittlerschicht einer alkalischen Permanganat-Lösung ausgesetzt wird, um sie mikroporös, polar und benetzbar zu machen.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass als Ausgangsmaterial für die Leiterplatte ein solches dient, das durchwegs einen Stoff enthält, der bewirkt, dass Oberflächen sowie Lochwandungen desselben, wenn sie stromlos metallisierenden Badlösungen ausgesetzt werden, mit einem festhaftenden Metallbelag versehen werden.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die aus Haftvermittlerschicht und Metallflächen in den Fenstern derselben gebildete Oberfläche zunächst einem stromlos Metall abscheidenden Bad ausgesetzt wird, dass sodann die so abgeschiedene Metallschicht mit einer dem Negativ des gewünschten Leiterzugsmusters der betreffenden Ebene entsprechenden Maskenschicht versehen wird; und dass anschliessend die Leiterzüge durch galvanische Abscheidung aufgebaut werden.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die stromlos aufgebaute Schicht zunächst galvanisch verstärkt wird, und dass zum Aufbau der Leiterzüge ein galvanisches Bad mit Einebnungsfähigkeit benutzt wird.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass alle Leiterzugebenen ausschliesslich auf einer Seite des Ausgangsmaterials für die Leiterplatte angeordnet sind; und dass bei der galvanischen Metallabscheidung jeweils zwei Leiterplatten mit den von Leiterzügen freien Seiten zueinander, sich mindestens angenähert berührend, in der Badlösung angeordnet werden.
16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass gleichzeitig mit dem Aufbau der Leiterzüge einer Ebene und der Verbindung zu Leiterzügen der nächsten Ebene Löcher mit metallisierten Lochwandungen hergestellt werden, die entweder als Montagelöcher für Bauelemente dienen, oder als Verbindung von Leiterzügen, die sich auf verschiedenen Seiten des Ausgangsmaterials befinden, oder für beides.
17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass für die der Oberfläche des Ausgangsmaterials benachbarten Leiterbildebenen Leiterbildmuster mit geringerer Leiterzugdichte benutzt werden, und dass die Leiterzugdichte der Leiterzüge in der nächsten Ebene, bzw. bei einer zwei überschreitenden Zahl von Leiterzugebenen, in jeweils später aufgebauten Schichten höher gewählt wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die die geringere Dichte aufweisenden Leiterzüge im Siebdruck und die mit höheren Leiterzugdichte im Lichtdruck hergestellt werden.
19. Leiterplatten mit Leiterzügen in mindestens zwei Leiterzugebenen, hergestellt nach einem der Verfahren gemäss den Ansprüchen 1 bis 18.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3006117A DE3006117C2 (de) | 1980-02-19 | 1980-02-19 | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen |
Publications (1)
Publication Number | Publication Date |
---|---|
CH658157A5 true CH658157A5 (de) | 1986-10-15 |
Family
ID=6094962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH1074/81A CH658157A5 (de) | 1980-02-19 | 1981-02-18 | Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen. |
Country Status (12)
Country | Link |
---|---|
US (1) | US4751105A (de) |
JP (1) | JPS56150900A (de) |
AT (1) | AT378308B (de) |
CA (1) | CA1162323A (de) |
CH (1) | CH658157A5 (de) |
DE (1) | DE3006117C2 (de) |
DK (1) | DK71481A (de) |
FR (1) | FR2476427A1 (de) |
IL (1) | IL62169A (de) |
IT (1) | IT1170737B (de) |
NL (1) | NL8100807A (de) |
SE (1) | SE456388B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4735676A (en) * | 1986-01-14 | 1988-04-05 | Asahi Chemical Research Laboratory Co., Ltd. | Method for forming electric circuits on a base board |
DE3733002A1 (de) * | 1986-09-30 | 1988-04-07 | Wilde Membran Impuls Tech | Additiv metallisierte elektrisch leitfaehige struktur |
US4804575A (en) * | 1987-01-14 | 1989-02-14 | Kollmorgen Corporation | Multilayer printed wiring boards |
DE3812414A1 (de) * | 1988-04-14 | 1989-10-26 | Standard Elektrik Lorenz Ag | Verfahren zum herstellen einer allseitig geschirmten signalleitung |
CN1539028A (zh) * | 2001-06-04 | 2004-10-20 | ���ڵٿ�����˾ | 形成图案的方法 |
DE102006008050A1 (de) * | 2006-02-21 | 2007-08-23 | Imi Intelligent Medical Implants Ag | Vorrichtung mit flexiblem Mehrschichtsystem zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1073197B (de) * | 1955-06-28 | 1960-01-14 | ||
US3102213A (en) * | 1960-05-13 | 1963-08-27 | Hazeltine Research Inc | Multiplanar printed circuits and methods for their manufacture |
DE1142926B (de) * | 1961-11-15 | 1963-01-31 | Telefunken Patent | Verfahren zur Herstellung gedruckter Schaltungsplatten |
DE1267738B (de) * | 1962-10-29 | 1968-05-09 | Intellux Inc | Verfahren zur Herstellung von elektrischen Verbindungen zwischen den Stromkreisen von mehrlagigen gedruckten elektrischen Schaltungen |
FR1345163A (fr) * | 1962-10-29 | 1963-12-06 | Intellux | Circuits électriques en couches multiples et procédé pour leur fabrication |
US3226256A (en) * | 1963-01-02 | 1965-12-28 | Jr Frederick W Schneble | Method of making printed circuits |
US3350498A (en) * | 1965-01-04 | 1967-10-31 | Intellux Inc | Multilayer circuit and method of making the same |
DE1590753A1 (de) * | 1966-10-01 | 1970-05-14 | Telefunken Patent | Verfahren zur Herstellung einer doppelseitig mit Leitungszuegen bedeckten Isolierstoffplatte mit metallisierten Loechern |
US3597834A (en) * | 1968-02-14 | 1971-08-10 | Texas Instruments Inc | Method in forming electrically continuous circuit through insulating layer |
NL6808469A (de) * | 1968-06-15 | 1969-12-17 | ||
US3640853A (en) * | 1968-12-27 | 1972-02-08 | Rca Corp | Adhesion of nonconducting and conducting materials |
US3672986A (en) * | 1969-12-19 | 1972-06-27 | Day Co Nv | Metallization of insulating substrates |
US3697319A (en) * | 1970-12-09 | 1972-10-10 | Rca Corp | Method of metallizing an electrically insulating surface |
US4005238A (en) * | 1973-10-25 | 1977-01-25 | Akademie Der Wissenschaften Der Ddr | Metallized articles and method of producing the same |
JPS5210568A (en) * | 1974-12-28 | 1977-01-26 | Hideo Machida | Method of manufacturing multilayered printed wiring substrate |
JPS528504A (en) * | 1975-07-09 | 1977-01-22 | Toshiba Corp | Electro magnetic pump |
JPS5288772A (en) * | 1976-01-20 | 1977-07-25 | Matsushita Electric Ind Co Ltd | Method of producing printed circuit board |
JPS5388960A (en) * | 1977-01-14 | 1978-08-04 | Matsushita Electric Ind Co Ltd | Method of producing printed circuit board |
-
1980
- 1980-02-19 DE DE3006117A patent/DE3006117C2/de not_active Expired
-
1981
- 1981-01-16 AT AT0015881A patent/AT378308B/de not_active IP Right Cessation
- 1981-01-30 SE SE8100733A patent/SE456388B/sv not_active IP Right Cessation
- 1981-02-18 NL NL8100807A patent/NL8100807A/nl not_active Application Discontinuation
- 1981-02-18 CA CA000371147A patent/CA1162323A/en not_active Expired
- 1981-02-18 DK DK71481A patent/DK71481A/da not_active Application Discontinuation
- 1981-02-18 FR FR8103174A patent/FR2476427A1/fr active Granted
- 1981-02-18 CH CH1074/81A patent/CH658157A5/de not_active IP Right Cessation
- 1981-02-19 JP JP2481981A patent/JPS56150900A/ja active Granted
- 1981-02-19 IT IT47843/81A patent/IT1170737B/it active
- 1981-02-19 IL IL62169A patent/IL62169A/xx unknown
-
1983
- 1983-12-07 US US06/558,710 patent/US4751105A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
IT8147843A1 (it) | 1982-08-19 |
DK71481A (da) | 1981-08-20 |
SE8100733L (sv) | 1981-08-20 |
NL8100807A (nl) | 1981-09-16 |
DE3006117C2 (de) | 1981-11-26 |
DE3006117A1 (de) | 1981-08-27 |
SE456388B (sv) | 1988-09-26 |
IT1170737B (it) | 1987-06-03 |
US4751105A (en) | 1988-06-14 |
AT378308B (de) | 1985-07-25 |
ATA15881A (de) | 1984-11-15 |
FR2476427B1 (de) | 1985-02-01 |
CA1162323A (en) | 1984-02-14 |
FR2476427A1 (fr) | 1981-08-21 |
IL62169A0 (en) | 1981-03-31 |
IL62169A (en) | 1986-04-29 |
IT8147843A0 (it) | 1981-02-19 |
JPS56150900A (en) | 1981-11-21 |
JPH0261160B2 (de) | 1990-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0361193B1 (de) | Leiterplatte mit einem spritzgegossenen Substrat | |
DE3408630A1 (de) | Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten | |
DE3750282T2 (de) | Verfahren zur Metallplattierung. | |
DE1815202A1 (de) | Verfahren zur Herstellung mehrschichtiger Schaltungskarten | |
DE19645854A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE2017613B2 (de) | Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen | |
DE1521436B2 (de) | Verfahren zum Herstellen von auf Isolierstofftrager aufgebrachte ge druckte Schaltungen oder dergleichen | |
CH631587A5 (de) | Verfahren zum herstellen von elektrischen leiterplatten und basismaterial zur ausfuehrung des verfahrens. | |
DE3151512A1 (de) | "elektrische leiterverbindung und verfahren zu ihrer herstellung" | |
DE3341431A1 (de) | Verfahren zum reinigen von loechern in gedruckten schaltungsplatten mit permanganathaltigen und basischen loesungen | |
DE3330068A1 (de) | Hybrid-integrierte schaltung und verfahren zur herstellung derselben | |
DE1078197B (de) | Gedruckte Schaltung | |
DE69005214T2 (de) | Polyimidsubstrat mit texturierter Oberfläche und Metallbeschichtung solch eines Substrates. | |
DE3047287C2 (de) | Verfahren zur Herstellung einer gedruckten Schaltung | |
DE3505579A1 (de) | Verfahren zur herstellung einer gedruckten schaltungsplatte | |
DE3140082C2 (de) | Verfahren zur Herstellung gedruckter Schaltungen | |
EP0549791B1 (de) | Mehrlagenleiterplatte und verfahren zu ihrer herstellung | |
DE3008143C2 (de) | Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind | |
DE2059425A1 (de) | Partieller Aufbau von gedruckten Mehrlagenschaltungen | |
EP0584386A1 (de) | Leiterplatte und Herstellungsverfahren für Leiterplatten | |
DE2251829A1 (de) | Verfahren zur herstellung metallisierter platten | |
DE3006117C2 (de) | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen | |
DE69730288T2 (de) | Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen | |
DE69027530T2 (de) | Verfahren zur erhöhung des isolationswiderstandes von leiterplatten | |
DE2838982B2 (de) | Verfahren zum Herstellen von Mehrebenen-Leiterplatten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUE | Assignment |
Owner name: KOLLMORGEN CORPORATION |
|
PUE | Assignment |
Owner name: AMP-AKZO CORPORATION |
|
PL | Patent ceased | ||
PL | Patent ceased |