DE2847575A1

DE2847575A1 - Schablonen-mikrospeicher

Info

Publication number: DE2847575A1
Application number: DE19782847575
Authority: DE
Inventors: Geb Kumar Ram Gupta; Chandrakant R Vora
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1977-11-17
Filing date: 1978-11-02
Publication date: 1979-05-23
Also published as: US4228497A; GB2008819A; DE2847575C2; GB2008819B; FR2408174B1; JPS6120013B2; FR2408174A1; JPS5475935A

Description

-λ-

Beschreibung

Bei Datenprozessoren wird unter einem Leitungs- oder Pipeline-System eine Einrichtung verstanden, die rechnerische und kombinatorische Fähigkeiten hat und in mehrere sequentielle Stufen unterteilt ist, von denen jede jeweils mit einer unabhängigen Datengruppe aktiv sein kann. Daten fließen von einer Pipeline-Stufe, bei der an ihnen gearbeitet wird, zur anderen, wo sie weiterverarbeitet oder behandelt werden. Um den Pipeline-Durchsatz zu erhöhen, werden neue Daten den ersten Stufen zugeführt, während alte Daten noch in den letzteren Stufen bearbeitet werden. Maximalen Durchsatz, bei dem sämtliche Stufen dauernd beschäftigt sind, ist ein bei Pipeline-Systemen über eine längere Zeit hin selten erreichtes Ziel.

Häufig ist das Pipeline-System mikroprogrammierbar, so daß jede Stufe auf Mikrobefehle anspricht. Beispielsweise kann eine Arithmetik-Element-Stufe auf Mikrobefehle ansprechen, die arithmetische Operationen, wie etwa Addieren, Dividieren, Multiplizieren, etc. erfordern, sowie auch auf andere Steuerbefehle ansprechen, die verlangen, daß Bool'sehe Operationen ausgeführt werden sollen. Eine einfache Speicherstufe kann von einem Steuer-Mikrobefehl aufgefordert werden, aus einer speziellen Adresse auszulesen und auf eine spezielle Sammelleitung (Bus) , Register oder Stufe auszugeben, oder Daten unter einer speziellen Adresse zu speichern. Wenn bei einem mikroprogrammierbaren Pipeline-System nach maximalen Durchsatz gestrebt wird, wird die Versorgung der verschiedenartigen Stufen mit den richtigen Steuer-Mikrobefehlen in der richtigen sequentiellen Ordnung recht kompliziert, wie z.B. aus dem Aufsatz "fhe Microprogramming of Pipelined

Processors", von P.M. Kogge, veröffentlicht in THE FOURTH ANNUAL SYMPOSIUM ON COMPUTER ARCHITECTURE of Seiten 63 bis 69 erläutert ist.

Weitere Probleme bei der Steuerung von Pipeline-Stufen mit Mikroprogramm treten auf, wenn innerhalb und unter den Stufen ein Rückkopplungsfluß erlaubt ist. Der Rückkopplungsfluß ermöglicht, daß Daten in einem vollständigen Durchfluß durch die Pipeline voll verarbeitet werden und beseitigt die Notwendigkeit doppelter Stufen in der Pipeline, die nur für einen verhältnismäßig kleinen Prozentsatz an durch die Pipeline strömenden Daten erforderlich sein könnten.

Eine den Durchfluß einer speziellen Datengruppe durch die Pipeline steuernde Gruppe von Mikrobefehlen ist eine Schablone. Der gesamte Durchfluß von Daten durch die Pipeline wird dann durch eine Folge von Schablonen gesteuert. Die Schablonen müssen gespeichert werden und den Pipeline-Stufen in solcher Weise zugeführt werden, daß Kollisionen vermieden werden. Dies wird besonders wichtig und zunehmend schwierig in Situationen, bei denen Pipeline-Rückkopplung beteiligt ist.

Der Erfindung liegt daher die Aufgabe zugrunde, eine verbesserte Speichereinrichtung für Schablonen-Mikrosteuerbefehle für ein mikroprogrammierbares System zu schaffen, welche dem System die Steuer-Mikrobefehle automatisch in der richtigen Folge zuführt. Dabei soll die Zuführung besonders zuverlässig geschehen und auch auf mikroprogrammierbare Pipeline-Systeme anwendbar sein, bei denen Rückkopplung zugelassen ist.

Dazu sieht die Erfindung eine Mikrospeichereinrichtung zum adressierbaren Speichern mehrerer Mikrobefehle vor, zu denen wenigstens ein Mikrobefehl für jede Stufe

90 3 821/0506

ORIG/NAL fNSPECTED

in einem mikroprograiranierbaren Pipeline-System enthalten ist. Eine Mikrospeicheradressenregister-Einrichtung adressiert die Mikrospeichereinrichtung, um die sequentielle Lieferung eines Mikrobefehls für jede Stufe in der mikroprogrammierbaren Pipeline-Einrichtung zu ermöglichen.

Die Systemkonfiguration und Einzelheiten des Betriebsablaufs wurden in vereinfachter Form dargestellt. Andere Merkmale der Erfindung werden aus der nachfolgenden Beschreibung im Zusammenhang mit den beigefügten Zeichnungen noch deutlicher hervortreten. Im einzelnen zeigen:

Fig. 1 ein Blockdiagramm einer Pipeline-Einrichtung, die für die Erfindung von Bedeutung sein kann;

Fig. 2 ein schematisches Diagramm der Schablonenspeichereinrichtung gemäß der Erfindung, welche in der Pipeline-Einrichtung gemäß Fig. 1 verwendet werden kann;

Fig. 3 ein Diagramm einer alternativen Ausführungsform der Schablonen-Mikrospeicher-Einrichtung;

Fig. 4 ein Zeitdiagramm für die Anordnung der Schablonen zur Steuerung der Pipeline-Einrichtung nach Fig.1;

Fig. 5 ein Blockdiagramm einer Pipeline-Einrichtung gemäß Fig. 1, bei der eine Rückkopplung zwischen und unter den Pipeline-Stufen auftritt;

Fig. 6 ein Diagramm der erfindungsgemäßen Schablonen-Mikrospeicher-Einrichtung zur Verwendung im Rahmen der in Fig. 5 dargestellten Pipeline-Einrichtung;
und

Fig. 7 ein Zeitdiagramm ^u der Anordnung der Schablonen zur Steuerung einer Pipeline-Einrichtung gemäß Fig. 5.

Der Pipeline-Schablonensteuermechanismus gemäß einer bevorzugten Ausfuhrungsform der Erfindung steuert und verarbeitet den Datenstrom durch eine Mehrzahl von mikroprogrammierbaren Stufen (Fig.1). Daten werden der Stufe 1 durch einen Daten-

909821/0506

eingabekanal 11 zugeleitet und nacheinander durch Stufen 2,3,4 und 5 zum Datenausgabekanal 13 durchgeschleust. Jede Stufe 1 bis 5 besitzt ein zugehöriges Ausgabe-Ablageregister 15 zur Erleichterung des Datenstroms zur nachfolgenden Stufe oder zum Datenausgabekanal 13. Jede Stufe 1 bis 5 weist einen Steuereingang 17 zur Aufnahme mikrokodierter Befehle n1 bis n5 aus einer Steuereinheit 19 auf.

In der Patentanmeldung P 27 18 849.4 (B 389) sind die Stufen 1-5 gemäß der Erfindung als Speicher, Ausrichtnetzwerk und Verarbeitungsstufe eines Parallelprozessors realisiert. Die Erfindung kann entweder mit parallelen oder mit seriellen Prozessoren verwendet werden, solange jede Stufe mikroprogrammierbar ist und alle Stufen zusammen nach Art einer Pipeline bezüglich des Datendurchflusses und der Datenverarbeitung wirken.

Jede Pipelinestufe 1 bis 5 spricht auf mikrokodierte Befehle an, die ihrem Steuereingang 17 zugeführt sind. Beispielsweise kann mikrokodierter Befehl n1 Stufe 1 dazu veranlassen, Daten vom Dateneingabekanal 11 zu speichern oder Daten zur Stufe 2 zu übertragen. Die Adresse der zu speichernden oder zu übertragenden Daten muß in dem kodierten Befehl n1 nicht mitgeteilt werden, weil die Adresse sehr leicht von einer anderen nicht dargestellten Quelle geliefert wird.

In der bevorzugten Ausführungsform der Erfindung gibt die Steuereinheit 19 während jedes Zyklus¹ mikrokodierte Befehle n1 bis n5 aus, die für das gleichlaufende Funktionieren der Pipeline-Stufen 1 bis 5 sorgen. Die mikrokodierten Befehle n1 bis n5 sind jeweils in mehreren Schablonenmikrospeichern TMM1 bis TMM5 gespeichert, vergleiche Fig. 2. Jeder Mikrospeicher TMM1 bis TMM5 wird durch ein individuell zugeordnetes Schablonenmikrospeicheradressenregister TMMA1 bis TMMA5 adressiert.

909821/0506

Eine Schablonenmikrospeicheradresse wird dem Register TMMA1 über TMM-Adressenbus 21 jedesmal dann zugeführt, wenn eine neue Schablone ausgelöst werden soll, wie Fig. 4 anhand der Zeitperiode 1 für Schablone T1 zeigt. Bei der nächsten Taktperiode wird die Adresse in TMMA1 nach TMMA2 übertragen und TMMA1 wird durch eine Adresseneinheit übertragen. Bei jeder Tastperiode wird die in TMMA1 gespeicherte Adresse an TMMA2 übertragen, die Adresse von TMMA2 wird an TMMA3 übertragen, die Adresse von TMMA3 wird an TMMA4 übertragen und schließlich wird die Adresse von TMMA4 an TMMA5 übertragen.

TMMA1 wird für eine gegebene Schablone durch eine Taktperiode inkrementiert, d.h. für die Taktperioden 2 und für die Schablone T1. Nach Abschluß der Erzeugung des Mikrobefehls n1 für eine gegebene Schablone (Zeitperiode für Schablone T1) wird TMMA1 entweder zurückgesetzt (d.h. auf eine Adresse zurückgesetzt, die die Erzeugung von Mikrobefehlen n1 bis n5 auslöst, die in deren Pipeline-Jtufen 1 bis 5 keine Funktion auslösen)oder auf den Beginn einer neuen Schablone gesetzt.

Das vorstehend erläuterte Verfahren zum Adressen der Schablonen-Mikrospeicher TMM1 bis TMM5 definiert die Speicherstruktur derselben. Beispielsweise sind die Anfangssteuerbefehle n1 bis n5 für eine gegebene Schablone sämtlich bei der gleichen Adresse in ihren jeweiligen Mikrospeichern TMM1 bis TMM5 gespeichert. Das gleiche Speichermuster gilt für die nachfolgenden Steuerbefehle n1 bis n5 für jede Schablone.

In einer alternativen Ausführungsform gemäß Fig. 3 adressiert ein Adressenregister TMMA1 einen einzigen Schablonen-Mikrospeicher TMM1,2,3,4,5, der go programmiert ist, daß er

909821/0508

sämtliche Pipeline-Steuersignale n1 bis n5 liefert. Wenn adressiert, liefert der Schablonen-Mikrospeicher den Steuerbefehl n1 direkt und speichert alle anderen Steuerbefehle in einem Register R2,3,4,5. Danach wird Register R2,3,4,5 getaktet, um das Steuerbefehlswort n2 zu liefern und die restlichen Steuerbefehle in Register R3,4,5 zu speichern. Dieses Verfahren wird fortgesetzt, bis Steuerbefehl n5 aus dem Register R5 ausgetaktet ist.

Man bemerke, daß die Ausführungsformen gemäß Fig. 2 und in einem hybriden System auf Wunsch kombiniert werden können. Beispielsweise kann die Ausführungsform gemäß Fig. 2 dazu verwendet werden, alle bis auf die letzten beiden Steuerwörtersegmente n4 und n5 zu liefern, und die Ausführungsform nach Fig. 3 kann dazu dienen, die letzten beiden Steuerwörtersegmente n4 und n5 zu erzeugen.

Eine Gruppe von Steuerbefehlen umfaßt eine Schablone. Schablonen treten sequentiell nacheinander auf, vergleiche Fig. 4. Wie dargestellt, besetzt eine Schablone einen diagonal geschnittenen Bereich aus einer Pipeline-Stufe in einem Zeitdiagramm gemäß Fig. 4. Eine erste Schablone T1 besetzt die Zeitspanne 1 bis 3 für Pipeline-Stufe 1, bei der Pipeline-Stufe 1 auf einen gelieferten Steuerbefehl n1 anspricht. Die von der ersten Schablone T1 eingefaßte Fläche setzt sich diagonal in dem dargestellten Diagramm zur Zeitspanne 5 bis fort. Die von der ersten Schablone T1 umfaßte Fläche wird von einer vorderen Diagonalen 21 und einer rückwärtigen Diagonalen 25 begrenzt. Die rückwärtige Diagonale 25 dient auch als vordere Diagonale der nächsten Schablone T2. Alternativ könnte Schablone T2 auf Wunsch um eine oder mehrere Zeitperioden verzögert werden. Schablone T2 hat die rückwärtige Diagonale 27. Man sieht, daß Schablone T2 Stufe 1 steuert, während die vorhergehende Schablone T1 Stufe 5 steuert. Auf diese überlappende Weise werden sämtliche

909821/050S

Pipeline-Stufen beschäftigt gehalten. Wie dargestellt, überstreicht T2 vier Zeitperioden, zeigt somit an, daß sie wenigstens vier Zeitperioden braucht, um ihre Aufgabe in wenigstens einer der Pipeline-Stufen 1 bis 5 abzuschließen. Die nachfolgenden Schablonen (d.h. T3, T4) folgen in der Reihe nach.

Die Steuerung zur Ausgabe der Schablonen ist erfindungsgemäß einfach. Die Adresse für Schablone T1 wird den Schablonen-Mikrospeicheradressenregister TMMA1 zugeführt, um die Sequenz auszulösen. Drei Zeitperioden später wird die Adresse für die Schablone T2 dem Register TMMA1 zugesandt. Vier Zeitperioden später wird die Adresse für Schablone T3 dem Register TMMA1 zugesandt. Die Erzeugung der Steuerbefehle n1 bis n5 wird automatisch sequentiell in der oben erläuterten richtigen Ordnung ausgeführt.

Die Erfindung läßt sich leicht auf Pipeline-Einrichtungen mit Rückkopplung ausdehnen (Fig.5). Das Ausgangsregister 15 für die Pipeline-Stufe 3 besteht aus zwei Teilen, dem Ausgaberegister 15a zur Versorgung der Pipeline-Stufe 4 und Ausgaberegister 15b zur Versorgung von Daten zum Datenausgabekanal 13. In ähnlicher Weise besteht das Ausgangsregister 15 für Pipeline-Stufe 4 aus zwei Teilen; Ausgaberegister 15c zur Versorgung der Pipeline-Stufe 5 und Ausgaberegister 15d zur Zurückführung von Daten durch Pipeline-Stufe 4.

Gemäß Fig. 6 umfassen die Steuerbefehle n1 bis n5 für das Pipeline-Netzwerk gemäß Fig. 5 Schablonen-Mikrospeicher TMM1 bis TMM8, ein ODER-Gatter 27 zur Lieferung des Mikrowortes n2 von TMM2 oder TMM7, ein ODER-Gatter 29 zur Lieferung von n4 aus TMM4 oder TMM5, und ein ODER-Gatter 33 zum Liefern von n5 aus TMM5 oder TMM6. Somit werden fünf

909 8 21/0506

Pipeline-Schaltungsstufen als virtuelle Stufen gesteuert.

Gemäß Fig. 7 zeigt die Schablone T5 eine typische Steuerschablone für die Rückkopplungs-Pipeline-Stufen aus Fig.5. Man bemerke, daß vier Stufen-Zeitbereiche in der Schablone T6 in der Schablone T5 benutzt werden, wie durch die Punkte 37,39,41,43 angegeben ist. Um das Schablonen-überlaufen zu verhindern, was durch die Punkte 37,39,41 und 43 dargestellt ist, könnten die Schablonen für acht virtuelle Stufen statt für fünf reale Stufen wie dargestellt ausgelegt werden. Punkt 37 ist in TMM5 kodiert, Punkt 39 ist in TMM6 kodiert, Punkt 41 ist in TMM7 kodiert und Punkt 43 ist in TMM8 kodiert. Das Ausführen aller acht Stufen als reale Stufen würde jedoch nicht wirksam sein und würde dazu führen, daß nicht alle Stufen bei Ausführung von Rückkopplungsoperationen relativ beschäftigt sind, wobei die Rückkopplungsoperationen nur durch wenige Schablonen verlangt werden.

Die Schablone weist auch eine Vierstufen-Zeitfläche auf, die zur Steuerung nicht benutzt wird, wie durch die schraffierten Flächen 45,47,49 und 51 bezeichnet ist. Somit könnte die Schablone 6 eine solche Schablone sein, die die gleiche Form wie die Schablone 5 hat, und zwar in der Weise, daß die unbenutzten Flächen 45,47,49 und 51 ein überlaufen der Schablone 5 wie bei den Punkten 41,43,45 und 47 angedeutet, erlauben können. Bei einer Überlauf-Schablone, wie etwa Schablone 5, müssen die Schablonen-Mikrospeicher-Adressenregister entweder keine neue Schablone adressieren, bis alles klar (gelöscht) ist, (d.h. tue nichts während der Zeitperiode T6 und löse T7 als nächste Schablone aus), oder nur eine nichtüberschneidende Schablone als Schablone T6 aussenden (wie etwa eine Schablone von der Form der Schablone T5).

909821/0506

Vorstehend wurden spezielle Ausfuhrungsformen für einen Schablonen-Mikrospeicher und eine Steuereinheit zur automatischen und sequentiellen Lieferung von Steuermikrowörtern an mikroprogrammierbare Stufen eines Pipeline-Netzwerks beschrieben. Obwohl die Erfindung bis zu einem gewissen Grade sehr speziell beschrieben worden ist, muß man sich jedoch vor Augen halten, daß vorstehend nur ein Ausführungsbeispiel der Erfindung erläutert.worden ist, und daß Veränderungen in der Kombination und der Anordnung der verschiedenen Teile der Erfindung dem Fachmann ohne weiteres geläufig sind und diese Kombinationen absolut im Rahmen der Erfindung liegen. Beispielsweise kann zwischen der Steuereinheit und den Pipeline-Stufen ein Dekodierer eingeschaltet sein, der die in den Schablonen-Mikrospeichern gespeicherten Steuerdaten dekodiert oder modifiziert, ehe diese Daten als Steuerbefehle in die Pipeline-Stufen gelangen. Insgesamt wurde eine mikroprogrammierte datenverarbeitende Pipeline-Einrichtung beschrieben, die mehrere Stufen aufweist, wobei Mikrobefehle zur Steuerung dieser Stufen als Schablonen in einem adressierbaren Schablonenmikrospeicher gespeichert und automatisch und sequentiell den Stufen der Pipeline-Einrichtung zugeführt werden. Jede Schablone ist einer individuellen Datengruppe zugeordnet und weist Mikrobefehle für jede Stufe auf, sei sie nun real oder virtuell, durch welche die zugehörige Datengruppe läuft.

903821/ΟδΟδ

Leerseite

Claims

BURROUGHS CORPORATION, eine Gesellschaft nach den Gesetzen des Staates Michigan, Burroughs Place, Detroit, Michigan 48232, V. St. A.

Schablonen-Mikrospeicher

Patentansprüche

Schablonen-Mikrospeicher-Einrichtung zur Versorgung mehrerer Stufen einer Pipeline-Datenverarbeitungseinrichtung mit Mikrobefehlen, welche mehrere adressierbare Schablonenmikrospeicher-Einheiten (TMM1...TMM5) zum Speichern der Mikrobefehle aufweist, von denen jede einer eigenen Stufe (1...5) zugeordnet ist und dieser Stufe die Mikrobefehle zuführt, sowie mit einer Schablonenmikrospeicheradressen-Einrichtung (TMMA1...TMMA5) zur gleichzeitigen Adressierung sämtlicher Schablonenmikrospeicher.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schablonenmikrospeicher-Adresseneinrichtung mehrere — Mikrospeicheradressenregigter aufweist, von denen jedes einen einzigen adressierbaren Schablonenmikrospeicher individuell adressiert.

909821/0506

HZ/gs

ORIGINAL INSPECTED
3. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß zwischen den Schablonenmikrospeichern und den Stufen weitere Einrichtungen

(15) zwischengeschaltet sind, die Mikrobefehlspfade zwischen den Schablonenmikrospeichern und den Stufen schaffen.
4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die weiteren Einrichtungen eine Zuordnungseinrichtung enthalten, die gewisse Stufen gewissen Schablonen-Mikrospeichern für den Mikrobefehlsfluß zuordnen sowie eine weitere Zuordnungseinrichtung enthalten, die sämtliche anderen Stufen wenigsten zwei Schablonenmikrospeichern für den Mikrobefehlsfluß zuordnen.

909821/0508