[go: up one dir, main page]

DE2752204A1 - Integrierte schaltung - Google Patents

Integrierte schaltung

Info

Publication number
DE2752204A1
DE2752204A1 DE19772752204 DE2752204A DE2752204A1 DE 2752204 A1 DE2752204 A1 DE 2752204A1 DE 19772752204 DE19772752204 DE 19772752204 DE 2752204 A DE2752204 A DE 2752204A DE 2752204 A1 DE2752204 A1 DE 2752204A1
Authority
DE
Germany
Prior art keywords
transistor
integrated circuit
circuit
connection
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772752204
Other languages
English (en)
Inventor
Hampshire Aldershot
Howard A Dorey
Edward A Martin
Michael I Spooner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemalto Terminals Ltd
Original Assignee
Solartron Electronic Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solartron Electronic Group Ltd filed Critical Solartron Electronic Group Ltd
Publication of DE2752204A1 publication Critical patent/DE2752204A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/0813—Threshold logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/0823—Multistate logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

Beschreibung zum Patentgesuch
der Firma The Solartron Electronic Group Limited, Victoria Road, Farnborough, Hampshire / England
betreffend:
'Integrierte Schaltung"
Die Erfindung bezieht sich auf eine integrierte Schaltung, und betrifft insbesondere die Schaffung von Schaltmöglichkeiten, wobei ein oder mehrere äußere Anschlüsse an einer integrierten Schaltung vorübergehend extern auf verschiedene Spannungspegel geschaltet werden können, um beispielsweise den Adressen- oder Funktionsmodus der Schaltung (vorübergehend) anzuschalten. Die vorübergehend geschaltete Information kann als ein Binärwort betrachtet werden, von wel- chem die Bitanzahl durch den Informationsgehalt festgelegt ist, welcher vorübergehend anzuschalten ist. Es ist bekannt, Schaltstifte vorzusehen, welche entweder mit Erdpotential oder einer anderen Spannung verbunden werden. Diese andere Spannung ist in Abhängigkeit von der Polarität der Leitungsspannung, die in der integrierten Schaltung verwendet wird, positiv oder negativ. Dadurch schafft jeder Schaltstift ein einzelnes Informationsbit und es müssen so viele Schaltstifte für ein vorübergehendes Anschalten vorgesehen sein, wie Bite in dem Binärwort, das die geschaltete Information darstellt, vorhanden sind.
Konstrukteure von komplizierten digitalen, integrierten Schaltungen stoßen häufig auf die Schwierigkeit, einer Stiftbegren-
ΒΟΘ822/077*
zung, das heißt, der Höchstwert bei der Anzahl von Stiften, die in der Praxis verwendet werden kann (ohne daß teuere Schaltungen mit nicht genormten Bauelementen oder Bausteinen gekauft werden) führt dazu, daß eine starke Beschränkung bei einer Schaltungsauslegung aufgezwungen wird. Derzeit weisen die größten Standardbausteine 40 Stifte auf, welche zwischen der Spannungsversorgung der Schaltung, den logischen Ein- und Ausgängen und den Schalteingängen zur Verfügung zu stellen sind, und bei 40 Stiften stellt sich" oft heraus, daß es zu wenig sind. Beispielsweise ist in der britischen Patentanmeldung 29375/76 eine integrierte Schaltung beschrieben, bei welcher 43 Stifte erforderlich sind, von welchen 7 Schaltstifte sind.
Die Erfindung soll daher eine integrierte Schaltung schaffen, bei welcher jeder Schaltstift zwei Informationsbit schaffen kann. Hierdurch kann die Anzahl an (benötigten) Schaltstiften halbiert werden, so daß bei dem vorstehend angeführten Beispiel sich die 7 Schaltstifte auf 4 verringern lassen, und damit die Gesamtanzahl an Stiften bzw. von Anschlüssen von 43 auf die zulässige Zahl von 40 zurückgegangen ist. Zur Erleichterung und der Einfachheit halber wird die Erfindung anhand eines einzigen Schaltstiftes festgelegt und beschrieben, da eine Anwendung der Erfindung bei mehr als einem Schaltstifte nur eine Wiederholung der Schaltung und möglicherweise ein Dekodieren der Bitpaare mit sich bringt, die von jedem Schaltstift aus geschaffen werden. Eine derartige Dekodierung ist jedoch nicht Gegenstand der vorliegenden Erfindung.
Im Hinblick auf die Tatsache, daß die Zuteilung von Bitwerten immer eine willkürliche Wahl bzw. Festsetzung ist, iBt es auch vorteilhaft, Binärworte duch Ausdrücke AABB zu bezeichnen, wobei AABB selbstverständlich entweder 0011 oder 1100 darstellen muß und diese Wahl im allgemeinen unabhängig von der für jedes andere Binärwort getroffenen Wahl ist.
809822/0772
Gemäß der Erfindung ist eine integrierte Schaltung mit einem äußeren Anschluß bzw. Anschlußstift vorgesehen, der nit der internen Schaltung verbunden ist, die eine Anzahl verbundener Halbleiter mit Schwellenwerten aufweist, so daß, wenn der Schaltstift auf vier verschiedenen Spannungspegeln liegt, Bitpegel, die an ersten und zweiten Stallen der inneren Schaltung geschaffen werden, den Folgen ABBA bzw. AABB, . ABAB bzw.AABB oder ABBA bzw. ABAB folgen.
Wie aus den nachstehend beschriebenen, zwei Ausführungsbeispielen zu ersehen ist, ist es verhältnismäßig einfach, die genannten zwei Folgen wenn das vierte Bit einer der Folgen falsch ist. Es ist jedoch auch verhältnismäßig einfach, eine dritte Folge AAAB zu erhalten und eine logische Kombination derart zu bilden, daß das vierte Bit der falschen Folge korrigiert wird. Dies wird in beiden Ausführungsformen durchgefiirt. x zu erhalten
Gemäß der Erfindung ist ferner eine integrierte Schaltung mit einem äußeren Anschluß geschaffen, der mit einer internen Schaltung verbunden ist, die aus einer Anzahl miteinander verbundener Halbleitereinrichtungen gebildet ist, die erste, zweite und dritte Einrichtungen aufweisen, die mit verschiedenen Schwellenwerten und einer logischen Schaltung versehen sind; hierbei sind die Schwellenwerte der ersten, zweiten und dritten Einrichtung mit verschiedenen Schwellenwerten und einer logischen Schaltung versehen, wobei die Schwellenwerte der ersten, zweiten und dritten Einrichtungen so sind, daß, wenn der Anschlußstiftauf vier verschiedenen Spannungspegeln liegt, entsprechende Spannungspegel, die durch die erste Einrichtung geschaffen sind, A, B., B und B sind, die Bitpegel, die durch die zweite Einrichtung geschaffen sind, A, A, B und B sind und die Pegel, die durch die dritte Einrichtung geschaffen sind, A, A, A und B folgen, und die logische Schaltung so ausgelegt ist, um die jeweiligen Bitpegel A, B. B und B mit den entsprechenden Bitpegel At A, A und B zu kombinieren, um entsprechende Bitpegel A, B* B und A. zu schaffen· Die Bitfolgen A, B. B. A. und A.A· B.B.. können dann als zwei Bitworte verwendet werden, welche
809822/0772
vier verschiedene Werte haben, die den vier verschiedenen Spannungsregeln entsprechen, wie in der folgenden Tabelle gezeigt ist:
Tabelle 1
Spannungspegel am Zweibitzahl A Andere Realisierungen 10 11
Lnschlußstift oder B eines Zweibitwortes 11 10
ächaltstiftzahl B 01
1 A A OO 01 00 01
2 A 01 00
3 B 11 10
B 10 11
Die Binärworte in Tabelle 1, bei welchen die vorhergehend angeführte Wortauslegung, wie AABB angewendet ist, sind die zwei spaltenweise angeführten Vierbitworte AABB und ABBA. In der ersten der vier Ausführungen ist A=O und B = 1 für die beiden Vier bitworte; in der zweiten Ausführung ist A = O und B =1 für das erste Vierbitwort, aber es ist A =1 und B=O für das zweite Vierbitwort, usw.
Zur Vereinfachung ist beim (vorübergehenden) Schalten vorzugsweise vorgesehen, daß die Spannungspegel an den vier Schaltstiften folgendermaßen festgelegt sind: Schaltung 1
Schaltung 2
Schaltung 3
Schaltung 4
Anschlußstift geerdet Anschlußstift erdfrei
Anschlußstift ist über einen Widerstand mit V verbunden
Anschlußstift ist unmittelbar mit V verbunden.
Hierbei ist V entweder eine positive oder eine negative niedrige Spannung. Außerhalb der integrierten Schaltung müssen infolgedessen nur entsprechend geschaltete Anschlußstifte für die (vorübergehenden) Schaltungen 1, 3 und 4· und der bei der Schaltung 3 verwendete Widerstand vorgesehen sein.
809822/0772
Wie unten noch gezeigt wird, können die verschiedenen Schwellenwerte entweder als Spannungsschwellenwerte oder als Stromschwellenwerte festgelegt und vorgesehen sein.
Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnungen anhand von zwei Ausführungsbeispielen beschrieben. Es zeigen:
Fig. 1 eine Schaltung einer bevorzugten Ausführungsform der Erfindung; und
Fig. 2 eine Schaltung einer weiteren Ausführungsform.
In Fig. 1 ist die Schaltung rechts von der gestrichelten Linie auf einem Chip bzw. Plättchen für eine integrierte Schaltung angeordnet und ist mit einem äußeren Anschlußstift 10 der integrierten Schaltung verbunden. Außerhalb#d.h. getrennt von dem Chip,sind vier mit 1 bis 4 bezeichnete Anschlüsse entsprechend den vier Schaltungszahlen vorgesehen. Hierbei ist der Anschluß 1 mit Erdpotential verbunden, welches vorteilhafterweise mit einem weiteren Anschluß 12 der integrierten Schaltung verbunden ist. Der Anschluß 2 ist mit einem erdfreien Anschluß verbunden und kann in der Praxis entfallen. Der Anschluß 3 ist über einen Widerstand R1 mit +3,5V verbunden, während der Anschluß 4 unmittelbar mit +3»5V verbunden ist. Auf dem Chip ist eine Schaltung vorgesehen, welche vier NPN-Transistoren aufweist, welche alle zwischen einer positiven Spannung 2D und Erdpotential in Emitterschaltung betrieben sind. Die Spannung 2D steht an dem Chip oder Schaltungsplättchen als der Abfall an zwei Dioden zur Verfügung und beträgt dann etwa +1,4V. Der Aufbau der Schaltung ist aus der Zeichnung sowie der folgenden Beschreibung der Arbeitsweise zu ersehen.
Aus der Schaltung ist zu ersehen, daß Transistoren T1 bis T4 von dem Anschluß 10 aus parallel betrieben werden, daß aber die Verbindung mit der Basis des Transistors T2 eine
809822/0772
einzige Diode DI aufweist, während die Verbindung mit der Basis des Transistors T3 die Diode D1 in Reihe mit einer weiteren Diode D2 aufweist. Die Schwellenwerte zum Anschalten der Transistoren T1, T2 und T3 bilden infolgedessen eine ansteigende Reihe. Darüber hinaus ist eine Reihe von Vorwiderständen R2 und R3 an der Basis des Transistors T1 vorgesehen, so daß, wenn der Anschluß 10 erdfrei ist, der Transistor T1 anschaltet, die Transistoren T2 und T3 aber ausgeschaltet bleiben. Der Transistor T4- ist als eine Inverterstufe mit dem Transistor T1 verbunden. Ferner sind die Kollektoren der Transistoren T3 und T4 miteinander verbunden, um dadurch eine geschaltete logische ODER-Punktion zu schaffen. Wenn einer der Transistoren T3 oder T4- leitend ist, wird die Kollektorspannung beinahe auf OV heruntergezogen.
Bei der Schaltung 1 (d.h. der vorübergehenden Anschaltung des Anschlusses 1 an den Anschluß 10) befindet sich der Anschluß 10 auf OV, und die Transistoren T1, T2 und T3 sind so vorgespannt, daß sie abgeschaltet sind. Der Transistor T1 schaltet den Transistor T4 an. Bei der Schaltung 2 ist, wie bereits erläutert, der Transistor T1 angeschaltet, während die Transistoren T2 und T3 abgeschaltet bleiben; der Transistor T1 schaltet den Transistor T4 ab. Bei der Schaltung 3 reicht die Spannung am Anschluß 10 aus, um die Transistoren T2 sowie T1 anzuschalten; der Transistor T3 bleibt abgeschaltet, und der Transistor T1 schaltet den Transistor T4 ab · Bei der Schaltung 4 reicht die Spannung am Anschluß 10 aus, um alle Transistoren T1 bis T4 anzuschalten, und der Transistor Ti schaltet den Transistor T4· wieder ab.
Die(Schalt-)Zustände der Transistoren können abwechselnd als 0 und 1 dargestellt werden, wobei 0 angeschaltet entspricht (wobei der Kollektor beinahe auf OV ist) und 1 abgeschaltet entspricht (wobei der Kollektor beinahe auf_2D liegt). Die Werte von komplementären Ausgangspaaren Z, Z, Y, Y können in ähnlicher Weise dargestellt werden, wobei Z die geschaltete ODER-Punktion der Transistoren T3 und T4- ist (hierbei gilt:
809822/0772
Z - 1, wenn T3 = Τ4 » 1, und Z=O, wenn Τ3 ODER Τ4 * 0); Z wird durch einen Inverter 14 geschaffen; Y ist identisch mit T2 und Y wird aus Y durch einen weiteren Inverter 16 geschaffen. Die Zustände der Schaltung können nunmehr vollständig folgendermaßen beschrieben werden:
21 Tabelle T2 T3 2 Y f Z Z
Schaltzahl 1 1 1 T4 0 1 0 . 1
1 0 1 1 0 0 1 1 0
2 0 0 1 1 1 0 1 0
3 0 0 0 1 1 0 0 1
1
Die Schaltung schafft infolgedessen Zweibit-Ausgangsworte YZ, welche der ersten der vier Alternativen entsprechen, die in der Tabelle 1 angegeben sind. Die komplementären Worte Ϋ Z sind ebenfalls vorgesehen und entsprechen der vierten Alternative. Wenn es vorkommen sollte, daß die zweite Alternative durch die nachfolgende Logik gefordert wird, ist sie als YZ verfügbar, während die dritte Alternative der Tabelle 1 YZ ist.
In der zweiten, in Fig. 2 dargestellten Ausführungsform ist die außerhalb bzw. getrennt von dem Chip vorgesehene Schaltung links von der gestrichelten linie (abgesehen von dem Wert für den Widerstand R1) die gleiche wie in Pig. 1. Die Schaltung auf dem Chip hat nunmehr (Schalt-)Zustände, die durch Stromschwellenwerte festgelegt sind. Auch hier wird der Schaltungsaufbau wieder aus der Zeichnung in Verbindung mit der folgenden Beschreibung der Arbeitsweise offensichtlich.
Bei dem Transistor T13 sind dessen Basis und Kollektor miteinander verbunden, und folglich arbeitet er als eine Diode, welche einen festen Vorspannungsetrom zieht, der durch einen Kollektorwiderstand 15 K festgelegt ist,wodurch eine vorbestimmte Vorspannung an den Basen von Widerständen T12 und 3M7 geschaffen wird. Wenn die Transistoren T12 und T16 leitend
809822/0771
sein dürfen, d.h. wenn Transistoren 111 und T15 leitend sind, dann arbeiten sie als sogenannte Stromspiegel (current mirrors) welche Ströme durchlassen, welche durch die Vorspannung und das Verhältnis ihrer Emitterflächen zu der des Transistors T13 festgelegt sind. Die Transistoren T12 und T13 haben beide Doppelemitter, während der Transistor T16 fünf Emitter hat, so daß das erwähnte Verhältnis 2*y : 1 ist.
Bei der Schaltung 1 (wenn der Anschluß 1 mit dem Anschluß verbunden ist) liegt der Anschluß 10 auf Erdpotential und der Transistor T11 ist abgeschaltet. Der Transistor T 12 ist leitend, wobei sein Kollektor beinahe auf Erdpotential liegt, er ist aber nicht in der Lage Strom zu ziehen, wenn er soll, da der Transistor T11 abgeschaltet ist. Dieser Zustand des Transistors T 12, daß er stromleitend, aber nicht stromführend ist, wird als kein Strom bzw. stromlos bezeichnet. Durch das niedrige Kollektorpotential des Transistors T12 ist der Transistor T15 abgeschaltet, und der Transistor T16 ist ähnlich wie der Transistor T12 stromlos. Durch das niedrige Kollektorpotential des Transistors T16 wird ein Transistor T18 abgeschaltet.
Die Transistoren T14 und T17 werden durch die Transistoren T11 bzw. T15 angeschaltet, so daß Y = 0, Z = 0 erhalten wird, wobei Y und Z von den Kollektoren der Transistoren T17 bzw. TI4 genommen werden.
Bei der Schaltung 2 ist der Anschluß 10 erdfrei. Der Träneie*orTi1 wird durch einen Vorwiderstand B4 angeschaltet, und der Transistor T12 (ein Transistor mit Doppelemitter) nimmt im wesentlichen den gesamten Emitterstrom des Transistors T11 auf. Der Transistor T15 wird infolgedessen durch den Transistor T11 nicht angeschaltet. Der Transistor T14 wird durch den Transistor T11 abgeschaltet. Der Transistor T16 bleibt stromlos, der Transistor TI? bleibt an, und der Transistor T18 bleibt abgeschaltet. Es ergibt sich nun Y - 0, Z « 1.
809822/0 772
Bei der Schaltung 3 ist der Anschluß 10 über den Widerstand R1 mit 3,5V verbunden. Hierdurch wird der Transistor Ti1 stärker angeschaltet, und schaltet nunmehr den Transistor TI5 an. Der Transistor T12 bleibt angeschaltet, und der Transistor T16 wird nunmehr angeschaltet. Die starke Senke bzw. der starke Abfluß, der durch den Transistor T16 (ein Transistor mit mehreren Emittern) gebildet ist, verhindert, daß der Transistor T18 durch den Strom vom Emitter des Transistors T 15 angeschaltet wird. Die Transistoren T14 und T17 werden beide durch die Transistoren T11 bis T15 abgeschaltet, so daß sich ergibt I - 1, Z - 1.
Bei der Schaltung 4 ist der Anschluß 10 unmittelbar mit 3,5V verbunden. Die Basis des Transistors T11 ist nunmehr auf 3,5V gehalten ( es gibt keinen Basiswiderstand, welcherdem Widerstand R3 in Fig. 1 entspricht), und der Transistor TU ist so hoch leitend, daß alle seine Elektroden trotz des Vorhandenseins des Kollektorwiderstands R 5 im wesentlichen dieses Potential haben. Durch das hohe Kollektorpotential des Transistors T11 wird der Transistor T14 wieder angeschaltet, so daß der Wert von Z auf 0 umgekehrt wird. Das hohe Emitterpotential des Transistors T11 fuhrt auch dazu, daß der Transistor T15 auf dieselbe Weise wieder Transistor T11 wirkt, welcher den Transistor T17 anschalten und T » O setzen würde, während eine richtige Vervollständigung der Funktionstabelle
Y - 1 erfordert. Dies ist der Grund, weshalb der Transistor T18 vorgesehen ist. Der Transistor T18 schaltet nunmehr trotz des von dem Transistor TI 6 gezogenen Stroms an, und das niedrige Kollektorpotential des Transistors T18 , der durch einen Widerstand R6 von dem Kollektor des Transistors Ti5 entkoppelt ist, zwingt den Transistor T17 abgeschaltet zu bleiben, so daß
Y - 1 erreicht wird. Wenn T und Z gefordert werden, können sie mittels Inverter geschaffen werden·
Die Transistoren T 11 und T14 schaffen somit die Bitfolge
0 11 0. Bei Fehlen des Transistors T18 wurden die Transistoren
809822/0772
T 15 und T17 die Folge 0 0 10 schaffen, aber der Transistor T18 wird verwendet, um dies bei der Folge 0 0 1 1 zu erzwingen, so daß das endgültige Ergebnis ist:
ßchaltzahl Y Z
1 0 0
2 0 1
3 11
4 10
Dies ist dasselbe Ergebnis wie bei der Schaltung in Fig. 1, welche Jedoch gegenüber der Fig. 1 zu bevorzugen ist, da die Schaltung der Fig. 1 erheblich einfacher ist.
Obwohl die beschriebenen Ausführungsbeispiele die Folgen ABBA und AABB zum Ergebnis haben, sind dies nicht die einzigen Möglichkeiten. Die Folgenpaare können vielmehr noch sein:
ABBA - AABB ABBA - ABAB ABA3 - AABB
Patentansprüche
809822/0772
Leerseite

Claims (6)

  1. Patentanspruch e
    MJ Integrierte Schaltung mit äußeren Anschlüssen, die Schaltanschlüsse aufweisen, um eine Adresse der Schaltung vorübergehend anzuschalten, dadurch gekennzeichnet, daß jeder Schaltanschluß (10) mit einer internen Schaltung verbunden ist, die aus einer Anzahl miteinander verbundener Halbleitereinrichtungen (T1 bis QAj TU bis T18) mit entsprechenden Schwellenwerten gebildet ist, so daß, wenn der Schaltanschluß auf vier verschiedenen Spannungspegeln liegt, Bitpegel an ersten und zweiten Stellen der internen Schaltung (Z und Y) Polgen ABBA und AABB, ABAB bzw. AABB oder ABBA bzw. ABAB folgen.
  2. 2. Integrierte Schaltung nach Anspruch 1, dadurch g e ken nzeichnet, daß die Halbleitereinrichtungen (tu bis Ti8) verschiedene Spannungsschwellenwerte haben.
  3. 3. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleitereinrichtungen (TU bis Tl8) verschiedene Stromschwellenwerte haben.
  4. 4. Integrierte Schaltung nach einem der Ansprüche 1,2 oder
    3, dadurch gekennzeichnet, daß die Einrichtungen erste, zweite und dritte Einrichtungen (T1, T2, T3) aufweisen, deren Schwellenwert eine .ansteigende Folge bilden, so daß, wenn der Anschluß (10) auf den vier Pegeln liegt, die Bit-, pegelfolgen für die ersten, zweiten und dritten Einrichtungen jeweils ABBB, AABB und AAAB sind und eine logische Schaltung (T4-) vorgesehen ist, um ABBB und AAAB zu kombinieren, um ABBA zu bilden.
  5. 5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die logische Schaltung einen Inverter (T4), welcher den Ausgang der ersten Einrichtung (T1) invertiert, und eine ODEB-Schaltung aufweist, um die Ausgänge des Inverters und der dritten Einrichtung zu kombinieren.
    809822/077*
    ORIGINAL INSPECTED
  6. 6. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, mit einer Anzahl Anschlüsse, mit welchen jeder Anschaltanschluß wahlweise verbindbar ist, dadurch gekennzeichnet, daß die Anzahl Anschlüsse ein auf Erdpotential liegender Anschluß (1), ein erdfreier Anschluß (2), ein Anschluß (3)»
    der über einen Widerstand (R1) mit einer Versorgungsspannung verbunden ist, und ein Anschluß (4) ist, der unmittelbar mit der Versorgungsspannung verbunden ist.
    809827/0772
DE19772752204 1976-11-26 1977-11-23 Integrierte schaltung Withdrawn DE2752204A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB49505/76A GB1595451A (en) 1976-11-26 1976-11-26 Multi function patch pin circuit

Publications (1)

Publication Number Publication Date
DE2752204A1 true DE2752204A1 (de) 1978-06-01

Family

ID=10452586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772752204 Withdrawn DE2752204A1 (de) 1976-11-26 1977-11-23 Integrierte schaltung

Country Status (6)

Country Link
US (1) US4250407A (de)
JP (1) JPS5368517A (de)
DE (1) DE2752204A1 (de)
FR (1) FR2372513A1 (de)
GB (1) GB1595451A (de)
NL (1) NL7712939A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2922595A1 (de) * 1979-06-02 1980-12-04 Licentia Gmbh Digitales informationsuebertragungssystem

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654789A (en) * 1984-04-04 1987-03-31 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility
JPS6145491A (ja) * 1984-08-10 1986-03-05 Fujitsu Ltd 半導体記憶装置
US4677548A (en) * 1984-09-26 1987-06-30 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility and forward expandable functionality
US6566905B2 (en) 2000-07-13 2003-05-20 Sipex Corporation Method and apparatus for a multi-state single program pin
US7394729B2 (en) * 2004-05-13 2008-07-01 Micrel, Inc. Time constant based fixed parameter assignment
US20050253627A1 (en) * 2004-05-13 2005-11-17 Claseman George R Multi level fixed parameter assignment
TWI269529B (en) * 2005-06-14 2006-12-21 Richtek Technology Corp Tri-state output logic with zero quiescent current by one input control
CN102970026A (zh) * 2012-11-22 2013-03-13 江苏格立特电子有限公司 一种模式选择电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3207922A (en) * 1961-10-02 1965-09-21 Ibm Three-level inverter and latch circuits
US3155845A (en) * 1961-12-29 1964-11-03 Ibm Three level converter
US3573798A (en) * 1967-12-18 1971-04-06 Bell Telephone Labor Inc Analog-to-digital converter
NL7005644A (de) 1970-04-18 1971-10-20
US3609411A (en) * 1970-07-06 1971-09-28 Hughes Aircraft Co Mosfet level detector
US3671763A (en) * 1971-02-05 1972-06-20 Ibm Ternary latches
US3660677A (en) * 1971-02-05 1972-05-02 Ibm Interchanger 1 circuits
US3660678A (en) * 1971-02-05 1972-05-02 Ibm Basic ternary logic circuits
SU516195A1 (ru) 1974-04-01 1976-05-30 Предприятие П/Я Р-6052 Троичный логический элемент
US3969633A (en) * 1975-01-08 1976-07-13 Mostek Corporation Self-biased trinary input circuit for MOSFET integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2922595A1 (de) * 1979-06-02 1980-12-04 Licentia Gmbh Digitales informationsuebertragungssystem
FR2458184A1 (fr) * 1979-06-02 1980-12-26 Licentia Gmbh Systeme de transmission d'information numerique
US4319227A (en) 1979-06-02 1982-03-09 Licentia Patent-Verwaltungs-G.M.B.H. Three state signaling system

Also Published As

Publication number Publication date
GB1595451A (en) 1981-08-12
FR2372513A1 (fr) 1978-06-23
NL7712939A (nl) 1978-05-30
JPS5368517A (en) 1978-06-19
FR2372513B1 (de) 1980-12-19
US4250407A (en) 1981-02-10

Similar Documents

Publication Publication Date Title
DE69403964T2 (de) Steuerschaltung mit einem Pegelschieber zum Schalten eines eletronischen Schalters
DE68912617T2 (de) Spannungsseitige MOS-Treiberschaltung.
DE2252371C3 (de) Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren
DE19525237A1 (de) Pegelschieberschaltung
DE2930424A1 (de) Spannungsbestimmungsschaltung
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
DE69403965T2 (de) Integrierte Steuerschaltungsanordnung mit einem Pegelschieber zum Schalten eines elektronischen Schalters
DE3587924T2 (de) Schaltung zur Beschleunigung des Hoch-Tief-Überganges für TTL-Gatter.
DE2752204A1 (de) Integrierte schaltung
DE2828325A1 (de) Emittergekoppelte logikstufe
DE2416534A1 (de) Komplementaer-symmetrische verstoerkerschaltung
EP0589221B1 (de) Integrierte Halbleiterschaltungsanordnung
DE3117222A1 (de) Komplexe logikschaltung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2509732B2 (de) Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale
DE68910705T2 (de) Integrierte Halbleiterschaltung mit einer Pegelumsetzungsschaltung.
DE1537236A1 (de) Im Takt geschalteter,ein- und rueckstellbarer Flip-Flop
DE2525690C3 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE3811151A1 (de) Logikschaltung
DE69429409T2 (de) BICMOS-Logikschaltung
DE1803175A1 (de) Flip-Flop
DE2246756C3 (de) Elektronischer Datenspeicher
DE1150117B (de) Kontaktloser logischer Schaltkreis
DE3739872C2 (de)
DE2626928C2 (de) Logisch gesteuerte Verriegelungsschaltung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee