[go: up one dir, main page]

DE2709933C2 - Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten - Google Patents

Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten

Info

Publication number
DE2709933C2
DE2709933C2 DE2709933A DE2709933A DE2709933C2 DE 2709933 C2 DE2709933 C2 DE 2709933C2 DE 2709933 A DE2709933 A DE 2709933A DE 2709933 A DE2709933 A DE 2709933A DE 2709933 C2 DE2709933 C2 DE 2709933C2
Authority
DE
Germany
Prior art keywords
layer
metallization
auxiliary
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2709933A
Other languages
English (en)
Other versions
DE2709933A1 (de
Inventor
Bai Cwo Feng
John S. Wappingers Falls N.Y. Lechaton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2709933A1 publication Critical patent/DE2709933A1/de
Application granted granted Critical
Publication of DE2709933C2 publication Critical patent/DE2709933C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Metallschicht entweder Aluminium oder Aluminium-Kupfer oder Aluminium-Kupfer-Silicium aufgebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als Material der Hilfsschicht entweder Kupfer oder eine Schichtenfolge von Kupfer-Chrom-Kupfer verwendet und daß als Ätzmittel Salpetersäure benutzt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Metallschicht eine Schichtenfolge aus Chrom-Silber-Chrom oder aus Tantal-Gold-Tantal aufgebracht wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Material der Hilfsschicht Aluminium und als Ätzmittel eine Kaliumhydroxidlösung verwendet wird.
60
Die Erfindung betrifft ein Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten, bei dem auf einem Substrat eine Leitungszüge bildende erste MetalHsierungsschicht, darüber eine Isolierschicht und eine Leitungszüge bildende zweite Metailisierungs schicht aufgebracht werden und bei dem in der Isolierschicht durchgehende Bohrungen für Durchführungen, die die leitenden Verbindungen bilden, zwischen übereinanderliegenden Leitungszügen.der ersten und zweiten Metallisierungsschicht hergestellt werden. Ein solches Verfahren ist aus der DE-OS 23 46 565 bekannt
Beim Entwurf von integrierten logischen Schaltungen werden normalerweise tausende von mit Fremdatomen dotierten Zonen auf einem Siliciumplättchen von etwa 0,8 bis 1,3 cm2 Oberfläche hergestellt. Solcte Zonen bilden Transistoren, Dioden, Widerstände und dgL, die dann durch ein auf der Oberseite des Halbleiterplättchens angebrachtes Leitungsmuster zur Bildung verschiedener Schaltungen und zum Anschluß an die Eingangs/Ausgangsstifte miteinander verbunden wer- -den. ,-..--.'.!
Diese metallisierten Leitungszüge auf der Oberseite eines Halbleiterplättchens sind außerordentlich kompliziert aufgebaut und benutzen normalerweise; zwei oder drei voneinander unabhängige Metallisierungsschichten mit komplizierten Leitungsmustern, die- jeweils durch eine oder mehrere Schichten aus dielektrischem Material voneinander getrennt sind.
Die von aktiven und passiven Halbleiterbauelementen auf einem Halbleiterplättchen eingenommene Fläche in den verschiedenen Schaltkreisen bedeckt normalerweise nur einen kleinen Teil der Gesamtoberfläche des Halbleiterplättchens. Der Bereich, in dem die Metallisierung untergebracht ist, ist ein wesentlicher bestimmender Faktor für die gesamte Größe des Halbleiterplättchens.
Beim augenblicklichen Stand der Technik sind die untersten Grenzen für die Breite von elektrischen Leitungszügen im wesentlichen durch die fotolithographische Technik gegeben.
Die Breite solcher Leitungszüge liegen in der Größenordnung von 0,0038 mm mit einem Abstand von benachbarten Leitungszügen von 0,0038 mm für lange Leitungen. Bei Verwendung üblicher Verfahren ergeben sich jedoch für in mehreren -„fbenen angeordnete Leitungsmuster wesentlich schärfere Einschränkungen. Derzeit müssen für die Herstellung durchgehender leitender Verbindungen von einer MetalHsierungsschicht zur anderen dielektrische Schichten geätzt werden. Normalerweise wird nach dem Ätzverfahren die zweite MetalHsierungsschicht über der dielektrischen Schicht niedergeschlagen und in den durchgehenden Bohrungen in Kontakt mit der ersten MetalHsierungsschicht gebracht.
Eine Überätzung einer dielektrischen Schicht, die sich beispielsweise aus einer Fehlausrichtung einer Maske ergeben kann, kann zu einer Ätzung einer darunter Hegenden dielektrischen Schicht führen. Um einer solchen Möglichkeit vorzubeugen, ist es allgemein üblich geworden, an den Orten von durchgehenden Bohrungen vergrößerte Metallisierungsflächen anzubringen. Diese Metallisierungsflächen verhindern natürlich ein Überätzen, vergrößern aber andererseits die für die Verbindung zwischen den Metallisierungsschichten erforderliche Oberfläche des Halbleiterplättchens.
Eine Lösung für dieses Problem findet sich in der DE-OS 23 46 565. Darin ist die Verwendung von dielektrischen Schichten unterschiedlicher Ätzeigenschaften offenbart, wobei ein Ätzmittel, das das eine Dielektrikum angreift, das andere Dielektrikum nicht beeinträchtigt.
Obgleich dieses Verfahren mit Erfolg eingesetzt worden ist, werden durch Ätzen eines Dielektrikums
immer noch Kurzschlüsse, feinste, nadelspitzendünne Locher (pinholes) und Verunreinigungen verursacht, unabhängig davon, wie genau das Verfahren gesteuert wird. "'■"■■-..'■'.·:' ·■·,'" " T ■ '
Aufgabe der Erfindung ist es also, ein neues Verfahren für die Verbindung zwischen verschiedenen Metallisierungsschichten anzugeben, bei denen keine dielektrischen Schichten geätzt werden müssen. Dadurch soll dann auch erreicht werden,, daß der Flächenbedarf für die Leitungsmuster auf der Oberseite eines Halbleiterpliittchens verringert wird. Diese der Erfindung zugrunde liegende Aufgabe wird; durch das im Anspruch 1 beschriebene Verfahren gelöst
In einer bevorzugten Ausführungsform werden für die Metallisierungsschirhten, die das Leitungsriiuster l"> büden, und für die Durchführungen entweder Aluminium, mit Kupfer dotiertes, Aluminium oder mit Kupfer dotiertes Aluminium mit zusätzlichem Silizium benutzt Das Material der Hilfsschicht ist vorzugsweise Kupfer oder Chrom oder eine Schichtenfolge aus Chrom-Kupfer-Chrom. Das Substrat besteht normalerweise aus Siliciumdioxid, Siliciumnitrid oder einer Zusammensetzung aus diesen Materialien.
Eine Isolierschicht, vorzugsweise Siliciumdioxid, wird dann sowohl auf dem Substrat als auf den Lertungsmustern durch Hochfrequenzzerstäubung bei einer so hohen Vorspannung aufgebracht, daß eine wesentliche Re-Emission des Isolators erfolgt Dadurch werden das freiliegende Substrat Und die Oberflächen der Metallisierung, wie auch die Hilfsschicht mit einer Isolierschicht m überzogen, während die Seitenflächen der Hiifsschicht frei bleiben. Die Hilfsschicht wird dann chemisch abgeätzt, so daß sich sowohl die Hilfsschicht als auch darauf niedergeschlagene Siliciumdioxid ablösen läßt, wodurch ein vollständig isoliertes Leitungsmuster der *ϊ ersten Ebene mit freiliegenden Durchführungen gebildete wird. Anschließend kann ein zweites Leitungsmuster auf dem Isolator niedergeschlagen werden, das mit der ersten Metallisierungsschicht über die Durchführungen verbunden ist *o
Das Verfahren ist auch auf weitere Metallisierungsschichten anwendbar.
Die Erfindung wird nunmehr anhand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen näher beschrieben. In den Zeichnungen zeigt ■»
F i g. 1 teilweise im Schnitt, eine perspektivische Ansicht einer erfindungsgemäß hergestellten integrierten Schaltung und
Fig.2A—2F schematische Querschnittsansichten einer gemäß einer bevorzugten Ausführungsform der >" Erfindung hergestellten Halbleiterstruktur.
Beschreibung der bevorzugten Ausführungsform
In der ganzen Beschreibung soll der Klarheit und Eindeutigkeit halber das Leitungsmuster, das später y> einen Teil der Metallisierung darstellt, als Metallisierungsschicht und das auf der Metallisierungsschicht niedergeschlagene und anschließend entfernte Material als Hilfsschicht bezeichnet werden. Ganz allgemein gesprochen, kann die Metallisierungsschicht aus jedem beliebigen elektrisch leitenden Material sein. Die Hilfsschicht besteht aus einem Material, das entfernt werden kann, ohne daß dadurch die Metallisierungsschicht oder das darunterliegende Substrat angegriffen werden. Wegen der hohen bei Hochfrequenzzerstäu- b5 bung auftretenden Temperaturen eignet sich Metall besser für die Hilfeschicht als ein organisches oder anorganisches Dielektrikum. Die Erfindung ist trotzdem nicht auf Metalle beschränkt Das Substrat kann ein Halbleitermaterial sein wie z. B. Silicium cider aber ein Halbleitersubstrat mit einer Oberflächenschicht aus einem elektrisch isolierenden Material wie z.B. Siliciumdioxid, Siliciumnitrid oder einer zusammengesetzten Schicht aus Siliciumdioxid und Siliciumnitrid.
In Fig. 1 ist eine erste Metallisierungsschicht 8 dargestellt, die durch eine dielektrische Schicht 4 hindurch mit einer mit Fremdatomen dotierten Zone 3 in einem Halbleitersubstrat 2 verbunden ist Die Metallisierungsschicht 8 stellt einen Teil eines komplizierten Leitungsmusters auf dem Halbleitersubstrat 2 dar und ist hier relativ langgestreckt dargestellt für einen Anschluß an eine zweite Metallisierungsschicht 12 sowie an andere Metallisierungsabschnitte (nicht gezeigt) der ersten Ebene. Eine Durchführung 10 verbindet die Metallisierungsschicht 12 mit der Metallisierungsschicht 8 durch eine IsoUerschicht 20 hindurch. Die Isolierschicht 20 besteht vorzugsweise aus Siliziumdioxid. Das Verfahren zum Herstellen dieser Art von leitender'Verbindung wird im Zusammenhang mit den F i g. 2A bis 2F beschrieben.
Zur Erläuterung des Herstellungsverfahrens zeigt F i g. 2A eine Querschnittsansicht einer dünnen Metallisierungsschicht 8, die auf der Oberfläche eines mit der dielektrischen Schicht 4 bedeckten Substrats 2 angebracht ist Wie bereits erläutert, ist die Metallisierungsschicht 8 ein Teil einer ersten Ebene eines Leitungsmusters, das durch die Schicht 4 hindurch mit einer mit Fremdatomen dotierten Zone oder Zonen (nicht gezeigt) innerhalb des Halbleitersubstrats 2 verbunden ist Die Metallisierungsschicht 8 kann außerdem mit anderen Metallisierungsschichten der gleichen Ebene zur Herstellung von Verbindungen zwischen den einzelnen Bauelementen oder Schaltkreisen verbunden sein.
Das Verfahren zum Niederschlagen einer dünnen leitenden Schicht auf einem Substrat entspricht dem in der DE-OS 24 48 535 beschriebenen Verfahren unter Verwendung einer ablösbaren Maske. Andere Verfahren könnten ebenfalls eingesetzt werden.
Die Bildung der Durchführung 10 ist in den F i g. 2B bis 2E gezeigt. In Fi g. 2B wird ein Ablöseverfahren zur Bildung der Durchführung 10 und einer aus Metall bestehenden Hilfsschicht 11 auf der ersten Metallisierungsschicht 8 eingesetzt.
In dem bevorzugt angewandten Verfahren wird eine organische, polymere Maskenschicht 18 auf der Schicht 4 und der Metallisierungsschicht 8 niedergeschlagen. Nach dem Brennen wird ein Polydimethylsüoxan-Harz 19 durch Schleudern in der Zentrifuge über der Schicht 18 aufgebracht Eine zweite (nicht gezeigte) Maskenschicht wird auf der Oberseite der Harzschicht 19 aufgebracht und zum Freilegen derjenigen Teile der Harzochicht 19, die als Orte für die Durchführungen dienen sollen, zu einem Muster umgewandelt. Verwendet man das Muster der zweiten Maskenschicht als Maske, dann werden durch reaktives Ätzen unter einer Fluorgasatmosphäre öffnungen in die Harzschicht 19 geätzt. Entsprechende öffnungen werden dann durch ein zweites reaktives Ätzverfahren unter einer Sauerstoffatmosphäre anstelle einer FluörätmöSphäre in der Maskenschicht 18 hergestellt.
Anschließend werden unter Verwendung der zum Ablösen bestimmten zusammengesetzten Struktur 19/18 metallische Schichten 10' und 11', die zur Bildung der metallischen Durchführungen und Hilfsschichten dienen sollen, alles überdeckend über, der Struktur
aufgebracht. Durchführung to besteht vorzugsweise aus Aluminium, Aluminium-Kupfer-Legierungen oder AIuminium-Kupfer-Silicium. Die Hilfsschicht besteht vorzugsweise aus einer Chrom-Kupfer-Chrom Schichtenfolge, obgleich auch eine einzige Kupferschicht benutzt werden kann. Zunächst wird eine erste Chromschicht mit einer Dicke von etwa 50 nm aufgetragen, die als Sperrschicht gegen eine Legierung des Kupfers mit dem Aluminium dient. Auf der Oberseite der Kupferschicht wird eine Chromschicht aufgetragen, die das Kupfer jregen das anschließend zum Entfernen der Schicht 18 angewandte Ätzmittel schützen soll.
Neben den bisher genannten Metallen können anstelle der Aluminiumdurchführung auch Schichtenfolgen von Chrom-Silber-Chrom oder Tantal-Gold-Tantal benutzt werden, während Aluminium dann als später entfernbare Hilfsschicht anstelle der Chrom-Kupfer-Chrom-Schicht dienen kann.
Anschließend wird gemäß einem üblichen Ablösever-
bei einer Gesamtleistung von 3000 Watt in dem Hochfrequenzzerstäubungssystem niedergeschlagen. Die Anode, die das Substrat aufnimmt, hat eine Leistungsaufnahme von 500 Watt. Die aus Siliciumdioxidmaterial bestehende Auffangelektrode nimmt eine Leistung von 2fi00 Watt auf. Der Re-Emissionskoeffizient des zerstäubten Materials während des Niederschlagsverfahrens ist im allgemeinen etwa 0,60 oder größer.
In der Praxis muß die Durchführung 10 mindestens so dick sein wie die durch Hochfrequenzzerstäubung aufgebrachte Isolierschicht 20 aus Glas, um damit sicherzustellen, daß die Hilfsschicht 11 freiliegt. Außerdem muß die Dicke der Durchführung 10 so groß gewählt sein, daß eine ausreichende Bedeckung der Metallisierungsschicht 8 durch die Isolierschicht 20 sichergestellt ist In der Praxis müssen dann, wenn die Metallisierungsschicht 8 ein μιπ stark ist, die Isolierschicht 20 und die Durchführung 10 etwa 2 um stark
fahren die MaskcRschicht JS durch Eintauchen für etwa -'" sei« 15 bis 30 Minuten in ein Lösungsmittel wie z.B. N-Methylpyrrolidon als Standardlösungsmittel für Fotolack entfernt, wodurch eine dünne zusammengesetzte Schicht 8/10/11 in dem gewünschten Muster gemäß Fig.2C übrigbleibt. Das ausgewählte Lösungsmittel sollte dabei das polymere Material der Maskenschicht 18 quellen oder auflösen, ohne dabei die dünne metallische Schicht anzugreifen. Solche Lösungsmittel sind beispielsweise Azeton, Isopropanol, Methyläthylketon oder Trichlorethylen.
F i g. 2D zeigt dann den kritischen Verfahrensschritt. Eine Isolierschicht 20 wird durch Zerstäubungsniederschlag alles überdeckend auf der Schicht 4 auf dem Substrat 2 und der metallischen Hilfsschicht 11 aufgebracht. Die Isolierschicht, die vorzugsweise aus Glas besteht, wird durch Hochfrequenzzerstäubung bei einer so hohen Vorspannung niedergeschlagen, daß sich eine wesentliche Re-Emission der Isolierschicht 20 ergibt. Wie man aus F i g. 2D erkennt, werden dadurch die freiliegenden Substratoberflächen und die Hilfsschicht 11 vollständig überdeckt, während die Seitenflächen der Hilfsschicht 11 unbedeckt bleiben.
Die Isolierschicht 20 aus Glas wird gemäß F i g. 2D
35
4° Das neue Verfahren kann nicht wirksam werden, wenn auf den Seiten der Hilfsschicht 11 irgendeine merkliche Menge von Glas anhaftet.
Wenn jedoch ganz geringe Mengen von Glas an den seitlichen Oberflächen der Hilfsschicht 11 anhaften, dann könnte dies durch kurzzeitiges Eintauchen in gepufferte Fluorwasserstoffsäure entfernt werden. Dies würde ausreichen, um die seitlichen Oberflächen der HilfsscKcht 11 zu reinigen, würde jedoch die Schicht 20 nicht wesentlich beeinflussen.
In F i g. 2E sind die Metallisierungsschicht 8 der ersten Ebene und die Durchführung 10 nach Entfernen der Hilfsschicht 11 gezeigt. Als Ätzmittel zum Entfernen der Chrom-Kupfer-Chrom-Hilfsschicht 11 wird vorzugsweise konzentrierte Salpetersäure benutzt, die weder Aluminium, Siliciumnitrid oder Glas stark angreift. Wenn man Aluminium als Hilfsschicht 11 und Chrom-Silber-Chrom oder Tantal-Gold-Tantal-Schichten für die Durchführung 10 verwendet, würde man eine Kaliumhydroxid-Lösung als Ätzmittel verwenden.
F i g. 2F zeigt dann die fertiggestellte Struktur, bei der die zweite Metallisierungsschicht 12 oben auf der Durchführung 10 niedergeschlagen ist.
Hierzu 1 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung von leitenden Verbindungen zwischen.übereinander angeordneten Metallisierungsschichten, bei dem auf einem Substrat eine Leitungszüge bildende erste Metallisierungsschicht, darüber eine Isolierschicht und eine Leitungszüge bildende zweite Metällisierungsschicht aufgebracht werden und bei dem in der Isolierschicht durchgehende Bohrungen für. Durchführungen, die die leitenden Verbindungen bilden zwischen übereinanderliegenden Leituhgszügen der ersten und zweiten Metallisierungsschicht hergestelltwerden, dadurch gekennzeichnet:
■-.-.■■' ■■''■-· ■ . - ■ " ■■■■;. .'5
— daß nach dem Aufbringen der Leitungszüge bildenden ersten Metallisierungsschicht (8) an Orten der zu bildenden Durchführungen (10) eine Metallschicht und eine auf der Metallschicht liegende Hilfsschicht (11) aufgebracht werde-j, wobei die Hilfsschicht (11) durch ein Ätzmittel entfernt werden kann, das weder die Metallschicht noch das Substrat angreift,
— daß sodann über dem Substrat, der ersten Metallisierungsschicht (8) und der Hilfsschicht (11) die Isolierschicht (20, 20') durch Hochfrequenzzerstäubung bei einer so hohen Vorspannung niedergeschlagen wird, daß eine wesentliche Re-Emission des Materials der Isolierschicht stattfindet, wodurch die freiliegende Oberfläche des Substrats und der ersten Metallii.ierungsschicht (8) sowie die Hilfsschicht
(11) mit dem Material der Isolierschicht überzogen werden, cne Seitenflächen der Hilfsschicht (11) jedoch frejbleiben, J5
— daß sodann die Hilfsschicht (11) mit dem darauf befindlichen Teil (20') der Isolierschicht durch Ätzen mit dem Ätzmittel entfernt wird, und
— daß sodann die zweite Metallisierungsschicht
(12) aufgebracht wird.
DE2709933A 1976-04-29 1977-03-08 Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten Expired DE2709933C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/681,367 US4029562A (en) 1976-04-29 1976-04-29 Forming feedthrough connections for multi-level interconnections metallurgy systems

Publications (2)

Publication Number Publication Date
DE2709933A1 DE2709933A1 (de) 1977-11-17
DE2709933C2 true DE2709933C2 (de) 1983-08-04

Family

ID=24734983

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2709933A Expired DE2709933C2 (de) 1976-04-29 1977-03-08 Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten

Country Status (5)

Country Link
US (1) US4029562A (de)
JP (1) JPS52132679A (de)
CA (1) CA1079683A (de)
DE (1) DE2709933C2 (de)
FR (1) FR2349957A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178674A (en) * 1978-03-27 1979-12-18 Intel Corporation Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor
CA1120611A (en) * 1978-12-29 1982-03-23 Hormazdyar M. Dalal Forming interconnections for multilevel interconnection metallurgy systems
JPS5621332A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
WO1981002222A1 (en) * 1980-01-21 1981-08-06 Mostek Corp Composit gate interconnect structure
US4396458A (en) * 1981-12-21 1983-08-02 International Business Machines Corporation Method for forming planar metal/insulator structures
US4703392A (en) * 1982-07-06 1987-10-27 General Electric Company Microstrip line and method for fabrication
US4600663A (en) * 1982-07-06 1986-07-15 General Electric Company Microstrip line
GB8316476D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
US4541893A (en) * 1984-05-15 1985-09-17 Advanced Micro Devices, Inc. Process for fabricating pedestal interconnections between conductive layers in an integrated circuit
JPS61242044A (ja) * 1985-04-19 1986-10-28 Matsushita Electronics Corp 半導体装置の製造方法
US4784967A (en) * 1986-12-19 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Method for fabricating a field-effect transistor with a self-aligned gate
US4771017A (en) * 1987-06-23 1988-09-13 Spire Corporation Patterning process
DE3742669A1 (de) * 1987-12-16 1989-06-29 Siemens Ag Integrierte schaltung und verfahren zur herstellung
US5244833A (en) * 1989-07-26 1993-09-14 International Business Machines Corporation Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
EP0411165B1 (de) * 1989-07-26 1997-04-02 International Business Machines Corporation Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
US5434451A (en) * 1993-01-19 1995-07-18 International Business Machines Corporation Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines
US6331481B1 (en) 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
DE10222609B4 (de) * 2002-04-15 2008-07-10 Schott Ag Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
US8349727B2 (en) * 2010-04-08 2013-01-08 Liang Guo Integrated method for high-density interconnection of electronic components through stretchable interconnects
DE102013104953B4 (de) * 2013-05-14 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3661761A (en) * 1969-06-02 1972-05-09 Ibm Rf sputtering apparatus for promoting resputtering of film during deposition
JPS4830888A (de) * 1971-08-25 1973-04-23
US3844831A (en) * 1972-10-27 1974-10-29 Ibm Forming a compact multilevel interconnection metallurgy system for semi-conductor devices
US3804738A (en) * 1973-06-29 1974-04-16 Ibm Partial planarization of electrically insulative films by resputtering
US3873361A (en) * 1973-11-29 1975-03-25 Ibm Method of depositing thin film utilizing a lift-off mask

Also Published As

Publication number Publication date
CA1079683A (en) 1980-06-17
FR2349957A1 (fr) 1977-11-25
US4029562A (en) 1977-06-14
DE2709933A1 (de) 1977-11-17
FR2349957B1 (de) 1980-02-01
JPS52132679A (en) 1977-11-07

Similar Documents

Publication Publication Date Title
DE2709933C2 (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten
DE2709986C2 (de) Verfahren zum Herstellen einer koplanaren Schichtstruktur
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE3852336T2 (de) Verfahren zur Ausbildung eines abgeschirmten Wellenleiters.
EP0000384B1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE69222586T2 (de) Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE69221430T2 (de) Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement
DE3803511C2 (de)
DE102004022177B4 (de) Verfahren zur Herstellung eines Koplanarleitungssystem auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement zur Übertragung von elektromagnetischen Wellen
DE3856450T2 (de) Verfahren zur Herstellung von einer elektrisch programmierbaren integrierten Schaltung mit schmelzbaren Kontaktbrücken
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE69518506T2 (de) Verfahren zur strukturierung von leiterbahnen ohne unterätzung
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE3881032T2 (de) Verbindungssystem von hoher Leistungsfähigkeit für eine integrierte Schaltung.
EP0177845A1 (de) Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE3888511T2 (de) Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen.
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/60

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee