DE2645947C2 - Verfahren zur Herstellung einer gedruckten Schaltung - Google Patents
Verfahren zur Herstellung einer gedruckten SchaltungInfo
- Publication number
- DE2645947C2 DE2645947C2 DE2645947A DE2645947A DE2645947C2 DE 2645947 C2 DE2645947 C2 DE 2645947C2 DE 2645947 A DE2645947 A DE 2645947A DE 2645947 A DE2645947 A DE 2645947A DE 2645947 C2 DE2645947 C2 DE 2645947C2
- Authority
- DE
- Germany
- Prior art keywords
- holes
- carrier material
- layer
- exposed
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer gedruckten Schaltung gemäß dem Oberbegriff des
Anspruches 1.
Bei der Herstellung von gedruckten Schaltungsplatten hat sich aus technischen Gründen als vorteilhaft
herausgestellt, daß als Isolierschicht ein flexibles Material verwendet wird, damit bei der Fertigung
mehrlagiger gedruckter Schaltungsplatten die Möglichkeit besteht, bestimmte Teile der Platte getrennt
voneinander aufzubauen und dann nacheinander die getrennt ausgebildeten Schichtabschnitte übereinander
anzuordnen. Eine allgemeine Forderung besteht darin, daß elektrische Verbindungen zwischen verschiedenen
Schichten hergestellt werden müssen, so daß es notwendig ist, durchgehende Bohrungen in den
verschiedenen isolierenden Schichten auszubilden. Ks ist tv>
ferner erforderlich. Bohrungen mit einem möglichst kleinen Durchmesser zu verwenden, damit die Leiterdichte
der leitenden Schichten der Platten wegen der großen Dimensionen der durchgehenden Bohrungen
nicht zu sehr begrenzt ist. Zur Erzielung der erforderlichen elektrischen Verbindungen zwischen den
Schichten ist es notwendig, elektrisch leitende Pfade längs der Bohrungen vorzusehen. Diese leitenden Pfade
werden in herkömmlicher Weise dadurch erhalten, daß die Wandungen der Bohrungen plattiert werden, was
erforderlich macht, daß eine elektrische Verbindung zwischen den Leiterschichten an jedem -Jnde der
Bohrungen sichergestellt ist Die Erfahrung hat gezeigt, daß das Bohren oder ein ähnlicher Bearbeitungsvorgang
nicht der geeignete Weg ist, um Löcher mit den gewünschten kleinen Durchmessern herzustellen, und
daß andere Vorkehrungen getroffen werden müssen. In der Praxis ist das herkömmliche, zu verwendende
Verfahren das Ätzen durch verschiedene chemische Behandlungen.
Der Ätzvorgang ergibt keine Bohrungen mit parallelen Seiten, sondern Bohrungen mit sich verjüngendem
Durchmesser, wie der US-PS 34 71631 entnommen werden kann. In der Praxis ist die Form der
in dieser Druckschrift gezeigten Bohrungen nicht vollständig korrekt, sondern in der Zeichnung ist
lediglich eine schematische Darstellung gezeigt In der Praxis ist die Zeitdauer, während der die Ätzlösungen
chemisch ihre Wirkung ausüben können, d.h. das Unterlagenmateriffl auflösen, auf der Seite der Bohrung,
an der begonnen wird, größer als auf der Seite, an der die Bohrung beendet wird. Da die Ätzlösung nicht in
allen Richtungen wirksam wird, wirkt sie sowohl in radialer Richtung der auszubildenden Bohrung als auch
in Längsrichtung der auszubildenden Bohrung, so daß das Ende, an dem begonnen wird, breiter ist als das
entgegengesetzte Ende.
Die relativen Mengen an Material, die pro Zeiteinheit entfernt werden, werden durch ein sehr kompliziertes
Zusammenwirken einer Vielzahl von Faktoren, z. B. die Geschwindigkeit, mil der eine frische Lösung der zu
ätzenden Oberfläche dargeboten wird, die Geschwindigkeit, mit der Abfall aus der herzustellenden Bohrung
entfernt wird, die chemische Zusammensetzung der Lösung und viele andere Faktoren bestimmt
Das Ergebnis dieses komplizierten Vorganges aufgrund der verschiedenen Einflußfaktoren für den
Ätzvorgang bringt es mit sich, daß es nicht möglich ist, das Ätzverfahren mit so hoher Geschwindigkeit zu
steuern, daß gewährleistet ist daß jedes zu ätzende Loch am Ende eines Ätzvorganges den gleichen
Durchmesser hat Berücksichtigt man, daß bei modernen gedruckten Schaltungsplatten nicht einige wenige
Löcher geätzt werden, sondern viele Hunderte von Löchern, ist es möglich, daß die Durchmesser der
Löcher ganz erheblich zwischen dem Beginn, den mittleren Bereichen und dem Ende einer Bohrung sowie
von Bohrung zu Bohrung variieren.
US-PS 34 71631 zeigt das Ätzen von blockierten
Bohrungen. Die untersten Enden der Bohrungen sind durch die Kupferüberzüge 14 blockiert. Hierbei werden
die bei dem Ätzvorgang auftretenden Schwierigkeiten noch dadurch vergrößert, daß es bei kommerziellen
Anlagen außerordentlich schwierig ist, festzulegen, wann das Ätzen der letzten fertigzustellenden Bohrung
abgeschlossen ist. Dies bedeutet, daß die Möglichkeit,
eine Gleichförmigkeit in den Durchmessern der Bohrungen zu erzielen, noch geringer ist.
In Hinblick auf diese Schwierigkeit bezüglich des Bereiches von Änderungen in den Bohrungsdurchmessern
ist es nicht möglich, sicherzustellen, daß das
einfache Abschneide- des überstehenden Leitermaterial«
(Fig, 2, US-PS 34 71 631) mit sich bringt, daß das
Entfernen des Überstandes einer jeden Bohrung in der Praxis erreicht wird, so daß dann, wenn die Bohrungen
der Löcher anschließend plattiert werden, der gewünschte elektrische stromleitende Pfad und die
elektrische Verbindung zwischen den Enden der Bohrungen garantiert ist.
Des weiteren ist aus der OE-OS 24 57 377 das Ätzen von Polyimidmaterialien bekannt Insbesondere wird
dadurch eine Atzlösung gelehrt, die eine definierte chemische Zusammensetzung hat.
Aus der DE-AS 12 71 235 ist eine Anordnung mit einer nicht flexiblen Unterlage zur Herstellung einer
Verbindung zwischen elektrisch leitenden Schichten auf einer Unterlage bekannt Hierbei werden herkömmliche
Fotowiderstandstechniken angewendet, um eine öffnung
in einer Schicht auszubilden. Die Unterlage bzw. das Trägermaterial wird weggeätzt, damk eine durchgehende
Bohrung erhalten wird, wobei der Ätzvorgang an
der unteren Schicht beendet wird. Die Wandungen und der Boden der Bohrung werden nach einem zweistufigen
Verfahren mit Kupfer überzogen, so daß eine elektrische Verbindung zwischen den beiden Schichten
erzielt wird. Hierbei handelt es sich somit daniEi, einen
Verbundschichtkörper von einer Seite her zu ätzen, wobei der Ätzvorgang solange fortgesetzt wird, bis die
Öffnung die andere Schicht erreicht hat
Schließlich ist aus der US-PS 32 68 653 die Herstellung plattierter Löcher in einem starren Trägermaterial
und die Herstellung von Löchern mit verhältnismäßig großem Durchmesser zur Aufnahme von Schaltungsmodulstiften
bekannt Bei der Ausbildung dieser Löcher wird ein Loch in einer Metallschicht, die auf der äußeren
Oberfläche des Trägermaterials vorgesehen ist, weggeätzt Im Anschluß daran wird ein durchgehendes Loch in
der Trägerschicht und in anderen Metallschichten ausgebildet und zwar durch einen Bohr- oder
Stanzvorgang, jedoch nicht durch Ätzen, da sonst die Zentrierung des durchgehenden Loches außerordentlieh
schwierig wäre. Diese Zentrierung ist wichtig, da die Ausbildung überdimensionierter Löcher zur Vermeidung
eines Kurzschlusses dient
Aufgabe vorliegender Erfindung ist es demgegenüber, zu verhindern, daß eine vollständige, mehrlagige
Platte lediglich deshalb ausgeschieden werden muß, weil ein Herstellfehler während der Ausbildung einer der
Schichten aufgetreten ist Bei einer solchen Technik tritt aufgrund der Verwendung des flexiblen Unterlagenmaterials
in Form von Polyimid ein schwieriges Problem auf.
Diese Aufgabe wird durch die Merkmale des Kennzeichens des Patentanspruches 1 gelöst
Weitere, zweckmäßige Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Mit dem erfindungsgemäßen Verfahren werden die in der Verbindung mit bekannten Vorschlägen auftretenden
Schwierigkeiten dadurch ausgeschaltet, daß eine ringförmige Zone aus stromleitendem Material von
jedem der Enden einer Bohrung entfernt wird, so daß verhindert wird, daß eine Bohrung einen Überstand
aufweist, der sich an einen Ätzvorgang anschließt. Zusätzlich wird mit dem erfindungsgemäßen Verfahren
das Ausmaß des möglichen seitlichen Ätzens des Trägermaterials dadurch verringert, daß der Ätzvor- h;
gang von beiden Seiten des Trägermaterials gleichzeitig vorgenommen wird. Dies gestattet, daß die Dimensionen
der Ringzone außerordentlich klein sind, so daß das Entfernen dar Zone die erreichbare Packungsdichte der
gedruckten Schalungsplatte nicht nachteilig beeinflußt
Des weiteren wird mit dem erfindungsgemäßen Verfahren prreicht, daß plattierte, durchgehende Löcher
eine einwandfreie elektrische Verbindung ergeben, ohne daß widerstandsbehaftete Diskontinuitäten auftreten,
die sehr leicht zu schadhaften und Ausschuß darstellenden Platten geführt haben.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles
erläutert. Es zeigt
F i g. 1 eine Schnittansicht des Trägermaterials mit einem stromleitenden Metallbelag auf entgegengesetzten
Seiten,
Fig.2 eine Schnittansicht des Trägermaterials nach
F i g. 1 mit Fotowiderstandsschichten, die durchgehende Lochpositionen definieren,
F i g. 3 eine Schnittansicht der Unterlage nach F i g. 2 nach der Ausbildung der Löcher in den Meiallschichten,
Fig.4 eine Schnittansicht der Anordnung nach
Fig.3, wonach das Ätzen der durchgehenden Löcher
auf der Unterlage teilweise erfolgt ist.
Fig.5 eine Schnittansicht der Anordnung nach
Fig.4, nachdem die durchgehenden Löcher in der
Unterlage ausgebildet sind,
Fig.6 eine Schnittansicht der Anordnung nach Fig.5, '.achdem Bereiche der Metallschicht entfernt
worden sind, die das Ende eines jeden Loches umgeben,
Fig.7 eine Schnittansicht der Anordnung nach Fi g. 6 nach dem Plattieren der durchgehenden Löcher,
und
Fig.8 eine Schnittansicht der Anordnung nach F i g. 7 nach der Ausbildung der Stromleiterschemen.
In F i g. 1 ist ein 25 μπι dicker Polyimidfilm 1 auf
beiden Oberflächen mit einer dünnen Schicht 2 aus Chrom mit einer Dicke von etwa 600 Ä sowie einer
Kupferschicht mit einer Dicke von 0,1 bis 0,5 μιτι
überzogen.
Um zu gewährleisten, daß keine Nadellöcher in der sich ergebenden Schichtung der Unterlage uns] der
Schichten 2 vorhanden sind, werden die Schichten 2 mit Schichten 3 aus Kupfer mit einer Dicke von etwa 5 μπι
überzogen. Diese zusätzlichen Schichten 3 verstärken auch die Sandwichanordnung.
Die metallisierten Schichten 3 werden dann mit Photowiderstandsschichten 4 überzogen, die eine Dicke
von 3μπι besitzen können (Fig.2). Diese beiden
Schichten 4 werden gleichzeitig ultraviolettem Licht über zwei spiegelbildlich angeordnete, im übrigen aber
identischen Masken ausgesetzt, die die gewünschten Positionen 5 der in der Unterlage zu erstellenden
Löcher definieren. Diese Masken (nicht dargestellt) wurden zweckmäßigerweise mit Hilfe von Ausrichtmarkierungen
auf den Masken eingestellt, die in exakter Regisi'iriialtung durch eine Halbleitermaskenausrichtvorrichtung
(nicht dargestellt) gehalten werden.
Die Photowiderstandsschichten werden dann entwikkelt,
damit die Stellen 5 der gewünschten Löcher auf der Oberfläche der Schicht 3 freigelegt werden.
Im Anschluß an die Entwicklung der Photowiderstandsmasken
weiden die Unterlage 1 und die Metallisierufigsschichten 2,3 einem Ätzvorgang unterzogen,
in welchem beide Seiten der Sandwichanordnung aus Unterlagen und Metallüberzügen gleichzeitig
Ätzmitteln ausgesetzt werden. Die freigelegten Bereiche von Kupfer und Chrom werden in Ferrichl"rirl
(oder amrnoniakalischem Ätzmittel) und Alkali-Fcrricyanid-Lösungen
geätzt, damit die Oberflächenbereiche
6 der Polyimidunterlage I freigelegt werden. Dies ist in Fig. 3 gezeigt. Die Sandwichanordnung, die in einer
oszillierenden Lehre (nicht dargestellt) aufgenommen ist, um eine Turbulenz an den freigelegten Bereichen 6
der Polyimidunterlage zu bewirken, wird dann in einer ■ Hydrazin-Hydrat-Lösung geätzt. Dieses Material
durchdringt die Unterlage mit einer Geschwindigkeit von etwa 25 μηι pro Stunde. Da das Ätzmittel nach den
Seiten wie auch nach innen zur Mitte der Unterlage zu wiiksam ist, erzeugt dieses Ätzen die Ausbildung ■"
größerer Durchmesserbereiche an den Enden der Löcher und einen mittleren Bereich mit kleinerem
Durchmesser. Da das Metall in einem geringerem Ausmaß geätzt wird, besteht dort ein in Umfangsrichtung
verlaufender Überstand 7. ',
F i g. 4 zeigt die Situation während des Vorganges des Ätzens der Unterlage. Es ist gezeigt, daß der Überstand
7 sich ausbildet und daß die freigelegten Oberflächenbereiche
6 der Unterlage beginnen, sich nach der Seite und nach unten auszubreiten. Am Ende des Ätzvorganges ist -'"
das Loch 8 gebildet worden. Wie sich aus F i g. 5 ergibt, hat die Wand 9 des Loches einen pfeilähnlichen
Querschnitt. Bei einer praktischen Ausführimgsform
beträgt beispielsweise der Durchmesser der Löcher im metallisierten Teil 38 μπι. und der Durchmesser der '>
Enden der Löcher in der Unterlage beträgt 70 μηι sowie
der Durchmesser des zentrischen Bereiches der Löcher 25 μηι.
Um die gewünschte elektrische Stromiei'fähigkeit
zwischen den metallisierten Schichten zu erzielen, ist es in
notwendig, die Wand 9 des Loches 8 mit einem elektrischen Leiter zu plattieren oder in sonstiger Weise
zu überziehen. Die überstehenden Bereiche 7 stören jedoch das Aufbringen der stromleitendcn Schicht auf
den Lochwandiingen. Bisher ist diese Schwierigkeit r>
dadurch umgangen worden, daß die metallisierten Überzüge 2, 3 entfernt wurden und daß dann die
Oberflächen der Unterlage, in der die Löcher vorgesehen sind, erneut überzogen werden, so daß während des
erneuten Überziehens die Wände der Löcher plattiert ->"
wurden.
In der Praxis hat sich herausgestellt, daß das Schema
von Stromleitern, das durch die zur Herstellung der Schemen in der Photowiderstandsschicht verwendete
Maske definiert wird, nicht immer in öezug auf die !~·
Löcher in der Unterlage korrekt positioniert ist.
Die -\nmelderin hat nun festgestellt, daß diese Dimensions- und Positionsungenauigkeiten daraus resultieren,
daß im Anschluß an das Entfernen der Metallisierung 2, 3 von der Polyimidunterlage zum "··-'
Entfernen des Übers'andes 7 der Polyimidfilm 1 sich entspannt und ^amit eine Dimensionsänderung in die
Unterlage einführt, die ihrerseits die Löcher in bezug aufeinander verschiebt und infolgedessen eine Fehlausrichtung
der Löcher 8 relativ zu den Masken hervorruft. ">ί
die die Stromieiterschemen festlegen, welche anschließend
aufgebracht werden sollen.
Mit dem erfindungsgemäßen Verfahren kann diese Schwierigkeit dadurch vermieden werden, daß die
ursprünglich ausgebildeten Metallisierungsschichten 2,Wi
nach der Bildung der Löcher beibehalten werden, mit Ausnahme an den Stellen der Schichten, die unmittelbar
die durchgeätzten Löcher umgeben; diese Stellen werden durch einen zweiten Photowiderstands- und
Ätzvorgang entfernt, so daß ein schmales Ringband in--· der Unterlagenoberfläche um das Lochende herum
freigelegt wird.
Dies wird wie folgt erreicht: Eine weitere Photo-
widerstandsmaske wird auf jede der Flächen der Sandwichanordnung, die aus der Unterlage, den
Metallüberzügen und den durchgehenden Löchern besteht, aufgetragen. Die weiteren Photowiderstandsmasken
definieren jeweils ein Schema von Löchern, das den Stellen der bereits geformten Löcher entspricht,
jedoch so ausgebildet ist, daß jedes Loch einen größeren Durchmesser als das Loch der in der Unterlage
gebildeten Löcher besitzt. Die Photowiderstandsmaske wird ultraviolettem Licht ausgesetzt und entwickelt.
Die Sandwichanordnung wird einem weiteren Ätzvorgang unterzogen, wobei die gleichen Ätzmittel wie
oben erwähnt verwendet werden; bei diesem Ätzvorgang wird das Metall geätzt, das durch Entfernen der
Ringe freiliegt, und dabei wird der Metallüberstand 7 ζ1, sammen mit einem weiteren Metallring 10 weggeätzt,
so daß ein Ring 11 aus Polyimid um jedes durchgehende Loch 8 in der Polyimidunterlage freiliegt. Im Anschluß
daran wird der übrige Teil des Photowiderstandsmaterials entfernt. Diese Situation ist in F i g. 6 gezeigt.
Die Wände 9 der Löcher 8 und der Hinge 11 der
freigelegten Unterlage werden dann bei 12 stromlos verkupfert, damit eine elektrische Verbindung durch die
Löcher hindurch von der Metallschicht auf einer Oberfläche der Unterlage zur Metallschicht auf der
anderen Oberfläche der Unterlage erzielt wird. Zusätzlich wird in Hinblick auf eine Verstärkung der
Platzierung der durchgehenden Löcher eine weitere Kupff-schicht auf der stromlos aufgebrachten Schicht
13 durch Elektroplattieren ausgebildet.
Eine neue Photowiderstandsschicht (nicht dargestellt) wird beiden Seiten der Sandwichanordnung aufgegeben
und diese Schichten werden ultraviolettem Licht über Masken ausgesetzt, die das Schema von Stromleitern
definieren, welches auf den Flächen der Unterlage erforderlich ist.
Die Photowiderstandsschichten werden ausgebildet und die freigelegten Bereiche der Unterlage werden mit
Kupfer (oder Nickel) in einer Dicke von 25 μηι elektroplattiert: es schließt sich ein Schutzüberzug von
Zinn-Blei oder Gold an, um die Stromleiter 14 auszubilden.
Die zuletzt erwähnten Widerstandsschichten werden entfernt und die Sandwichanordnung mit den Stromleitern
14 wird zwei Ätzvorgängen unterzogen, die den 600 Ä Chromfilm und den 5 um Kupferfilm von
Bereichen zwischen den Stromleitern der Bereiche entfernen, so daß die Stromleiter getrennt werden.
Diese Endätzung kann unter Verwendung von Ferrichlorid in einer Konzentration von 30 g/l, wenn der
stromleitende Schutzüberzug Gold ist oder unter Verwendung ammoniakalischer Ätzmittel erzHt werden,
wenn der Schutzüberzug Zinn-Blei oder Gold ist.
Bei dem vorbeschriebenen Vorgang wird eine maximale physikalische Abstützung für die Polyimidunterlage
über die ganze Ausbildung der durchgehenden Löcher und der Stromleiter dadurch erhalten, daß
während der Lochbildung und Plattierung nur die Polyimidbereiche, die tatsächlich die Löcher und die
Ringe definieren, nicht verstärkt werden, und in ihrer Position durch Metallschichten fixiert werden, und daß
während der Ausbildung des Stromleiterschemas die Stromleiter auf den metallischen Schichten aufgebaut
werden, die das Polyimid so verstärken, daß die Unterlage sich im Anschluß an die Lochbildung und
bevor die Plattierung der durchgehenden Löcher und die Ausbildung des strornieitenden Schemas vorgenommen
wird, nicht entspannen können.
Claims (5)
1. Verfahren zur Herstellung einer gedruckten Schaltung mit stromleitenden Bereichen auf entgegengesetzten
Seiten eines Trägermaterials, die elektrisch miteinander durch Metallisieren der
Wände von durchgehenden, durch Ätzen hergestellten Löchern verbunden werden, dadurch gekennzeichnet,
daß je eine Schicht (4) aus Fotowiderstandsmaterial auf jeder Seite des mit den leitenden Bereichen versehenen Trägermaterials
aufgebracht, belichtet und entwickelt werden, daß von den beiden Seiten des Trägermaterials Öffnungen
(5) entsprechend den gewünschten Positionen der durchgehenden Löcher (8) gleichzeitig geätzt υ
werden bis sich die Löcher (8) ergeben, daß dann je eine Schicht aus Fotowiderstandsmaterial auf beiden
Oberflächen des Trägermaterials nach einem Schema von Öffnungen (10) aufgebracht, belichtet und
entwickd» werden, daß dem der bereits ausgebildeten
Lödier (8) entspricht, wobei jedoch jede Öffnung
(10) einen Durchmesser aufweist, der größer ist als der der bereits ausgebildeten Löcher (8), daß sich ein
weiterer Ätzvorgang anschließt, so daß sich ein Ring (11/ aus Trägermaterial um jedes Ende eines
durchgehenden Loches ergibt, und daß die Ringe
(11) und die Wände (9) der Löcher (8) metallisiert werden, wodurch die stromleitenden Bereiche auf
den beiden Seiten des Trägermaterials elektrisch miteinander verbunden werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß eine Hydrazin-Hydratlösung verwendet wird, wenn das Träge, material aus Polyimid
besteht.
3. Verfahren nach Anspru h 1 oder 2, dadurch gekennzeichnet, daß die Öffnungen (10) des
Trägermaterials und die Wände (9) der Löcher des Trägermaterials durch stromloses Plattieren metallisiert
werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß mit dem Metallisiervorgang Kupfer
aufgetragen wird
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß eine weitere Schicht (14) aus
stromleitendem Material durch Elektroplattieren auf die Plattierschicht (13) aufgebracht wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB43289/75A GB1497312A (en) | 1975-10-22 | 1975-10-22 | Production of printed circuit arrangements |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2645947A1 DE2645947A1 (de) | 1977-04-28 |
DE2645947C2 true DE2645947C2 (de) | 1983-01-27 |
Family
ID=10428105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2645947A Expired DE2645947C2 (de) | 1975-10-22 | 1976-10-12 | Verfahren zur Herstellung einer gedruckten Schaltung |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS5271681A (de) |
AU (1) | AU498261B2 (de) |
DE (1) | DE2645947C2 (de) |
GB (1) | GB1497312A (de) |
ZA (1) | ZA765930B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2988576B1 (de) * | 2014-08-20 | 2022-04-13 | Automotive Lighting Reutlingen GmbH | Anordnung aufweisend eine leiterplatte für kraftfahrzeugbeleuchtungseinrichtungen |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4472238A (en) * | 1983-12-05 | 1984-09-18 | E. I. Du Pont De Nemours And Company | Process using plasma for forming conductive through-holes through a dielectric layer |
US4501638A (en) * | 1983-12-05 | 1985-02-26 | E. I. Du Pont De Nemours And Company | Liquid chemical process for forming conductive through-holes through a dielectric layer |
US4517050A (en) * | 1983-12-05 | 1985-05-14 | E. I. Du Pont De Nemours And Company | Process for forming conductive through-holes through a dielectric layer |
CN112235951B (zh) * | 2020-10-20 | 2021-09-21 | 盐城维信电子有限公司 | 一种不同铜厚的线路板制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3319317A (en) * | 1963-12-23 | 1967-05-16 | Ibm | Method of making a multilayered laminated circuit board |
US3268653A (en) * | 1964-04-29 | 1966-08-23 | Ibm | Printed circuit board with solder resistant coating in the through-hole connectors |
US3471631A (en) * | 1968-04-03 | 1969-10-07 | Us Air Force | Fabrication of microminiature multilayer circuit boards |
US3871930A (en) * | 1973-12-19 | 1975-03-18 | Texas Instruments Inc | Method of etching films made of polyimide based polymers |
-
1975
- 1975-10-22 GB GB43289/75A patent/GB1497312A/en not_active Expired
-
1976
- 1976-10-04 ZA ZA765930A patent/ZA765930B/xx unknown
- 1976-10-12 DE DE2645947A patent/DE2645947C2/de not_active Expired
- 1976-10-13 AU AU18624/76A patent/AU498261B2/en not_active Expired
- 1976-10-21 JP JP51125546A patent/JPS5271681A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2988576B1 (de) * | 2014-08-20 | 2022-04-13 | Automotive Lighting Reutlingen GmbH | Anordnung aufweisend eine leiterplatte für kraftfahrzeugbeleuchtungseinrichtungen |
Also Published As
Publication number | Publication date |
---|---|
AU498261B2 (en) | 1979-02-22 |
AU1862476A (en) | 1978-04-20 |
ZA765930B (en) | 1977-09-28 |
GB1497312A (en) | 1978-01-05 |
JPS5731667B2 (de) | 1982-07-06 |
JPS5271681A (en) | 1977-06-15 |
DE2645947A1 (de) | 1977-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69111890T2 (de) | Verfahren zur Herstellung einer Mehrschichtleiterplatte. | |
DE69728234T2 (de) | Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen | |
DE2810054C2 (de) | Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE69937153T2 (de) | Gedruckte leiterplatte und verfahren zu deren herstellung | |
DE69111004T2 (de) | Durch Elektroformung hergestellte dreidimensionale Schaltung. | |
DE1271235B (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte | |
DE69030867T2 (de) | Verfahren zur Herstellung einer anisotrop leitenden Folie | |
DE69012444T2 (de) | Excimer-induzierte flexible Zusammenschaltungsstruktur. | |
DE2125511A1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen mit zumindest einer öffnung einer Trägerschicht sowie mit diesen Verbindungen versehene Schaltungsplatte | |
DE2144137A1 (de) | Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung | |
DE2017613B2 (de) | Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen | |
DE2650761A1 (de) | Metallmaske zur verwendung beim siebdruck | |
DE2926335A1 (de) | Verfahren zur herstellung gedruckter schaltungen | |
DE3502744C2 (de) | ||
DE69620273T2 (de) | Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte | |
DE1817434B2 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
DE3013667C2 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
DE69730291T2 (de) | Verfahren zum ausbilden einer bezugsmarkierung in einer harzschablone und die dabei hergestellte schablone | |
DE2645947C2 (de) | Verfahren zur Herstellung einer gedruckten Schaltung | |
DE69207996T2 (de) | Semi-additive elektrische Schaltungen mit erhöhten Einzelheiten unter Verwendung geformter Matrizen | |
DE1085209B (de) | Gedruckte elektrische Leiterplatte | |
DE4406397A1 (de) | Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates | |
DE3121131C2 (de) | Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen | |
DE69931551T2 (de) | Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte | |
DE2014138C3 (de) | Verfahren zur Herstellung von gedruckten Leiterplatten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |