DE2632564A1 - Schaltung zur selbsttaetigen auswahl einer unter mehreren speichereinheiten mit einem adressenbereich - Google Patents

Description

P A T t N' Ϊ ANWALT

H. F. E L L M E R

0 2 7 IWSTiIN

FR I ED EN SS TR ASSE 29/31 9 β 3 2 5 6/k

TELEFOiN¹: !DSfEiN 8237 AWVi-VWT

ERA-2180 - ■/. .. ρ Ι98024

SPERR! RAKD CORPORATICN, New Turk, N. I./U. S. A,

Schaltung zur selbsttätigen Auswahl einer unter mehreren Speichereinheiten mit einem Adressenbereich

Die Erfindung betrifft eine Schaltung zur automatischen Auswahl einer von mehreren Speichereinheiten _s die je einen Bereich von Adressen enthalten, der die Adresse von denjenigen Daten aufweist ₉ auf die zugegriffen vier den soll»

Bei zahlreichen datenverarbeitenden Systemen ist es möglich,, die Aufnahmefähigkeit des Hauptspeiehers zu ergänzen, falls weiterer Speicherraum benötigt wird. Dieses kann einmal dadurch bewerkstelligt werden, daß gesonderte Speichereinheiten als Moduln hinzugefügt werden» Im Gegensatz au einem umfangreichen Speicherstapel kann das datenverarbeitende System somit einen Hauptspeicher aus zahlreichen Speichereinheiten aufweisen. Ein mit einer großen Auf~ nahmefähigkeit des Speichers verknüpftes., eigentümliches Problem ist die relativ lange Zugriffsseit im Vergleich mit der Zykluszeit anderer Abschnitte des Rechenautomaten;, z_a B. der zentralen Rechenanlage .

Bei einem Verfahren zur Lösung dieses Problems wird eine Zwischeneinheit in Form eines Pufferspeichers angewendet, der zwischen dem Hauptspeicher, den einzelnen Rechenanlagen und den Ein-/Ausgabe-Geräten angeordnet ist= Mit Hilfe einer derartigen Anordnung wird die Zugriffszeit zum Hauptspeicher offenbar stark herabgesetzt. Das Prinzip_s auf dem diese scheinbare Verringerung der Zugriffszeit beruht , nutzt die hohe Wahrscheinlichkeit aus_s mit der die laufend bearbeiteten Daten,, die sich im Pufferspeicher befinden, erneut zur Anwendung kommen. Hierdurch reduzieren sich die Fälle in star-

709807/098» OR,_Q,nal ,nspected

kern Maße, in denen die Daten im Hauptspeicher lritederaufgefunden werden müssen, mit dem Ergebnis, daß die Zykluszeit des Hauptspeichers scheinbar verringert wird,

Gemäß der Erfindung wird bei einem Hauptspeicher mit mehreren Speichereinheiten automatisch diejenige ausgewählt, die den Bereich der Adressen enthält, der durch die Adresse des Hauptspeichers ausgedrückt wird. Fernerhin wird von der Schaltung der¹ Erfindung ein Bestand an Speichereinheiten des Hauptspeichers bezüglich ihrer Zahl, sowie der von ihnen eingenommene Speicheruinfang beibehalten und selbsttätig ein iiusammennaogender Adressierbereich des verfügbaren Speichers formuliert., wenn der Aufbau abgeändert wird»

Die Erfindung kann unabhängig, also als einzelne Zwischeneinheit zwischen dem Hauptspeicher, den Rechenanlagen und den Ein-/Ausgabe-Geräten einer datenverarbeitenden Vorrichtung angewendet werden; sie ist jedoch in Verbindung mit einem Pufferspeicher von hoher Arbeitsgeschxvindigke.it oder einem Depotpuffer besonders brauchbar, Mit der Erfindung wird ein derartiger Pufferspeicher mit einer hohen Arbeitsgeschwindigkeit stark in der Weise begünstigt, daß das Problem₉ die richtige Speichereinheit des Hauptspeichers auszuwählen, wesentlich leichter gelöst wird«

Der Erfindung liegt somit die Aufgabe zugrunde ₉ eine Schaltung zur Auswahl einer von mehreren Speichereinheiten anzugeben, die die Adresse einer speziellen Adresse des Hauptspeichers enthält»

Eine weitere Aufgabe der Erfindung besteht in der selbsttätigen Beibehaltung eines zusammenhängenden Bereiches von Speicheradressen., der von den verfügbaren Speichereinheiten des Hauptspeichers gebildet ist»

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung wiedergegeben und wird im folgenden näher erläutert» Es stellen dar:

709807/0988
BAD OBIQtNAi

Figur 1 ein Blockschaltbild eines datenverarbeitenden Systems, in dem die Erfindung angewendet wird_s

Figur 2 ein Blockschaltbild der Schaltung gemäß der Erfindung;,

die Figuren 3a und 3b, die zur Figur 3 zusammengefügt werden, ein logisches Schaltbild der Schaltung,, die in den Blöcken MSUS der Figur 2 untergebracht ist, und

"Figur 4 eine Tabelle mit den Codes, die für die Größe der Adressenblöcke aller Hauptspeichereinheiten benutzt werden.

Von einem datenverarbeitenden System gemäß der Figur 1 wird ein MSUS-Wähler für die Speichereinheiten des Hauptspeichers benutzt ₉ der sswischen einem Hauptspeicher 11 mit mehreren Speichereinheiten und einem Puffer 12 angeschlossen ist« Am Puffer 12 liegen ein oder mehrere Ein-/Ausgabe-Geräte 13 und ein oder mehrere Rechenanlagen 14. Wahrend der MSUS-Wähler 10 unabhängig vom Puffer arbeitet, wird er doch in Verbindung mit dem Puffer 12 insofern erläutert, als er zum Vorteil beiträgt _s der der Anwendung eines Puffers eigentümlich ist; außerdem wird er bei einer Ausführungsform in der Praxis gemeinsam mit einem Puffer benutzt«,

Der Puffer 12 ist ähnlich wie derjenige aufgebaut₉ der in der deutschen Offenlegungsschrift Nr₈ 2.550.339 vom l6„Juni 1976 als Pufferspeicher mit sehr kurzer Zykluszeit beschrieben ist und eine begrenzte, vorübergehende Speicherung von Datenblöcken ermöglicht, die normalerweise in einem relativ langsam arbeitenden Hauptspeicher untergebracht sind. Wie dort erläutert ist_s wird mit Hilfe eines solchen Pufferspeichers die Arbeitsgeschwindigkeit des Hauptspeichers scheinbar wesentlich dadurch erhöht, daß die im Pufferspeicher untergebrachten ₉ laufend zu verarbeitenden Daten mit einer äußerst hohen Wahrscheinlichkeit nochmals benötigt werden,

709807/0988

Die Erfindung findet dann Anwendung, wenn ein Hauptspeicher mehrere Speichereinheiten enthält, von denen eine spezielle Speichereinheit, in der die Adresse aus dem Hauptspeicher aufbewahrt ist, automatisch angewählt werden soll.

Zur Vereinfachung der Beschreibung ist die Anzahl der Speichereinheiten, die den Hauptspeicher bilden, mit acht gewählt, deren Kapazität 262.000, 524.000 oder 1.048.000 Wörter jeweils beträgt. Die Gesamtkapazität ist dann annähernd 8.000.000 Wörter« Die Anzahl der Bits, die in allen Adressen des Hauptspeichers erforderlich ist, hängt dann von der Anzahl Adressenplätze des Hauptspeichers ab. Für die in diesem Beispiel gewählte maximale Anzahl der Wörter enthält jede Adresse 23 Bits, von denen die fünf oberen die Zahl der Gruppen Adressenblöcke festlegt, die je eine Kapazität von 262.000 Wörter aufweisen. Mit anderen Worten gesagt, können die fünf Bits Werte zwischen 0 und 31 annehmen _s wobei .iede Einheit einen Adressenblock mit 262.OOO Wörtern von insgesamt 32 Blacken ait

8,384.000 Wörtern anzeigt. Da alle Speichereinheiten 262_e000, 524ο000 oder 1.048.000 Wörter aufnehmen können, weisen sie die Größe bis zu 4 Gruppen von 252,000 Wörtern auf. Dieses Kriterium wird bei der Auswahl der passenden Speichereinheit des Hauptspeichers ausgenutzt, wie noch näher erläutert wird.

Aus dem Blockschaltbild der Figur 2 gehen die logischen Beziehungen zwischen den acht MSUS-Wählern 0 bis 7 und den Speichereinheiten 0 bis 7 hervor. Diese acht MSUS-Wähler 0 bis 7 weisen je eine Eingangsleitung MSU⁹O bis MSU¹7 auf, über die ein Code herangeführt wird, der die Kapazität der betreffenden Speichereinheit angibt, die 0, 262.000, 524.000 oderl,048.000 betragen kann, was von der Kapazität der speziellen Speichereinheit oder von dem Umfang der tatsächlichen Ausnutsung der Kapazität der Speichereinheit abhängt» Mit Hilfe von Schaltern an einer Schalttafel und der Wahl der inneren Verdrahtung (nicht gezeigt) jeder Speichereinheit kann deren Kapazität zwischen 0 und 262.000, 524.000 oder 1.048.000 abgeändert werden» Im Falle der Kapazität 0 ist die spezielle

709807/0988

Speichereinheit wirksam vom Hauptspeicher abgetrennt. Wenn auch zu Zwecken der Erläuterung die Kapazität In Anteilen von O, 262,000, 524*000 und 1.046ο000 angegeben ist, so können diese Anteile doch beliebige gewünschte Vierte annehmen, die nur durch die Größe der einzelnen Speichereinheiten begrenzt sind.

Allen Speichereinheiten 0 bis 7 werden über eine Eingangsleitung die 18 unteren Bits der Adresse des Hauptspeichers aus 23 Bits zugeleitet« Ihre Anzahl hängt; wie bereits gesagt, von der Gesamtkapazität oderj anders ausgedrückt, von der Gesamtzahl der Adressenplätze im Hauptspeicher ab. In Abhängigkeit von der Zahl Adressenplätze im Hauptspeicher kann die Zahl der Bits innerhalb der Adresse des Hauptspeichers geringer oder größer sein« Die 18 hu allen Speichereinheiten 0 bis 7 laufenden Bits greifen auf den Adressenplatz innerhalb eines Blockes mit 262.000 Wörtern in der Speichereinheit zu, die mit Hilfe der Schaltung gemäß der Erfindung gewählt ist.

Die fünf oberen Bits der Adresse im Hauptspeicher, die den MSUS-Wählern 0 bis 7 zugeleitet werden, können einen beliebigen Wert zwischen 00000 und Hill oder in dezimaler Darstellung zwischen 0 und 31 annehmen. Jede Einheit, z. B. ein 1-Bit gibt einen Block aus 262.000 Wörtern wieder, so daß insgesamt 32x262.000 oder annähernd 8.000.000 Wörter gegeben sind. Über die Eingangsleitungen MSU¹O bis MSU*7 kommen die Werte 0, 1, 2 oder 3 oder, im Binärcode auegedrückt, 00, 01, 10 oder 11 heran, die einer Größe von 0, 1, 2 oder 4 Blöcken mit 262,000 Wörtern entsprechen (0, 262.000, 524.000 oder 1.048.000 Wörter). Alle MSUS-Wähler 0 bis 7 geben je ein Signal an die zugeordnete Speichereinheit 0 bis 7 und je ein Signal an den nächstfolgenden MSUS-Wähler ab.

Zum besseren Verständnis der Erfindung können die MSUS-Wähler 0 bis 7 auch als Subtrahier- und Grenzenvergleichsschaltungen betrachtet werden. Die fünf oberen Bits der Adresse des Hauptspeichers geben, wie bereits gesagt, einen der Blöcke 0 bis 31 mit 262,000 Wörtern

70 9807/0 98 8

6 2632554

und die über die Eingangsleitungen übertragenen Sijgnale die Größe von O, 1, 2 oder 4 Blöcken mit 262*000 Wörtern an.

Wenn die fünf Bits eine Sechs, also 6 Blöcke mit 262„000 Wörtern angeben und die über die Eingangsleitungen übertragene Größe eine Vier bedeutet, also jeder Block eine Speicherkapazität von 1.048.000 Wörtern aufweist, wird die Speiehereinheit 1 gewählt. Um zu dieser Auswahl zu gelangen, wird das die Größe 4 angebende und auf der Eingangsleitung MSU⁵O herankommende Signal im MSUS-Wähler O von den die Zahl angebenden Bits subtrahiert, wodurch die Zahl 2 übrigbleibt, die in den MSUS-Wähler 1 eintritt; das die Größe 4 angebende, auf der Eingangsleitung MSU⁵I erscheinende Signal wird im MSUS-Wähler 1 subtrahiert, wodurch das Ergebnis von -2 übrigbleibt. Da die Zahl 6 größer als die Zahl 4» aber kleiner als die Zahl 8 ist, wird die Speichereinheit 1 angewählte

Weiter unten ist ein Beispiel unter Verwendung einer tatsächlichen Adresse und sich ändernden Größe der Blöcke angegeben; dabei seien die Adresse 800.000 des Hauptspeichers und eine Größe von 262.000 Wörtern für die Speichereinheit 0, eine Größe 0 für die Speichereinheit l,(die also im Betrieb unterbrochen ist), eine Größe von 524.000 Wörtern für die Speichereinheit 2, eine Größe von 262.000 Wörtern für die Speichereinheit 3 angenommen, während die übrigen Speichereinheiten eine Größe von 1.048.000 Wörtern aufweisen sollen» Die Größe von 262.000 aus der Speichereinheit 0 wird von 800.000 subtrahiert, so daß 800.000 - 262.000 «■ 538.000 verbleiben. Die Größe 0 der Speichereinheit 1 wird dann vom Ergebnis 538.000 subtrahiert, so daß 538.000 - 0 = 538.000 verbleiben. Die Größe von 524.OOO aus der Speichereinheit 2 wird vom Ergebnis 538.000 subtrahiert, so daß 538,000 - 524.000 - 14.000 verbleiben. Die Größe von 262.OOO aus der Speichereinheit 3 wird vom Ergebnis 14*000 subtrahiert, so daß sich 14.000 - 262.000 = -248.000 ergibt. Da dieses letzte Ergebnis kleiner als 0 und das diesem benachbarte Ergebnis größer als 0 ist, wird die Speichereinheit 3 angewählt.

703807/0988

* 2632554

In den Figuren 3a und 3b sind die ersten vier MSUS-Wähler O bis 3 ausführlich wiedergegeben, deren Arbeitsweise in Verbindung mit oktalen Zahlen zum Ausdrücken des Binärcode erläutert ist· Beispielsweise gibt die Oktalzahl 37 die Binärzahl Hill äquivalent wieder. Ein einfaches Verfahren zur Umwandlung einer Binärzahl in eine Oktalzahl besteht darin, Gruppen von je 3 Bits zu bilden und jede Gruppe in ihre Dezimalwiedergabe umzuformen, wobei mit dem niederrangigsten Bit am rechten Ende begonnen wird· Bei der Binärzahl Hill sind die drei rechten Bits gleich 7» während die nächsten Bits 011 der Oktalzahl 3 entsprechen» so daß sich die Oktalzahl 37 ergibt. Aus der Binärzahl 10001 läßt sich ohne weiteres die Oktoalzahl 21 ablesen. Wie beachtet sei, kommen keine Achten und Neunen in den Oktalzahlen vor, da diese auf der Basis 8 aufbauen« Oa nur die fünf oberen Bits der Adresse des Hauptspeichers zur Auswahl der Speichereinheit benötigt werden, werden die Oktalzahlen mir für Binärzahlen mit 5 Bits erläutert.

Gemäß den Figuren 3a und 3b weist der MSUS-Wähler 0 einen DCD-Decodierer 20, ein Grenzenregister 30, einen Addierer 40, eine Subtrahierschaltung 50, eine Vergleichsschaltung 60, ein UND-Glied 70 und ein Flipflop 80 auf. Die Übrigen MSUS-W&hler 1 bis 7 sind ähnlich aufgebaut, wobei die letzte Stelle in der jeweiligen Beaugsnummer die Zugehörigkeit zum betreffenden Wähler erkennen läßt.

Zum Einfügen der Größe der in Benutzung befindlichen Speichoreinheit laufen die Eingangeleitungen paarweise zu einer Werteingabe V der Decodierer 20 bis 23, die einen Code aus 2 Bits aufnimmt· Wie in der Tabelle der Figur 4 zu sehen ist, gibt die Binärzahl 11 den Wert von 1*048.000 Wörtern an, was bedeutet, daß beim Eingang eines derartigen Code in den DCD-Decodierer die zugehörige Speichereinheit ihre volle Speicherkapazität zur Verfügung stellt· Bein Eintreten der Binärzahl 10 werden nur die Hälfte der Wörter, nämlich 524.000 Wörter von der zugehörigen Speichereinheit bedient. In ähnlicher Weise nutzt die Speichereinheit nur ein Viertel ihrer Kapazität von 262.000 Wörtern aus, wenn die Binärzahl 01 eingeht. Die

709807/0988

Binärzahl OO zeigt an, daß gerade keine Speicherkapazität benötigt wird5 also die zugehörige Speichereinheit wirksam von ihrer Zuleitung abgetrennt ist_o

Die in die DCD-Decodierer 20 bis 23 eingeführten Werte für die Größe können von einer einfachen Schalt- oder Verdrahtungsanordnung an jeder Speichereinheit oder von einer anderen Quelle hervorgerufen werden, damit die beiden Eingangsleitungen mit der erforderlichen Kombination von 1- und O-Bits versorgt werden„ In allen Fällen bleibt der einem DCD-Decodierer zugeleitete Wert der Größe stabil, bis der Bedienende ihn abändert»

Damit der DGD-Decodierer arbeiten kann, muß seinem Eingangstor G ein hohes Potential zugeführt werden. Falls dort ein tiefes Potential erscheint, ist die Speichereinheit wirksam abgetrennt und arbeitet nicht. Das dem Eingangstor G zugeleitete Signal ist auch stabil; sobald es vom Bedienenden an Schaltern einer Schalttafel einmal eingestellt ist₉ verbleibt es auf seinem hohen oder tiefen Potential, bis dieses von Hand abgeändert wird» Natürlich kann das Signal am Eingangstor auch selbsttätig verschwinden, falls die Bugehörige Speichereinheit versagt.

Falls am Eingangstor G eines Decodierers ein Schaltsignal anliegt, entschlüsselt dieser die Werte über die Größe mit 2 Bits zu einem Code aus 3 Bits. Wie man aus der Figur 4 leicht erkennt, werden die eintretenden Signale 00 zum Binärwert 000 oder Oktalwert 0 entschlüsselt; aus den Signalen 01 werden der Binärwert 001 oder der Oktalwert 1, aus den Signalen 10 der Binärwert 010 oder der Oktalwert 2 und aus den Signalen 11 der Oktalwert 4 entwickelt«

Diese drei Bitwerte der DCD-Decodierer 20 - 23 billen die Summandenander Additionsklemme AD der Addierer 40 bis 43· Die nachgeschalteten Grenzenregister 30 bis 33 weisen je eine Eingangsklemme D für die Daten und eine Eingangsklemme C für die Taktgäbe auf.

709807/0988

3 263256A

Das Grenzenregister 30 nimmt an der Eingangsklemme D für die Daten

Signale auf, ton Wert um Bins geringer als der Anfang $<?^s Aares-

senbereiches ist» Dieser Wert ist also vom Anfangswert des Bereiches der Adressenplätze in den kombinierten Speichereinheiten abhängig«. Falls beispielsweise die kombinierten Speiehereinheiten einen Bereich von Adressenplätaen von 8„000.000 bis 16.000.000 enthalten, würde der Anfangswert einen durch diesen Bereich bestimmten Wert, nämlich um Eins geringer als 8»00O₀000 aufweisen. Da der Bereich der Adressenplätze in den kombinierten Speichereinheiten einen Ausgangspunkt von Null bis maximal 8.000.000 Wörtern besitzt, ist der über die Eingangsklemme D des Grenzenregisters 30 eingestellte Wert -1. Die Ausgangsklemmen der Addierer 40, 41 und 42 sind Jeweils an der Eingangsklemme D für die Daten des Grenzenregisters 31, 32 bzw. 33 angeschlossen.

Die Ausgangsklemmen der Grenzenregister 30 bis 33 sind .ieweils mit der Augendenklemme AU des Addierers 40 bis 42 verbunden und außerdem an der Subtrahierklemme SU der Subtrahierschaltung 50 bis 53 angeschlossen.

Die Eingangsklemmen C für die Taktgabe an den Grenzenregistern 30 bis 33 liegen an einer Taktpulsquelle (nicht gezeigt), deren Impulse sich nicht regelmäßig wiederholer sondern die nur dann eingeschaltet wirdj wenn sich ein Schalter (nicht gezeigt) an der Schalttafel in der Freigabe-Position befindet, so daß eine Änderung erfolgen darf, wenn der Wert für die Größe der Speichereinheit zu Anfang in einen DCD-Decodierer eingeführt oder der eingeführte Wert abgeändert wird. Die Taktpulsquelle bleibt zumindest so lange eingeschaltet, wie die neu eingeführte Information durch die DCD-Decodierer in Form von Impulsen hindurchgeht und stabil in den Grenzenregistern, Addierern und Subtrahierschaltungen der MSUS-Wähler gespeichert wird, falls der Schalter an der Schalttafel nicht in die Blockierposition gebracht wird, wodurch die Taktpulsquelle abgeschaltet und eine weitere Abänderung der Schaltung unterbunden wird.

709807/0988

Die Minuendklemme MI der Subtrahierschaltungen 50 bis 53 ist mit der Leitung verbunden, die die fünf oberen Bits der Adresse des Hauptspeichers führt. Die Ausgangsklemmen aller Subtrahierschaltungen 50 bis 53 sind je an den zugehörigen Vergleicheschaltungen 60 bis 63 angeschlossen, die in an sich bekannter Weise konstruiert sind und Signale abgeben_t die davon abhängen,, ob ihre Eingangesignale größer, kleiner oder gleich null sind« Mit Ausnahme der

Vergleichsschaltung 60 liefern alle anderen Vergleichsschaltungen zwei Signale in Abhängigkeit davon, ob ihre Eingangssignale größer oder kleiner als null oder gleich null sind.

Die Ausgansssignale für Größer als null gelangen von der betreffenden Vergleichsschaltung 60 bis 63 zur einen Bingangsklemme der zugehörigen UND-Glieder 70 bis 73, während die Ausgangesignale für Kleiner als oder Gleich null von den Vergleichsschaltungen 61, 62 und 63 sur anderen Eingangsklemme der UND-Glieder 70, 71 und 72 geführt werden* Die von den UND-Gliedern 70 bis 73 ausgegebenen Signale treten an der Eingangsklemme für die Daten D in die Flipflops 80 bis 83 ein, während die EingangsklemmenC für die Taktgabe gemeinsam an einer Taktpulsquelle (nicht gezeigt} angeschlossen sind, die bei jeder neu auftretenden Adresse des Hauptspeichers einen Taktpuls liefert« Der letztere schaltet das Flipflop, das aus dem zugehörigen UND-Glied einen Datenimpuls empfangt.

Wie bereits erwähnt, ist die Leitung für die fünf oberen Bits der aus 23 Bits zusammengesetzten Adresse des Hauptspeichers gemäß den Figuren 3a und 3b mit den Minuendklemmen HI aller Subtrahier schaltungen 50 bis 53 und in ähnlicher Weise auch mit den (nicht gezeigten) Subtrahierschaltungen der MSUS-Wähler 4 bis 7 verbunden. Der Teil der die Adresse des Hauptspeichers führenden Schiene, in dem die restlichen 18 Bits der Adresse herangeführt werden, ist nicht dargestellt, da sie nicht der Wahl der Speichereinheiten dienen, sondern erst nach der Wahl auf den Platz des Hauptspeichers innerhalb der gewählten Speichereinheit zugreifen. Die Auswahl der Speichereinheit und der Zugriff auf einen Adressenplatz erfolgen dabei gleichzeitig.

- 10 -

709807/0988

Anschließend sei erläutert, wie die Speichereinheiten ausgewählt werden. Wie bereits erwähnt, laufen zur Werteingabe der Decodierer 20 bis 23 sswei Eingangsleitungen, über die der Speicherumfang, der von den Speichereinheiten bedient werden soll, eingeführt wird«, Die angewendete Speicherkapazität kann 0,262.000, 524.000 oder 1,048.000 Wörter betragen, für die der auf den beiden Eingangsleitungen übertragene Code 00, 01, 10 bzw. 11 ist. In der Figur 4 ist das Ergebnis einer Decodierung, nämlich 00 « 000 = OgJ 01 = 001 ^β 2_Qj 10 =* 100 = 4₈ gezeigt. Die fünf oberen Bits in der Schiene, die die Adresse des Hauptspeichers führt, werden bei jeder neuen Adresse in die Minuendklemme MI der Subtrahierschaltungen 50, 51, 52, 53 und der weiteren (nicht gezeigten) Subtrahierschaltungen eingelassen und können denBereich von 00000 (0_Q) bis Hill (37_Q) einnehmen.

Mit der Inbetriebnahme der Schaltung wird der Anfangswert in die Klemme für die Dateneingabe D des Grenzenregisters 30 eingeführt. Nach der vorliegenden Beschreibung beträgt dieser Wert -1 und gibt einen von Null ausgehenden Bereich der Adressen an. Dieser Wert richtet sich natürlich nach dem Anfangswert des Bereiches der Adressenplätze im Hauptspeicher.

Wenn an der Klemme C für die Taktgabe der Grenzenregister 30 bis 33 ein Taktpuls erscheint, gehen die Daten aus den Decodieren* 20 bis 23 zur Additionsklemme AD der Addierer 4P bis 42, Außerdem läuft der Anfangswert aus dem Grenzenregister 30 zur Augendenklenme AU des Addierers 40 und zur Subtrahendenklemme SU der Subtrahierschaltung 50. Gleichzeitig gelangen die im Addierer 40 aufsummierten Daten über das Grenzenregister 31 zur Augendenklemme AU des Addierers 41 und zur Subtrahendenklemme SU der Subtrahierschaltung 51. In ähnlicher Weise gehen die vom Addierer 41 zusammengezählten Daten über das Grenzenregister 32 zur Augendenklemme AU des Addierers 42 und zur Subtrahendenklemme SU der Subtrahierschaltung 52 hindurch. Dementsprechend gelangen auch die im Addierer 42 bearbeiteten Daten über das Grenzenregister 33 zum Addierer 43 und zur Subtrahierschaltung 53. Die vom Addierer 43 abgegebenen Daten flie-

- 11 -

709807/0988

fien durch das Grensenregißter (nicht gezeigt) des MSUS-Wghlers 4 usw. Die zuvor aufgezählten Oatenübertragungen nehmen eine gewisse Zeit in Anspruch _t aber werden bei einer begrenzten Anzahl von Taktpulsen bewerkstelligt, wonach die Taktpulequelle abgeschaltet werden kann. Jedesmal wenn der Wert des Speicherumfanges an der Klemme W für die Werteingabe der Decodierer geändert wird, muß die Taktpulsquelle erneut eingeschaltet werden_s damit alle Addierer ihren stabilen Zustand erreichen können«

Sobald die Datenübertragungen beendet sind, ist in den Addierern 40 bis 43 eine Svame registriert, die konstant bleibt. Die Eingangssignale an der Subtrahendenklemme StT der Subtrahierschaltungen sind gleichfalls stabil, und das System ist zur Wahl der Speichereinheiten bereit, wenn die fünf oberen Bits jeder Adresse an der Minuendklemme HI der Subtrahierschaltungen erscheinen· Der in den Addierern aufsummierte Wert ist natürlich vom Anfangswert, in diesem Falle von -1 und von den Wert für die Grüße der Speichereinheiten abhängig, der in die Decodierer eingebracht wird.

An Hand mehrerer Beispiele mit unterschiedlichen Wert en für den Speicherumfang sei die weitere Arbeltsweise der Schaltung betrachtet. Diese Werte, sowie die der Adresse des Hauptspeichers werden in einem Bereich gehalten, der für die Erläuterung ausreichend erscheint. Vorerst sei angenommen, daß der in die Decodierer 20 bis 23 eingeführte Wert für den Speicheruafang 01 ist und der Torschaltung G ein Signal von hohem Niveau zugeleitet wird, üb anzuzeigen, daß all© Speichereinheiten arbeiten sollen. Der eingeführte Wert bedeutet, daß alle Speichereinheiten mit nur einem Viertel ihrer Gesamtkapazität, also mit 262.000 Wörtern in Anspruch genommen werden. Während ein Teil der Kapazität der Speichereinheiten in Tätigkeit ist, kann die restliche Kapazität auch zu einem späteren Zeitpunkt hinzugefügt werden. Den Additionsklemmen AD der Addierer 40 bis 43 wird eine oktale Eins zugeleitet, und daher ist die aus dem Addierer 41 austretende Summe eine oktale Eins« Der Augendenklem· me AU des Addierers 42 wird somit eine oktale Bins zugeführt, und

- 12 -

709807/0988 BAOORlQiNAL

dieser Addierer 42 gibt als Summe deine oktale Zwei ab. Ben Subtrahendenklemmen der Subtrahierschaltungen 50 bis 53 wird 3« der oktale Wert -1, 0,1 bzw. 2 zugeleitet.

Nun sei angenommen_? daß die an den Minuendkleamen HI der Subtrahierschaltungen 50 bis 53 erscheinende Adresse einer oktalen Eins äquivalent ist. Dies bedeutet, daß der Vergleichsschaltung 60 eine okta-Ie JZwei entsprechend der Gleichung 1 - (-1} «* Z, der Vergleichsschaltung 61 eine Eins entsprechend der Gleichung 1 - 0 « 1, der Vergleichsschaltung 62 eine oktale Null entsprechend der Gleichung 1-1 = 0 und der Vergleichsschaltung 63 der oktale Wert -1 entsprechend -der Gleichung 1 - 2 =* -1 zugeleitet wird. B* die Vergleichsschaltung 60 die oktale Zwei, die größer als null ist, aufnimmt, erscheint an der einen Eingangsklemae des UND-Gliedes 70 tin Signal. Das .gleiche ,gut für das DHD-Glied 71, da der Vergleichsschaltung 6l eine oktale Eins zugeführt wird, die größer als null ist. Dem UND-Glied 70 fehlt jedoch das anreite Singangssignal, da die oktale.Eins nicht .geringer als oder gleich null ist*. Folglich erhält daelllipmop 80 ^om UND-Glied 70 kein Signal.

Da die Vergleichsschaltung 62 aus der Subtrahierschaltung 52 den Wert 0 empfängt, der geringer als oder gleich null ist, gibt sie ein Signal an das UND-Glied 71 weiter. Nunaehr ninmt das UND-Glied zwei Eingangssignale, nämlich eines aus der Vergleichsschaltung 61 und eines aus der Tergleichsschaltung 62 auf und gibt an das flipflop 31 ein Signal ab· Da Jede neue Adresse für den Hauptspeicher von einem Taktpuls an der Klemme C für die Taktgabe an den Flipflop* 80 bis 83 begleitet ist, bringt das Flipflop dl ein Anforderungssignal für die Speichereinheit 1 hervor, von dem diese für einen Zugriff durch eine Speicheradresse angewählt wird, deren fünf ober· Bits in diesem Fall den Wert 1 aufweisen.

Um die Arbeitsweise der Schaltung geuäß der Erfindung noch weiter zu verdeutlichen, seien die in die Decodierer eingeführten Wert· durch den Bedienenden von Hand an einer Schalttafel abgeändert;

- 13 -

709807/09 8·

dieser weiß näolich, welche Speichereinheit gerade ihren Dienst -wsieht, also in diesen Fäll gerade arbeitet* Kwnshr werde de« Decodierer 20 als Wert für den Speieheruefäng der Cod· Il aas 2 Bite sugefUhrt, der einer oktalen Tier entspricht oder 1.048.000 Wörtern äquivalent ist. Der an Decodierer 21 eingehende Wert für den Spei« cherumfang ist der Code 00 aus 2 Bits, der angibt, daft in diese» speziellen Fall die Speichereinheit 1 außer Betrieb let. Die äquivalente Oktalzahl dieses Code ist 0. Wie beachtet sei» wird derselbe Wert 0 benutzt, wenn das der Torschaltung G des Decodierers 21 zugeleitete Signal ein tiefes Niveau hat, was der Fall sein kann, wenn diese Speichereinheit unterbrochen ist· Dann würde die auge« hörige Speichereinheit unabhängig davon aufler Betrieb gesetzt sein» welcher Wert für den Speicherumfang in den Decodierer eingeführt ist.

Der in den Decodierer 22 eingelassene Wert für den Speicheruafang 1st der Code 10 aus 2 Bits, der der oktalen Zwei oder 524*000 Wörtern entspricht. Jn den Decodierer 23 1st der Wtrt 01 als oktale Sins eingebracht, die 262.000 Wörtern äquivalent ist· Im Grenzenregister 30 befindet sich noch der Wert -1 το« Anfang her· Da hier der Wert für den Speichernsfang geändert wird, aufi die Taktgabe an den Kleinen C der Grensenregister 30 bis 33 solange eingeschaltet werden, bis die in allen Addierern registrierten Sinnen vollständig und stabil sind und die in allen Subtrahier schaltungen aufgenoanenen Subtrahenden in gleicher Weise stabil sind·

Als nächstes sei die Annahme gesacht, daft die fünf oberen Bits einer Adresse, die in der Schiene für die Adressen des Hauptspeichers erscheinen, eine oktale Fünf darstellen· Dann wird aar Subtrahendenkleaae STf der Subtrahierschaltung 50 der Wert -1 sugeleitet. Die τακ Addierer 40 gebildete Stone 1st eine oktale Drei, und somit gelangt an die Subtrahendenklemae SU der Subtrahierschaltung 51 eine oktale Drei. Der το» Addierer 41 abgegebene Wert 1st ebenfalls eine Drei, da der in den Decodierer 21 eingelassene Wert für den Speicherunfang eine Soll ist; folglieb, erscheint an der Subtrahendenkleaee SU der Subtrahierschaltung 52 eine oktale Brei.

- 14 -

709807/0988

Die vom Addierer 42 abgegebene Summe ist jedoch eine oktale und somit gelangt an die Subtrahendenklemme SU der Subtrahierschaltung 53 eine Fünf» Aus der Subtrahierschaltung 50 wird der Vergleichsschaltung 60 eine oktale Sechs zugeleitet; da sie größer als, null ist, erhält das UND-Glied 70 aus der Vergleichsschaltung 60 das eine Eingangssignal, während das andere Eingangssignal ausbleibt , weil der Vergleichsschaltung 6l eine Zwei zugeführt wird, die ebenfalls größer als null ist. Folglich gibt das UND-Glied 70 kein Signal ab. Die Vergleichsschaltung 61 bringt aber ein Signal an das UND-Glied 71 heran, da sie ihm die oktale Zwei zur Verfügung stellt, die größer als null isto Das andere Eingangssignal des UND-Gliedes 71 bleibt jedoch aus, da in die Subtrahierschaltung 52 aus dem Decodierer 21 der Wert für den Speicherurafang 0 gelangt und die Subtrahierschaltung 52 eine Zwei der Vergleichsschaltung 62 zuführt, die dem UND-Glied 72 das eine Eingangssignal liefert, da die ihr zugeleitete Zwei größer als null ist· Die Subtrahierschaltung 53, an deren Subtrahendenklemme SU eine oktale Fünf und an deren Minuendenklemme MI ebenfalls eine oktale Fünf liegt, führt der Vergleichsschaltung 63 den Wert 0 zu, der geringer oder gleich null ist, so daß das UND-Glied 72 sein zweites Eingangssignal empfängt und an die Klemme für die Dateneingabe D des Flipflop 82 ein Signal anlegt, das beim Auftreten des Taktpulses der Speichereinheit 2 einen Anforderungsimpuls zuführt, der diese zum Zugriff auswählte

Da der der Vergleichsschaltung 63 zugeleitete Wert 0 nicht größer als null ist, kommt aus der Vergleichsschaltung 63 kein Signal zum UND-Glied 73 heran. Kurz gesagt, ist also der Wahl Vorgang in dem Augenblick beendet, wenn eine Speichereinheit ausgewählt ist« Die Auswahl erfolgt parallel, also nicht nacheinander; dies bedeutet, daß alle Grenzen zugleich verglichen werden und die eine Speichereinheit beim Auftreten eines einzelnen Taktpulses gewählt wird.

Natürlich ist der Wert der größten Adresse des Hauptspeichers durch die Geeamtkapazität der arbeitenden Speichereinheiten begrenzt. In dem gerade vorgeführten Beispiel würde einer Adresse, deren fünf

- 15 -

709807/0988

obere Bits 11101 die Oktalzahl 35 darstellen, kein Speicherplatz in irgendeiner Speichereinheit zugeordnet sein» Falls dies tatsächlich in der Praxis vorkommen würde, wäre ein Programmierfehler gegeben j da die wirklichen Adressenplätze bei einer Anwendung nicht die verfügbare Speicherkapazität übersteigen sollten«, Wenn in einem Fall weiterer Speicherraum benötigt wird, müssen entweder die in die Decodierer eingeführten Werte für den Speicherumfang vergrößert werden, oder es müssen weitere Speichereinheiten zum Hauptspeicher hinzugefügt werden. Im Falle, daß der in die Decodierer eingebrachte Wert für den Speicherumfang eine oktale Vier ist, würde ein ausreichender Speicherraum zur Arbeit zur Verfügung stehen, um allen Adressen zu genügen, deren obere fünf Bits 11111 die Oktalzahl 37 darstellen. Dann wird die Speichereinheit 7 angewählte

Wenn das datenverarbeitende System der Figur 1 z, B. insgesamt 16 Speichereinheiten enthalten würde, kann zum Anwählen der Speichereinheiten 8 bis 16 eine der Figur 3 identische Schaltung benutzt werden= falls der Anfangswert abgeändert wird. Im Falle, daß die Speicherplätze den Bereich von 8*000.000 bis 16.000.000 einnehmen, würde der in das Grenzenregister 30 einzugebende Wert die Oktalzahl 37 sein₉ so daß eine zusätzliche, der Figur 3 identische Schaltung erforderlich wäre« Natürlich könnte auch zu den Adressen des Hauptspeichers ein Extrabit hinzugesetzt werden, damit die oberen sechs Bits dieser Adresse zu den Mnuendklemmen MI der Subtrahierschaltungen 50 bis 53 gelangen»

Wenn also die oberen sechs Bits der Adresse des Hauptspeichers mit 100100 {= 44g) angenommen sind und in alle Decodierer als Größe für den Speicherumfang die Oktalzahl 2 eingelassen wird, wird vom Addierer 40 die Summe 37 + 2 = 41 in oktaler Darstellung, vom Addierer 41 die Summe 43 und vom Addierer 42 die Summe 45 an die Subtrahendenklemme SU der Subtrahierschaltung 5O₉ 51, 52 bzw. 53 herangebracht. Da die sechs oberen Bits der Adresse die Oktalzahl 44 darstellen, wird den Vergleichsschaltungen 60 bis 63 der Wert 44 - 37 - 5 bzw. 44 - 41 - 3 bzw. 44 - 43 - +1 bzw. 44 - 45 = -1

- 16 -

709807/0998

zugeleitet. Da die Eins größer als null ist, bringt die Vergleichsschaltung 62 ein Signal an das UND-Glied 72 heran, dessen zweites Eingangssignal aus der Vergleichsschaltung 63 abgegeben wird, da der Wert -1 geringer oder gleich null ist» Infolge des Auftretens der beiden Eingangssignale wird die Speichereinheit 2 (in Wirklichkeit die Speichereinheit 10)angewählt, (da gerade mit den Speichereinheiten 8 bis 16 gearbeitet wird). Gemäß den vorhergehenden Beispielen kann man leicht sehen, wie andere Speichereinheiten gewählt werden, die zum Gesamtsystem hinzugefügt werden« Jedesmal wenn eine Gruppe von acht Speichereinheiten hinzugesetzt wird, wird eine gesonderte Schaltung ähnlich der der Figur 3 benötigt.

Wenn es gewünscht wird, das Ende des Adressenbereiches an eine spezielle Grenze zu setzen, also nicht den Anfang des Bereiches wie in den erläuterten Beispielen, werden die fünf oberen Bits der Adresse des Hauptspeichers wie eine negative Ablenkung benutzt; wenn also beispielsweise die rechte Grenze bei 8*000.000 Wörtern festgesetzt ist, liefert ein Bereich von 6.000.000 bis.8.000.000 Wörtern die Speichermöglichkeit von 2.000.000 Wörtern, ein Bereich von 4.000.000 bis 8.000.000 Wörtern eine Speichermöglichkeit für 4.000.000 Wörter ush, wobei ein Subtrahierverfahren angewendet werden muß, bei dem vom Anfangswert jeder nachfolgende Wert für den Speicherumfang abgezogen wird, der in die Decodierer eingeführt ist. In diesem Fall dienen die Addierer tatsächlich als Subtrahierschaltungen, da sie eine negative Zahl mit einer positiven Zahl zusammenzählen.

Zusammenfassend betrachtet, wird von der Schaltung gemäß der Erfindung die Speicherkapazität jeder Speichereinheit des Hauptspeichers gleichzeitig mit einem Teil der Speicheradresse verglichen, der die Daten angibt, auf die zugegriffen werden soll, um festzustellen, ob die Speicheradresse größer oder kleiner als oder gleich der Speicherkapazität einer beliebigen Speichereinheit ist. Falls die Speicheradresse die Kapazität einer gegebenen Speichereinheit übersteigt, aber geringer als oder gleich der Speicherkapazität der nächstfol-

- 17 -

7098Ö9/098·

genden Speichereinheit des Hauptspeichers ist, wird diese Speichereinheit selbsttätig ausgewählt, damit sie auf die volle Adresse des Hauptspeichers anspricht.

- 18 -

709807/098«

Claims (9)

1. Patentanwalt | Belegexemplar

   M E R ( frttf iht gt d

   H. F. E L L M E R f frttf nidif gegittert werden

   627 IDSTEIN FRIEDENSSTRASSE £9/31

   ERA-2180 ^{TELEF0N: 1DSTEIN 8t37} I₇. JuIi

   SPERRT- RAND CORPORATION ' " ρ 198024

   PATENTANSPRÜCHE

   Schaltung zur Auswahl einer von mehreren den Hauptspeicher einer datenverarbeitenden Anlage bildenden Speichereinheiten durch eine Adresse des Hauptspeichers, dadurch gekennzeichnet, daß ein Abschnitt (18 Bits) der Adresse allen Speichereinheiten (0 bis ₇) direkt und ein weiterer Abschnitt (5 Bits) den Speichereinheiten (0 bis ₇) vorgeschalteten Wählern (10) zuführbar ist, denen zusätzlich ein Maß der Speicherkapazität der ihnen jeweils zugeordneten Speichereinheit (0 bis ₇) in Form von Signalen aufprägbar ist, die im betreffenden Wähler (10) mit einem Anfangswert bzw. mit Signalen additiv verknüpfbar sind, die das Maß der Speicherkapazität der dem jeweils vorausgehenden Wähler (10) zugeordneten Speichereinheit (0 bis ₇) angeben, und daß im betreffenden Wähler (10) der Anfangswert bzw. das Ergebnis der additiven Verknüpfung mit dem weiteren Abschnitt (5 Bits) der Adresse vergleichbar ist und ein Anforderungssignal im Falle, daß dieser weitere Abschnitt (5 Bits) in den Bereich der Adressen hineinfällt, der durch die Verknüpfungsergebnisse in den Wählern (10) ermittelt ist, an die gewählte Speichereinheit (0 bis 7) abgebbar ist.
2. 2. Schaltung nach dem Anspruch !,dadurch gekenn· ζ ei chnet, daß die Signale, die das Maß an Speicherkapazität · der dem Wähler (10) zugeordneten Speichereinheit (0 bis 7) angeben, einem Decodierer (20 bis 23) zuführbar sind, der sie nach ihrer Umformung an die eine Eingangsklemme (AD) eines Addier er s_(j40^ bis 43) legt, dessen andere Eingangsklemme (AUj am Ausgang eines Grenzenregisters (30 bis 33) angeschlossen ist, das entweder den Anfangswert oder das Verknüpfungsergebnis aus dem Addierer (40 bis 42) des ' jeweils vorausgehenden Wählers (10) festhält, daß Subtrahierschal- tungen (50 bis 53) über ihre eine Eingangsklemme (MI) gemeinsam der weitere Abschnitt (5 Bits) der Adresse,»sowie über ihre andere Eingangsklemme (SU) einzeln der Anfangswert oder das Verknüpfungsergebnis aus dem Grenzenregister (30 bis 33) zuführbar eind, und daß •die Subtrahierschaltungen (50 bis 53) die von ihnen gebildete Dif-

   709807/0981

   ERA-2180 *" 17. Juli 1976

   SPERRI RAND CORPORATION p 198024

   ferenz an eine Vergleichsschaltung (6θ bis 63) abgeben, die, falls diese Differenz größer als null ist, ein Signal an ihre eine Ausgangsklemme und im Fall von Null oder Kleiner als null ein Signal an ihre andere Ausgangsklemme legt, die die eine Eingangsklemme eines UND-Gliedes (70 bis 73) bildet, dessen andere Eingangsklemme die erste Ausgangsklemme der Vergleichsschaltung (60 bis 63) des jeweils vorausgehenden Wählers (10) ist, und über dessen Ausgangsklemme das Anforderungssignal abgebbar ist.
3. 3. Schaltung nach dem Anspruch 2,dadurch gekennzeichnet, daß am Ausgang der UND-Glieder (70 bis 73) je ein Flipflop (80 bis 83) angeschlossen ist, von dem beim Erscheinen eines Taktpulses an seiner anderen Eingangsklemme (C) das Anfcrderungssignal aufnehmbar und an die nachgeschaltete Speichereinheit (0-7) abgebbar ist.
4. 4. Schaltung nach dem Anspruch 2, dadurch gekennzeichnet, daß die Signale, die das Maß an Speicherkapazität der dem Wähler (10) zugeordneten Speichereinheit (0-7) angeben, in codierter Form zwei Eingangsklemmen (W) und ein Signal, das die Arbeitsbereitschaft der zugeordneten Speichereinheit (0 - 7) anzeigt, einer dritten Eingangsklemme (G) der Decodierer (20 bis 23) zwecks deren Einschaltung zuführbar sind.
5. 5. Schaltung nach dem Anspruch 2,dadurch gekennzeichnet, daß einer Eingangsklemme (D) der Grenzenregister (30 bis 33) der Anfangswert bzw. das Verknüpfungsergebnis aus dem Addierer (40 bis 42) des jeweils vorausgehenden Wählers (10) und einer weiteren Eingangsklemme (C) aller Grenzenregister (30 bis 33) gemeinsam ein Taktpuls zumindest so lange zuführbar ist, bis sich der Inhalt jedes Grenzenregisters (30 bis 33) stabilisiert hat.
6. 6. Schaltung nach den Ansprüchen 4 und 5> dadurch gekennzeichnet, daß bei einer Änderung der in codier-

   709807/0988

   ERA-2180 ·< 17, Juli 1976

   SPERRY RAND CORPORATION ρ 198024

   ter Form den Eingangsklemmen (W) der Decodierer (20 bis 23) zugeführten Signale ein weiterer Taktpuls der Eingangsklemme (G) aller Grenzenregister (30 bis 33) zumindest so lange zuführbar ist, bis sich der Inhalt jedes Grenzenregisters (30 bis 33) stabilisiert hat,

   7098Ö7/098Ö

   PATENTANWALT

   H. F. E L L M E K

   FRIEDENSSTRASSE 29/31 ., 26325o4

   ERA-2180 TELEFON: IDSTEIN 88 37 0·* ±9. Juli 1970

   SPERRY RAND CORPORATION ρ 198024
7. 7· Schaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß in den Speichereinheiten (0- 7) die Wörter innerhalb einer vorgegebenen Anzahl Blöcke untergebracht sind, daß der Abschnitt (18 Bits) der Adresse, der allen Speichereinheiten (0 bis 7) direkt zuführbar ist, die größte Anzahl der in der Adresse enthaltenen Adressenblöcke von einer vorgegebenen Größe angibt, und daß in den Grenzenregistern (30 bis 33) die Zahl der in der zugeordneten Speichereinheit (0 bis 7) zu bedienenden Blöcke untergebracht ist.
8. 8. Schaltung nach dem Anspruch 7_} dadurch gekennzeichnet, daß die Zahl der in den Speichereinheiten (0-7) untergebrachten Blöcke die Anzahl der Blöcke zu bedienender Adressenplätze von der vorgegebenen Größe angibt.
9. 9. . Schaltung nach dem Anspruch !,dadurch gekennzeichnet, daß der Anfangswert für den Vergleich den Ausgangsbereich der Adressen für mehrere Speichereinheiten (0-7) angibt.

   709807/0988

   Leerseite