DE2607042B2

DE2607042B2 - Spannungsauswahlschaltung

Info

Publication number: DE2607042B2
Application number: DE2607042A
Authority: DE
Inventors: Masayuki Oume Tokio Hakata (Japan)
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1975-02-20
Filing date: 1976-02-20
Publication date: 1980-04-30
Also published as: DE2607042A1; CH607662A5; US4038564A; DE2607042C3; JPS5196275A

Description

Die Erfindung bezieht sich auf eine Spannungsauswahlschaltung gemäß Oberbegriff des Anspruchs 1.

In jüngster Zeit werden Flüssigkristall-Anzeigenelemente bei mehrziffrigen Anzeigeeinrichtungen, wie z. B. bei elektronischen Tischrechnern, elektronischen Uhren od. dgl. benutzt, bei denen Ziffern, Markierungen od. dgl. anzuzeigen sind. Wird eine mehrziffrige Flüssigkristallanzeigeeinrichtung für die Anzeige gespeist, so wird eine dynamische Wechselspannung als Treiberspannung benutzt, um die Lebensdauer des Flüssigkristalls zu vergrößern. Da hierzu beispielsweise eine Treiberanordnung benutzt wird, die mit einer einhalbfachen oder eindrittelfachen Vorspannung arbeitet, muß entsprechend den Anzeigedaten eine mehrere Pegel, z. B. vier Pegel aufweisende Spannung ausgewählt und zwischen zwei Elektroden angelegt werden, zwischen denen der Flüssigkristall angeordnet ist. Selbst bei elektronischen Schreibern oder Druckern, wie z. B. einem Timenstrahlschreiber. muß eine Digital-Analog-Umwandlung eines Zeichensignals, das von einem Zeichensignalgenerator erzeugt wird, durchgeführt werden und anschließend ein dem Zeichensignal entsprechendes unterschiedliche Spannungen aufwei

sendes Signal an eine Ablenkelektrode gegeben werden.

In einer aus der JP-PS 49-108996 (US-PS 38 77 017) bekannten Spannungsauswahlschaltung der eingangs genannten Art werden die binär verschlüsselten Auswahlsignale durch logische Verknüpfungsglieder decodiert, und die so gewonnenen Signale steuern Transistoren an, die die gewünschte Spannung an die Ausgangsklemme durchschalten.

Aus dem Aufsatz von Michael M. Lacefield »Simple step-function generator aids in testing instruments«, Electronics, 26.12.1974 ist eine Schaltungsanordnung bekannt mit der stufenförmige Wellenformen generiert werden können. Auch dort wird eine Decoder/Treiber-Schaltung verwendet, in der zuerst die im BCD-Code vorliegenden Eingangssignale in einem l-aus-10-Code umgewandelt werden und diese Signale dann auf einen der auszuwählenden Spannung entsprechenden Widerstand gageben werden.

Die obigen Spannungsauswahlschaltungen haben den Nachteil, wegen der Decodierung eine große Anzahl von Bauelementen zu benötigen. Darüber hinaus ist ihr Leistungsverbrauch relativ hoch.

Der Erfindung liegt die Aufgabe zugrunde, eine neue Spannungsauswahlschaltung zu schaffen, bei der weniger Bauelemente benötigt werden als bei herkömmlichen Schaltungen.

Die Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst.

Der Grundgedanke der Erfindung liegt darin, durch geeignete Anordnung von C-MOS-Transistoren ein zusätzliches Decodieren der Eingangs-Auswahlsignale überflüssig zu machen. Durch die direkte Ansteuerung der Gate-Elektroden der N- und P-Kanal-Transistoren mit logischen Pegeln »0« und »1« wird bei geschickter Anordnung der Transistoren erreicht, daß nur eine hintereinandergeschallele Transisiorgruppe leitet, während alle übrigen Gruppen sperren, da mindestens ein Transistor in jeder dieser Gruppen sperrt. Hierdurch wird eine starke Verminderung der benötigten Bauelemente sowie eine beträchtliche Herabsetzung der Leistungsaufnahme erreicht.

Die Erfindung wird an Hand in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert. Im einzelnen zeigt

Fig. 1 die Schaltung einer ersten Ausführungsform der neuen Spannungs-Auswahlschaltung, mit der vier unterschiedliche Spannungen ausgewählt werden können, und

F i g. 2 die Schaltung einer anderen Ausführungsform der neuen Spannungs-Auswahlschaltung, mit der acht unterschiedliche Spannungen ausgewählt werden können.

Bei der in F i g. 1 gezeigten erfindungsgemäßen Spannungs-Auswahlschaltung ist die Source-EIektrode eines P-Kanal-MOS-Transistors lib mit der Drain-Elektrode eines P-Kanal-MOS-Transistors 11,7 verbunden, um eine erste in Reihe geschaltete P-Kanal-Transistorgruppe zu bilden und die Drain-Elektrode eines N-Kanal-MOS-Transistors \2a ist mit der Source-EIektrode eines N-Kanal-MOS-Transistors 126 verbunden, um eine zweite in Reihe geschaltete N-Kanal-Transistor-Gruppe zu bilden. Die freien Drain-Elektroden der beiden Transistorgruppen sind miteinander verbunden, um eine erste C-MOS-Schaltung zu bilden. In gleicher Weise ist die Source-Eleklrode eines P-Kanal-MOS-Transistors 136 mit der Drain-Elektrode eines P-Kanal-MOS-Transistors t3;i verbunden, um eine in Reihe geschaltete

P-Kanal-Transistor-Gruppe zu bilden und die Drain-Elektrode einen N-Kanal-MOS-Transistors 14a ist mit der Cource-Elektrode eines N-Kanal-MOS-Transistors 14,6 verbunden, um eine weitere in Reihe geschaltete N-Kanal-Transistor-Gruppe zu bilden. Die freien Drain-Elektroden beider dieser zusätzlichen Transistorgruppen sind miteinander verbunden, um eine zweite C-MOS-Schaltung zu bilden. Auszuwählende Spannungen Vo und V₃ sind an Anschlüsse 15 und IS jeweils gegeben, so daß sie an die freien Source-Elektro- ι ο den der ersten C-MOS-Schaltung gelangen, während auszuwählende Spannungen V₁ und V₂ an Anschlüsse 17 und 18 jeweils gegebers werden, so daß diese an die freien Cource-Elektroden in der zweiten C-MOS-Schaltung gelangen können. Die Spannung Vo gibt einen logisch hohen Pegel und die Spannung V3 gibt einen logisch niedrigen Pegel an. Die Pegel der Spannungen sind in der abfallenden Reihenfolge V₀, V₁, V₂, V₃ festgelegt An einen Anschluß 19 wird ein binä. codiertes Signal A] als ein Gate-Steuersignal an die Gate-Elek- 2« troden des P-Kanal-MOS-Transistors 11a und des N-Kanal-MCS-Transistors 12a in der ersten C-MOS-Schaltung gegeben, während ein binärcodiertes Signal A₀ über einen Anschluß 20 an die Gate-Elektroden des P-Kanal-MOS-Transistors 110 und des 2·· N-Kanal-MOS-Transistors 126 gegeben wird. Das binärcodierte Signal A] gelangt auch an die Gate-'-.lektroden des P-Kanal-MOS-Transistors 13a und des N-Kanal-MOS-Transistors 14a in der zweiten C-MOS-Schaltung, während das binärcodierte Signal A? jo über einen Inventer 21 an die Gate-Elektroden des P-Kanal-MOS-Transistors 13ö und des N-Kanal-MOS-Transistors 146 gegeben wird. Die einem logisch hohen Pegel entsprechende Spannung Vo wird an die Substratelektroden der P-Kanal-MOS-Transi- r> stören I la, 116 sowie 13a, 136 gegeben, während die Spannung Vi, die einen logisch niedrigen Pegel darstellt, an die Substratelektroden der N-Kanal-MOS-Transistoren 12a, 126 und 14a, 146 gegeben wird. Ein Verbindungspunkt zwischen den freien Drain-Elektroden der P-Kanal-MOS-Transistorgruppe und der N-Kanal-MOS-Transistorgruppe in der ersten C-MOS-Schaltung bildet einen Ausgangsanschluß 22, an dem eine ausgewählte Spannung abgenommen werden kann, während ein Verbindungspunkt zwischen den 4-, freien Drain-Elektroden der P-Kanal-MOS-Transistorgruppe und der N-Kanal-MOS-Transistorgruppe in der zweiten C-MOS-Schaltung einen Ausgangsanschluß 23 bildet, an dem eine auszuwählende Spannung abgegeben werden kann. in

Bei der so aufgebauten Schaltung haben die an die Anschlüsse 19 und 20 jeweils zu gebenden codierten Signale An und A\ solche Potentialpegel, daß wenn ein logisches »0«-Signal niedrigen Pegels bei einer positiven Logik zugeführt wird, der P-Kanal-Transistor in -,-> seinen leitenden Zustand geschaltet wird, und wenn ein logisches »!«-Signal hohen Pegels bei positiver Logik zugeführt wird, der N-Kanal-Transistor in seinen leitenden Zustand geschaltet wird. Geben beide binärcodierten Signale A_n und A\ eine logische »0«, so t,i> werden beide P-Kanal-MOS-Transistoren 11a und 116, die der Spannung Vn zugeordnet sind, in ihren leitenden Zustand geschaltet und mindestens einer eines Paars von MOS-Transistoren in der jeweiligen MOS-Transistorgruppe, die den Spannungen V, bis V₁ zugeordnet h-> ist. wird gesperrt. Als Folge davon erscheint die Spannung V, am Ausgangsanschluß 22 über die P-Kanal-Transistoren Ha und 116. Geben das codierte Signal Ao logische »1« und das codierte Signal A] logische »0« an, so werden die der Spannung V₁ zugeordneten P-Kanal-MOS-Transistoren 13a und 13b in ihren leitenden Zustand geschaltet und mindestens einer eines Paars von MOS-Transistoren in den jeweiligen MOS-Transistorgruppen, die den Spannungen V₀, V₂ und V₃ zugeordnet sind, wird gesperrt. Dadurch erscheint die Spannung Vi am Ausgangsanschluß 23. In gleicher Weise erscheint, wenn das codierte Signal Ao eine logische »0« und das codierte Signal A\ eine logische »1« angeben, die Spannung V₂ am Ausgangsanschluß 23 und, wenn die codierten Signale A₀ und Ai beide logische »1« angeben, die Spannung V₃ an dem Ausgangsanschluß 22. Die Tabelle 1 zeigt die Beziehung zwischen den codierten Signalen Ao₁Ai und den Spannungen V₀ bis V₃.

Tabelle 1

A₀

Ausgang

K,

F i g. 2 zeigt eine weitere Ausführungsform der neuen Spannungs-Auswahlschaltung, mit der acht Spannungen V₀ bis V₇ unterschiedlichen Pegels ausgewählt werden können.

Bei dieser Ausführungsform weist eine erste C-MOS-Schaltung 35 eine P-Kanal-Transistorgruppe auf, die aus drei P-Kanal-MOS-Transistoren 31a bis 31c besteht und eine N-Kanal-Transistorgruppe auf, die aus drei N-Kanal-MOS-Transistoren 3\d bis 31/" besteht. Eine zweite C-MOS-Schaltung 36 weist eine aus drei P-Kanal-MOS-Transistoren 32a bis 32c bestehende P-Kanal-Transistorgruppe und eine aus drei N-Kanal-Transistoren 32c/bis 32/bestehende N-Kanal-Transistorgruppe auf. Eine dritte C-MOS-Schaltung 37 weist eine aus drei P-Kanal-MOS-Transistoren 33a bis 33c bestehende P-Kanal-Transistorgruppe und aus drei N-Kanal-Transistoren 33c/ bis 33/ bestehende N-Kanal-Transistorgruppe auf. Schließlich weist eine vierte C-MOS-Schaltung 38 eine aus drei P-Kanal-MOS-Transistoren 34a bis 34c bestehende P-Kanal-Transistorgruppe und eine aus drei N-Kanal-MOS-Transistoren 34c/ bis 34/bestehende N-Kanal-Transistorgruppe auf. Ein Verbindungspunkt zwischen den freien Drain-Elektroden der P-Kanal-Transistorgruppe und der N-Kanal-Transistorgruppe in den jeweiligen C-MOS-Schaltungen führt zu einem Ausgangsanschluß 23. Da die Anzahl von P- oder N-Kanal-MOS-Transistoren nach der Anzahl von Bits des als Steuersignal benutzten codierten Signals, das an die Gate-Elektrode zu geben ist, bestimmt ist, ergibt sich die folgende Beziehung, wobei η die Anzahl von Bits ist, während N die Anzahl der auszuwählenden Spannungen ist.

2" = N.

Sollten acht verschiedene Spannungen ausgewählt werden können, ist n-X Die auszuwählenden Spannungen ν,,- V; werden an die freien Source-Elektroden der N- und P-Kanal-Transistorgruppen in den jeweiligen C-MOS-Schaltungen 35, 36, 37. und 38 gegeben. Die Gate-Elektroden der jeweils paarweise zusammengefaßten P- und N-Kanal-MOS-Transistoren in den

C-MOS-Schaltungen, die symmetrisch zum Verbindungspunkt der P- und N-Kanal-Transistorgruppen als Mittelpunkt angeordnet sind, sind miteinander verbunden. Die Gate-Elektroden der paarweise zusammengefaßten P- und N-Kanal-MOS-Transistoren in der ersten C-MOS-Schaltung sind gemeinsam mit den Gate-Elektroden der zugehörigen, paarweise zusammengefaßten P- und N-Kanal-MOS-Transistoren der übrigen C-MOS-Schaltungen verbunden, wie dieses in F i g. 2 gezeigt ist und die Gate-Elektroden der paarweise zusammengefaßten P- und N-Kanal-MOS-Transistoren in der C-MOS-Schaltung sind unmittelbar oder über einen Inverter 42, 43 mit Anschlüssen 39, 40 und 41 verbunden, an die die binärcodierten Steuersignale gegeben werden.

Werden an die in F i g. 2 gezeigte Schaltung binärcodierte Signale Ao, A\ und Ai als Gate-Steuersignale, die alle logische »0« angeben, gegeben, so werden die P-Kanal-MOS-Transistoren 31a bis 31c, die einer auszuwählenden Spannung V₀ zugeordnet sind, alle in ihren leitenden Zustand geschaltet und mindestens einer der MOS-Transistoren in jeder der übrigen Transistorgruppen, die den Spannungen Vi bis V₇ zugeordnet sind, gesperrt. Als Folge davon erscheint die Spannung Vo am Ausgangsanschluß 23 über die Transistoren 31a bis 31c. Gibt das Signal Ao logische »1« und geben die Signale A\ und Ai beide logische »0« an, so werden die P-Kanal-MOS-Transistoren 32a bis 32c, die der Spannung Vi zugeordnet sind, in ihren leitenden Zustand geschaltet und mindestens einer der MOS-Transistoren in jeder der übrigen Transistorgruppen, die den Spannungen V₀ und V₂ bis V₇ zugeordnet sind, gesperrt. Als Folge davon erscheint die Spannung Vi am Ausgangsanschluß 23 über die P-Kanal-MOS-Transistoren 32a bis 32c. Auf diese Weise wird irgendeine der Spannungen V₀ bis V₇ entsprechend der Codierung der Signale Ao, A\ und Ai ausgewählt. Die Tabelle 2 zeigt eine Beziehung zwischen den codierten Signalen Ao, A\ und Ai und den auszuwählenden Spannungen Vobis V₇.

Tabelle 2

A₂	in	0	A\	A₀	Ausgang
0
0	0	0	V₀
,5 0	0	1	V₁
	1	0	V₂
1	1	ί	y\
1	0	0	V,
1	0	1	V,
1	0	*v_b*
1	1	V₁

Obwohl bei dem zuvor erläuterten Ausführungsbeispiel die P- und N-Kanal-Transistorgruppen für jede Gatterschaltung in wechselseitig gegenüberliegender Beziehung angeordnet sind, kann eine Kanal-Transistorgruppe bei jeder Gatterschaltung fortgelassen werden. Dadurch kann jede beliebige Anzahl von Spannungen ausgewählt werden, ohne daß diese Anzahl von auszuwählenden Spannungen auf 2" begrenzt ist.

Die bei dem zuvor erläuterten Ausführungsbeispiel auszuwählende Spannung weist einen Grundpegel auf. Obwohl dieses Ausführungsbeispiel die gleiche Anzahl von P- und N-Kanal-Transistorgruppen benutzt, können die P- und N-Kanal-Transistorgruppen in ihrer Anzahl voneinander abweichen, wenn die Anzahl der auszuwählenden Spannungen nicht 2" ist.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Spannungsauswahlschaltung mit η Eingangsklemmen zum Empfangen binär verschlüsselter Auswahlsignale, sowie mindestens einer Ausgangsklimme zum Abgeben einer ausgewählten Spannung aus maximal 2" verschiedenen Spannungen, dadurch gekennzeichnet, daß mindestens eine Gruppe von P-Kanal-MOS-Transistoren (11a, 11 b, 136,31 a - ς 32a - c, 33a - c, 34a - c) vorgesehen ist, die in Source-Drain-Schaltung in Serie geschaltet sind, so daß jeweils eine freie Source-EIektrode und eine freie Drain-Elektrode verbleiben, daß mindestens eine Gruppe von N-Kanal-MOS-Transistoren (12a, \2b, 14a, 146, 3id-f, 32d-f, 33d-f, 34c/-/; vorgesehen ist, die in Source-Drain-Schaltung in Serie geschaltet sind, so daß jeweils eine freie Source-EIektrode und eine freie Drain-Elektrode verbleiben, daß die Ausgangsklemme (22,23) mit der freien Drain-Elektrode der P-Kanal-Transistor-Gruppe und der freien Drain-Elektrode der N-Kanal-Transistor-Gruppe verbunden ist, daß Klemmen (15,16,17,18) an den freien Source-Elektroden beider Transistorgruppen vorgesehen sind, mit denen jeweils die Spannungsquellen unterschiedlicher, auszuwählender Spannungen verbindbar sind, und daß Gate-Steueranschlüsse (19, 20,39, 40, 41) mit den Gate-Elektroden beider Transistorgruppen verbunden sind, die mit den binär jo verschlüsselten Auswahlsignalen beaufschlagbar sind.

2. Spannungsauswahlschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Steueranschlüsse so ausgebildet sind, daß die Gate-Elek- r> troden derart mit binären Signalen und zu diesen komplementären binären Signalen beschaltbar sind, daß die ausgewählte Spannung zur Ausgangsklemme (22, 23) durch das öffnen der Transistoren einer Gruppe durchgeschaltet wird, während in allen anderen Gruppen mindestens ein Transistor sperrt.