[go: up one dir, main page]

DE2548258A1 - Verfahren zur herstellung mehrlagiger mikroverdrahtungen - Google Patents

Verfahren zur herstellung mehrlagiger mikroverdrahtungen

Info

Publication number
DE2548258A1
DE2548258A1 DE19752548258 DE2548258A DE2548258A1 DE 2548258 A1 DE2548258 A1 DE 2548258A1 DE 19752548258 DE19752548258 DE 19752548258 DE 2548258 A DE2548258 A DE 2548258A DE 2548258 A1 DE2548258 A1 DE 2548258A1
Authority
DE
Germany
Prior art keywords
layer
blind holes
conductive
layers
dielectric layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752548258
Other languages
English (en)
Inventor
Clemens Scherer
Artur Ing Grad Weitze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19752548258 priority Critical patent/DE2548258A1/de
Priority to NL7609186A priority patent/NL7609186A/xx
Priority to FR7631909A priority patent/FR2330246A1/fr
Priority to JP12999176A priority patent/JPS5254172A/ja
Publication of DE2548258A1 publication Critical patent/DE2548258A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

SIEMENS AKTIENGESEILSCHAPT
Berlin und München
Unser Zeichen VPA
75 P 7 1 9 9 BRD
Verfahren zur Herstellung mehrlagiger Mikroverdrahtungen
Die Erfindung "betrifft ein Verfahren zur Herstellung mehrlagiger Mikroverdrahtungen, bei welchem auf ein Keramiksubstrat abwechselnd leitende Schichten und dielektrische Schichten aufgebracht werden, wobei die leitenden Schichten mit Hilfe des Photoätzverfahrens strukturiert und an Durchkontaktierungsstellen durch Öffnungen in den dielektrischen Schichten elektrisch leitend miteinander verbunden werden.
Bei mehrlagigen Mikroverdrahtungen für schnelle Rechenanlagen können als Folge der Abhängigkeit des Wellenwiderstandes von der Leiterbahnbreite, der Dicke und der relativen Dielektrizitätskonstanten der dielektrischen Schichten Strukturen der leitenden Schichten mit Leiterbahnbreiten unter 100 /um gefordert werden. Die daraus resultierenden Schichtdicken der dielektrischen Schichten können dann ca. 20/um bis 150/um und mehr erreichen.
Mit konventioneller Dickschichttechnik können selbst bei sehr fortgeschrittener Drucktechnik weder Leiterbahnen mit einer Breite von beispielsweise 50/um gedruckt, noch Durchkontakierungen in 150/um dicke dielektrische Schichten eingebracht werden. Mittels Siebdruck hergestellte Öffnungen für Durchkontaktierungen sind minimal bis 250 /um χ 250/um möglich, wobei die Schichtdicke der dielektrischen Schichten auf maximal 45/um begrenzt ist.
Aus dem Aufsatz "Photoprintable Materials and Processing Equipment for Thick-Film Microcircuitry" in "Solid State Technology", May 1974, Seiten 33 bis 37 ist ein Verfahren zur.Her-
VPA 75E7135 ^.
KIk 17 The / 16.10.1975
709818/0480
stellung mehrlagiger Mikroverdrahtungen "bekannt, bei welchem sowohl die leitenden Schichten als auch die dielektrischen Schichten aus photopolymerisierbaren Massen mittels Photolithographic strukturiert werden. Hierbei können Leiterbahnbreiten von ca. 50/um und Öffnungen in den dielektrischen Schichten von ca. 125/um Durchmesser realisiert werden. Die Dicken der dielektrischen Schichten sind jedoch auf höchstens 25/um bis 30 /um begrenzt, da das Auflösungsvermögen der photopolymersisierbaren Massen mit zunehmender Schichtdicke stark abnimmt.
Ferner ist aus einer Veröffentlichung von Barry Hass, Willard W. McLeod und Rudolf S. Ihun mit dem Titel "A Method for the Rapid and Economical Generation of Hybrid LSI Circuits" 24 Electronic Components Conference, 13. bis 15. Mai 1974» Seiten 172 bis 176 ein Verfahren der eingangs genannten Art bekannt, bei welchem sowohl die leitenden Schichten als auch die dielektrischen Schichten mit Hilfe des Photoätzverfahrens strukturiert werden. Hierbei können Leiterbahnbreiten von 50 /um ohne Schwierigkeiten realisiert werden. Die Herstellung von Durchkontakt ieröffnungen mit 150/um Durchmesser in z.B. 150/um dicke dielektrische Schichten ist Jedoch auch bei diesem bekannten Verfahren nicht möglich, da ein einseitiges Ätzen bei derartigen Schichtdicken zwangsläufig zu starken Unterätzungen führt.
Der Erfindung liegt somit die Aufgabe zugrunde, das Verfahren der eingangs genannten Art so zu verbessern, daß auch Durchkontaktieröffnungen von 150/um Durchmesser in ca. 150/um dicke dielektrische Schichten eingebracht werden können.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zur Herstellung der Durchkontaktierungen mit Hilfe eines EnergieStrahls Sacklöcher gebohrt werden, welche die leitenden Schichten zumindest anbohren und daß die Sacklöcher mit einer sinterbaren, elektrisch leitenden Masse gefüllt werden.
Mit Hilfe des EnergieStrahls können ohne Schwierigkeiten Sacklöcher mit einem Durchmesser von 150/um in dielektrische Schich-
VPA 75E7135
709818/0480
ten mit Schichtdicken von über 200 /um eingebracht v/erden. Überraschenderweise sind diese Sacklöcher, die bei Mehrlagenaufbauten die leitenden Schichten anbohren oder durchbohren, frei von Glas oder Keramik. Dadurch ist es möglich, die Sacklöcher mit einer leitenden Masse zu füllen- und das Potential einer unteren Ebene in einer anderen Ebene weiterzuführen. Gegenüber Durchgangslöchern bringt die Ausbildung der Durchkontaktieröffnungen als Sacklöcher eine Reihe von Vorteilen mit sich. So braucht die leitende Masse nur von einer Seite her in die Sacklöcher eingefüllt zu werden, wobei ein Auslaufen der Masse auf der Gegenseite, das die Gefahr von Kurzschlüssen und Vergröberungen der Strukturen mit sich bringt, sicher ausgeschlossen wird· Außerdem ermöglicht die Begrenzung der Sacklöcher nach unten hin eine Verbesserung des Püllungsgrades. Nach dem Pullen der Sacklöcher steht die jeweils obenliegende dielektrische Schicht mit ihrer gesamten Pläche für den Aufbau der nächsten Verdrahtungslage zur Verfugung. Hierdurch ist es möglich, MikrοVerdrahtungen zur Verbindung von Halbleiterbausteinen untereinander mit einer sehr hohen Packungsdichte auszuführen.
Vorzugsweise werden die Sacklöcher mit Hilfe eines Laserstrahls gebohrt. Das Laserstrahlbohren erfordert kein Vakuum, d.h. es ist wesentlich wirtschaftlicher als das Elektronenstrahlbohren.
Je nach Konzeption der Mikroverdrahtungen können die Sacklöcher auch durch zwei oder mehrere dielektrische Schichten hindurch gebohrt werden. Hierdurch kann bei fluchtenden Durchkontaktierungen die Anzahl der einzubringenden Bohrungen verringert werden.
Bei einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens werden die Sacklöcher mit einer feuerfeste Körner enthaltenden Masse gefüllt. Derartige Massen, die beispielsweise in der DT-OS 2 310 062 beschrieben sind, schrumpfen beim
VPA 75E7135
709818/0Λ80
Brennen nur geringfügig und gewährleisten somit besonders funktionssichere Durchkontaktierungen.
Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der Zeichnung näher erläutert. Es zeigt Figur 1 bis Figur 4 verschiedene Stadien bei der Herstellung einer mehrlagigen Mikroverdrahtung und Pigur 5 eine Variante in der Ausbildung der Sacklöcher.
Gemäß Figur 1 wird auf ein Keramiksubstrat 1, das beispielsweise aus 96 $> AIpQ* besteht, ganzflächig eine ca. 20/um dicke elektrisch leitende Schicht 2 aufgebracht und unter Anwendung des Photoätzverfahrens strukturiert, so daß Leiterbahnen 21 und gebildet werden. Zur Herstellung der leitenden Schicht 2 wird beispielsweise eine Gold-Siebdruckpaste (Electro Science Laboratories of Pensavken, New Jersey paste No. 8810) aufgebracht und bei ungefähr 8500C ca. 45 Minuten gesintert. Die leitende Schicht 2 kann jedoch auch durch Aufdampfen oder Aufstäuben von Gold oder anderen geeigneten Metallen im Vakuum hergestellt werden. Eine galvanische Verstärkung der Schicht 2 ist ebenfalls möglich.
Auf die so hergestellte erste Verdrahtungslage wird eine beispielsweise 150/um dicke dielektrische Schicht 3 aufgebracht und gesintert, wie es in Figur 2 dargestellt ist. Das Aufbringen dieser Schicht 3 kann auf verschiedene Weise geschehen, z.B. durch Aufsprühen, Aufschlendern oder Aufgießen von geeigneten Dispersionen. Im letzteren Fall wird das Keramiksubstrat 1 in einer Vorrichtung aufgenommen, wobei die Vorrichtung den Substratrand 'dicht umschließt, so daß die Dispersion nicht auslaufen kann. Zweckinäßlgerweise wird dabei die Vorrichtung in Vibration gesetzt. Es ist aber auch möglich, die Schicht 3 im Druckverfahren oder durch Auflaminieren einer gezogenen Folie herkiu^i^lXen, Ein geeigneter Werkstoff für die dielektrische Schicht 3 ist beispielsweise ein kristallisierbares Glas (Zusammensetzung DP-8399, DuPont Company, Wilmington, Delaware),
VPA 75E7135
709818/0480
das im Siebdruckverfahren aufgebracht und bei einer Temperatur von 85O0C gesintert wird. Nachdem die Schicht 3 gesintert ist, werden mit Hilfe eines Laserstrahls Sacklöcher 4 gebohrt, welche die leitende Schicht 2 gerade anbohren und beispielsweise einen mittleren Durchmesser von 120/um besitzen.
Gemäß Figur 3 werden anschließend die Sacklöcher 4 mit einer elektrisch leitenden Masse 5 gefüllt, welche nach dem Füllen gesintert wird. Die Masse 5, die mit Hilfe einer Rakel in die Sacklöcher 4 gefüllt werden kann, besteht beispielsweise aus einer Mischung mit
75 Gew.-$ der für die Schicht 2 verv/endeten Gold-Siebdruckpaste, 20 Gew.-^ A^O-z-Körnern mit einer Korngröße von ca. 5/um und 5 Gew.-^ Pinienöl.
Das Sintern dieser Mischung dauert etwa 30 Minuten bei einer Temperatur von 8500C. Nach dem Sintern wird auf die dielektrische Schicht 3 eine elektrisch leitende Schicht 6 aufgebracht und unter Anwendung des Photoätzverfahrens strukturiert, so daß Leiterbahnen 61, 62 und 63 gebildet werden. Das Aufbringen der leitenden Schicht 6 wird hierbei in gleicher Weise vorgenommen wie das Aufbringen der leitenden Schicht 2.
Auf die so hergestellte zweite Verdrahtungslage wird gemäß Figur 4 eine dielektrische Schicht 7 aufgebracht und gesintert. Das Aufbringen der dielektrischen Schicht 7 wird hierbei wieder in gleicher Weise vorgenommen wie das Aufbringen der dielektrischen Schicht 3. Nachdem die Schicht 7 gesintert ists werden mit Hilfe eines Laserstrahls Sacklöcher 8 und 9 gebohrt, welche die leitenden Schichten 6 bzw. 2 gerade anbohren und mit der bereits erwähnten leitenden Masse 5 gefüllt werdenο Haeli dem Sintern der leitenden Masse 5 wird eina weitere leitende Schicht 10 aufgebracht und zur Bildung dar dritten Ve~>drahtungslage strukturiert. Die Herstellung v/eiterer yerdral·.-=· tungslagen erfolgt in entsprechender Weise, wobei die oberste
VPA 75E7135
709818/0480
Verdrahtungslage und/oder eine auf der Unterseite des Keramiksubstrats 1 gebildete Verdrahtung Anschlußflächen zum Anlöten von Halbleiterbausteinen umfassen. Gegebenenfalls können die Anschlußflächen für die Halbleiterbausteine auf der Unterseite des Keramiksubstrats 1 über geeignete Durchkontaktierungen mit der leitenden Schicht 2 verbunden werden.
Figur 5 zeigt eine Variante der Durchkontaktierungen mit Sacklöchern 40, welche die leitende Schicht 2 durchbohren und erst im Keramiksubstrat 1 enden. Hierdurch werden innerhalb der Sacklöcher 40 Zylindermantelflächen 20 der leitenden Schicht 2 freigelegt, welche beim Einfüllen einer leitenden Masse kontaktiert werden.
4 Patentansprüche
5 Figuren
'VPA 75E7135
709818/0480

Claims (4)

  1. -Patentansprüche
    Verfahren zur Herstellung mehrlagiger Mikroverdrahtungen, "bei welchem auf ein Keramiksubstrat abwechselnd leitende Schichten und dielektrische Schichten aufgebracht werden, wobei die leitenden Schichten mit Hilfe des Photoätzverfahrens strukturiert und an Durchkontaktierungsstellen durch Öffnungen in den dielektrischen Schichten elektrisch leitend miteinander verbunden werden, dadurch g e k e η η zeichnet , daß zur Herstellung der Durchkontaktierungen mit Hilfe eines EnergieStrahls Sacklöcher (4,8,9, 50) gebohrt werden, welche die leitenden Schichten (2,6) zumindest anbohren und daß die Sacklöcher (4,8,9,50) mit einer sinterbaren, elektrisch leitenden Masse (5) gefüllt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeieh net , daß die Sacklöcher (4,8,9,50) mit Hilfe eines Laserstrahls gebohrt werden.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch g e k e η η zeichnet , daß die Sacklöcher (9) durch zwei oder mehrere dielektrische Schichten (3, 7) hindurch gebohrt werden.
  4. 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Sacklöcher (4,8,9, 50) mit einer feuerfeste Körner enthaltenden Masse (5) gefüllt werden.
    VPA 75E7135
    709818/0480
DE19752548258 1975-10-28 1975-10-28 Verfahren zur herstellung mehrlagiger mikroverdrahtungen Pending DE2548258A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19752548258 DE2548258A1 (de) 1975-10-28 1975-10-28 Verfahren zur herstellung mehrlagiger mikroverdrahtungen
NL7609186A NL7609186A (nl) 1975-10-28 1976-08-18 Werkwijze voor het vervaardigen van uit meer- dere lagen bestaande microbedradingen.
FR7631909A FR2330246A1 (fr) 1975-10-28 1976-10-22 Procede pour la realisation de microcablages multicouches
JP12999176A JPS5254172A (en) 1975-10-28 1976-10-28 Method of producing microminiature multiilayer wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752548258 DE2548258A1 (de) 1975-10-28 1975-10-28 Verfahren zur herstellung mehrlagiger mikroverdrahtungen

Publications (1)

Publication Number Publication Date
DE2548258A1 true DE2548258A1 (de) 1977-05-05

Family

ID=5960293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752548258 Pending DE2548258A1 (de) 1975-10-28 1975-10-28 Verfahren zur herstellung mehrlagiger mikroverdrahtungen

Country Status (4)

Country Link
JP (1) JPS5254172A (de)
DE (1) DE2548258A1 (de)
FR (1) FR2330246A1 (de)
NL (1) NL7609186A (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
US4964212A (en) * 1988-09-29 1990-10-23 Commissariat A L'energie Atomique Process for producing electrical connections through a substrate
EP0525497A1 (de) * 1991-08-01 1993-02-03 E.I. Du Pont De Nemours And Company Verfahren zur Herstellung von Kontaktlöchern in mehrschichtigen Leiterplatten
US5433000A (en) * 1990-10-01 1995-07-18 Sony Corporation Manufacturing method for a multilayer wiring board
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
US6105243A (en) * 1996-12-05 2000-08-22 International Business Machines, Corp. Method of fabricating multilayer printed circuit board
US6460247B1 (en) * 1997-10-07 2002-10-08 Dimensional Circuits Corp. Wiring board constructions and methods of making same
WO2022248496A1 (de) * 2021-05-27 2022-12-01 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines trägers, verfahren zur herstellung eines elektrischen bauteils, träger und elektrisches bauelement

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109168A (en) * 1978-02-15 1979-08-27 Fujitsu Ltd Method of producing multiilayer ceramic circuit board
FR2468279A1 (fr) * 1979-10-19 1981-04-30 Dujardin Editions Procede de fabrication de plaques comportant au moins un circuit imprime
JPS5864097A (ja) * 1981-10-14 1983-04-16 株式会社日立製作所 多層印刷回路板の製造方法
DE3429236A1 (de) * 1984-08-08 1986-02-13 Krone Gmbh, 1000 Berlin Folie mit beidseitig aufgedruckten elektrischen leiterbahnen
JPS62154679U (de) * 1986-03-25 1987-10-01
JPS639194A (ja) * 1986-06-30 1988-01-14 株式会社日立製作所 多層プリント回路基板の製造方法
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
JPH0783182B2 (ja) * 1988-11-24 1995-09-06 イビデン株式会社 高密度多層プリント配線板の製造方法
US5006182A (en) * 1989-11-17 1991-04-09 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
JP4802402B2 (ja) * 2001-06-25 2011-10-26 凸版印刷株式会社 高密度多層ビルドアップ配線板及びその製造方法
JP2009054695A (ja) * 2007-08-24 2009-03-12 Fujikura Ltd 回路配線基板及びその製造方法
JP2009188218A (ja) * 2008-02-07 2009-08-20 Murata Mfg Co Ltd 多層基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
US4964212A (en) * 1988-09-29 1990-10-23 Commissariat A L'energie Atomique Process for producing electrical connections through a substrate
US5433000A (en) * 1990-10-01 1995-07-18 Sony Corporation Manufacturing method for a multilayer wiring board
EP0525497A1 (de) * 1991-08-01 1993-02-03 E.I. Du Pont De Nemours And Company Verfahren zur Herstellung von Kontaktlöchern in mehrschichtigen Leiterplatten
US5293025A (en) * 1991-08-01 1994-03-08 E. I. Du Pont De Nemours And Company Method for forming vias in multilayer circuits
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
US6105243A (en) * 1996-12-05 2000-08-22 International Business Machines, Corp. Method of fabricating multilayer printed circuit board
US6460247B1 (en) * 1997-10-07 2002-10-08 Dimensional Circuits Corp. Wiring board constructions and methods of making same
WO2022248496A1 (de) * 2021-05-27 2022-12-01 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines trägers, verfahren zur herstellung eines elektrischen bauteils, träger und elektrisches bauelement

Also Published As

Publication number Publication date
JPS5254172A (en) 1977-05-02
FR2330246A1 (fr) 1977-05-27
FR2330246B1 (de) 1978-12-15
NL7609186A (nl) 1977-05-02

Similar Documents

Publication Publication Date Title
DE2548258A1 (de) Verfahren zur herstellung mehrlagiger mikroverdrahtungen
DE2558361C2 (de) Verfahren zum Herstellen von durchgehend metallisierten Bohrungen in mehrschichtigen keramischen Moduln
DE69420917T2 (de) Verfahren, um gestapelte Halbleiterchips zusammenzuschalten und Bauelement
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
DE2703956C2 (de) Verfahren zur Herstellung einer Mehrschichtkeramik
DE10042909C2 (de) Mehrlagiges Keramiksubstrat und Verfahren zur Herstellung desselben
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE2736055C3 (de) Mehrschichtige gedruckte Schaltung und Verfahren zum Herstellen der mehrschichtigen gedruckten Schaltung
DE60011515T2 (de) Herstellung von Keramiksubstraten und ungesintertes Keramiksubstrat
DE69300907T2 (de) Keramisches Mehrschichtsubstrat mit Gradienten-Kontaktlöchern.
DE3738343A1 (de) Schaltkreissubstrat
EP0078337B1 (de) Kontakteinrichtung zur lösbaren Verbindung elektrischer Bauteile
DE3750279T2 (de) Abbildungsverfahren für den Aufbau keramischer elektronischer Schaltkreise.
DE2745581A1 (de) Verfahren zum herstellen mehrschichtiger keramischer substrate
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
EP1133795A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE19608484B4 (de) Bei niedriger Temperatur gebranntes Keramik-Schaltungssubstrat
DE2924292C2 (de) Keramikkörper mit einer diesen zumindest teilweise bedeckenden Schicht aus elektrisch leitendem Werkstoff
WO2000004577A1 (de) Verfahren zur herstellung eines keramischen körpers mit einem integrierten passiven elektronischen bauelement, derartiger körper und verwendung des körpers
DE19707253C2 (de) Keramische Mehrlagenleiterplatte in LTCC-Technik mit verbesserter Beständigkeit der Ag-Au-Verbindung
DE69005225T2 (de) Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung.
DE69726056T2 (de) Dielektrische Dickschichtzusammensetzung für Kondensatoren
DE112022002583T5 (de) Einbettbarer kondensator auf halbleiterbasis
EP0006444B1 (de) Vielschichtiges, dielektrisches Substrat
US4810420A (en) Thick film copper via-fill inks

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee