DE2538651C2 - Verfahren zum Testen einer digitalen elektronischen Schaltung und Vorrichtung zur Durchführung des Verfahrens - Google Patents
Verfahren zum Testen einer digitalen elektronischen Schaltung und Vorrichtung zur Durchführung des VerfahrensInfo
- Publication number
- DE2538651C2 DE2538651C2 DE2538651A DE2538651A DE2538651C2 DE 2538651 C2 DE2538651 C2 DE 2538651C2 DE 2538651 A DE2538651 A DE 2538651A DE 2538651 A DE2538651 A DE 2538651A DE 2538651 C2 DE2538651 C2 DE 2538651C2
- Authority
- DE
- Germany
- Prior art keywords
- signature
- circuit
- bit pattern
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
16. Vorrichtung nach Anspruch 15, gekennzeichnet durch eine dem Stoppeingang (32') vorgeschaltete
Triggfyeinrichtung mit einem an die zu testende Schaltung anschließbaren Eingang (253) für ein zweites
digitales Signal, die einen Bitmusterwähler (210—225) zum Speichern eines vorgewählten Bitmusters (310,
312) und einen Komparator (231—262) aufweist, der an den Eingang (259) der Triggereinrichtung und den
Bitmusterwähler angeschlossen und dazu eingerichtet ist, das zweite digitale Signal mit dem im Bitmusterwähler
gespeicherten Bitmuster (310, 312) zu vergleichen und das Stoppsignal (LTRIG, HTRIG) dann zu
erzeugen, wenn das zweite digitale Signal mit dem vorgewählten Bitmuster übereinstimmt.
17. Vorrichtung nach einem der Ansprüche 14 bis 16, gekennzeichnet durch eine dem Starteingang (30')
vorgeschaltete zweite Triggereinrichtung mit einem an die zu testende Schaltung anschließbaren Eingang
(259) für ein drittes digitales Signal, die einen zweiten Bitmusterwähler (210—225) zum Speichern eines
zweiten vorgewählten Bitmusters (3i9, 312) und einen zweiten Komparator (231—262) aufweist, der an den
Eingang (259) der zweiten Triggereinrichtung und den zweiten Bitmusterwähler angeschlossen und dazu
eingerichtet ist, das dritte digitale Signal mit dem im zweiten Bitmusterwähler gespeicherten zweiten Bitmuster\310,312)
zu vergleichen und das Startsignal (LTRIG, HTRIG) dann zu erzeugen, wenn das dritte digitale
Signal mit dem zweiten vorgewählten Bitmuster übereinstimmt
18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet daß die Steuereinrichtung eine Triggerverzögerungseinrichtung
aufweist, die mit der zweiten Triggereinrichtung und der Takteingangsschaltung (24,66)
gekoppelt und dazu eingerichtet ist den Beginn der Signaturerzeugung zu verzögern, bis eine vorwählbare
Anzahl von Taktimpulsen nach Auftreten des Startsignals (LTRIG, HTRIG) aufgetreten ist.
19. Vorrichtung nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, daß jede der Triggereinrichtungen
mehrere Eingänge zum parallelen Empfang digitaler Signale von verschiedenen Punkten der zu
testenden digitalen Schaltung aufweist und daß jeder der Komparatoren mit diesen Eingängen verbunden
und dazu eingerichtet ist ein parallel empfangenes Bitmuster mit dem im Bitmusterwähler gespeicherten
vorgewählten Bitmuster zu vergleichen.
20. Vorrichtung nach einem der Ansprüche 14 bis 19, gekennzeichnet durch eine Speichereinrichtung (82),
die an den Signaturgenerator (12) angeschlossen und dazu eingerichtet ist, ein während eines ersten Zeitab-Schnitts
erzeugtes erstes Signaturwort zu speichern, sowie durch einen Signaturkomparator (122), der mit
dem Signaturgenerator (12) und der Speichereinrichtung (82) verbunden und dazu eingerichtet ist, das in der
Speichereinrichtung (82) gespeicherte erste Signaturwort mit einem zweiten Signaturwort zu vergleichen,
welches während eines folgenden zweiten Zeitabschnitts erzeugt wird, und anzuzeigen, ob eine Änderung in
dem zur Signaturerzeugung verwendeten Bitmuster vom ersten Zeitabschnitt zum zweiten Zeitabschnitt
erfolgt ist.
21. Vorrichtung nach Anspruch 20, gekennzeichnet durch eine Verriegelungseinrichtung (124), die an den
Signaturkomparator (122) und den Signaturgenerator (12) angeschlossen und dazu eingerichtet ist, die
Erzeugung von weiteren Signaturworten zu verhindern, wenn der Signaturkomparator (122) eine Änderung
in dem zur Signaturerzeugung verwendeten Bitmuster vom ersten Zeitabschnitt zum zweiten Zeitabschnitt
feststellt.
22. Vorrichtung nach einem der Ansprüche 14 bis 21, gekennzeichnet durch eine Referenzvorrichtung zum
Speichern eines Referenzsignaturwortes, die mit dem Signaturgenerator (12) verbunden und dazu eingerichtet
ist, das Referenzsignaturwort mit dem vom Signaturgenerator erzeugten Signaturwort zu vergleichen
und ein das Vergleichsergebnis anzeigendes Signal abzugeben.
23. Vorrichtung nach einem der Ansprüche 14 bis 22, gekennzeichnet durch eine Sonde (432) mit einer mit
dem Dateneingang (18') verbundenen Sondenspitze und einer optischen Anzeige (106), die mit dem Signaturgenerator
(12) zur visuellen Anzeige von Signaturworten verbunden ist.
Die vorliegende Erfindung betrifft ein Verfahren zum Testen einer digitalen elektronischen Schaltung nach
dem Oberbegriff des Anspruchs 1 sowie Vorrichtungen zum Durchführen des Verfahrens. Solche Verfahren
bzw. Vorrichtungen dienen dazu, für ein komplexes Muster von Binärsignalen, das seriell oder parallel an einem
bestimmten Ort in einer zu testenden Schaltung verfügbar ist, beim Testen ein kürzeres eindeutig zugeordnetes
Datenwort (Signatur) zu erzeugen, so daß der für den Test erforderliche Soll/Ist-Vergleich leichter durchgeführt
werden kann.
Als Signaturgenerator ist nach US 35 82 633 ein modifizierter Pseudo-Zufallszahlengeneraior bekannt, der als
Kette von Speicherelementen mit dazwischen angeordneten cxklusiv-ODER-Toren aufgebaut ist, und bei dem
über ein exklusiv-ODER-Tor eine Rückkopplung vom letzten Speicherelement der Kette und von einem der
davorliegenden Speicherelemente zum ersten Speicherelement der Kette besteht. Den in der Kette angeordneten
exklusiv-ODER-Toreri werden Eingangsbits von der zu testenden Schallung zugeführt, die unter Steuerung
durch ein Schiebetaktsignal mit den in den Speicherelementen gespeicherten Bits verknüpft werden. Auf diese
Weise wird jedes aus einer Anzahl von Eingangsbits mit anderen Bits aus dieser Anzahl verknüpft, die durch den
Aufbau des Signaturgenerators vorbestimmt sind. Der Inhalt der Speicherelemente dient nach Abschluß der
Signaturerzeugung als Signaturwort.
Ein derartiges Signaturwort ist vom Inhalt und von der Länge des verarbeiteten Datenstroms abhängig, wobei
die Maximallänge des Datenstroms durch den Aufbau des Generators vorgegeben ist. Um beim Test zu einem
eindeutigen Testergebnis zu kommen, ist es daher nach US 35 82 633 erforderlich, zur Auswahl der zu verarbeitenden
Bits eine Steuereinrichtung zum Steuern der zu testenden Schaltung und des Signaturgenerators vorzusehen,
welche die zu testende Schaltung ausgehend von einem definierten Anfangszustand in vorbestimmter
Weise für eine vorbestimmte Dauer betreibt und dazu ein gemeinsames Taktsignal für die zu testende Schaltung
und den Signaturgenerator vorgibt. Hierzu muß eine geeignete Eingangsschnittstelle an der zu testenden
Schaltung geschaffen werden. Die von der Steuereinrichtung vorgegebenen Eingangs- und Taktsignale werden
im allgemeinen unterschiedlich von den im späteren Betrieb der getesteten Schaltung vorliegenden Eingangsund
Taktsignalen sein, so daß ein Rückschluß vom Testergebnis auf das tatsächliche Funktionieren der getesteis
ten Schaltung unter Einsatzbedingungen nur begrenzt möglich ist.
Demgegenüber wird bei einem Verfahren nach dem Oberbegriff des Anspruchs 1 durch die kennzeichnenden
Merkmale die Aufgabe gelöst, ein einfacheres Verfahren zur Erzeugung eines aussagekräftigeren Signaturworts
anzugeben. Zur Durchführung dieses Verfahrens besonders geeignete Vorrichtungen sind in den Ansprüchen 14
und 15 gekennzeichnet.
Erfindungsgemäß werden die zum Steuern der Signaturerzeugung erforderlichen Takt- und Steuersignale
ausschließlich an der zu testenden Schaltung selbst abgegriffen. Nach Anspruch 1 sind dies ein Startsignal zum
Auslösen der Signaturerzeugung, Taktimpulse, unter deren Steuerung die Bits zum Signaturwort verknüpft
werden, und ein Stoppsignal zum Beenden der Signaturerzeugung. Demnach wird keine nach dem Stand der
Technik erforderliche Steuereinrichtung für die zu testende Schaltung benötigt, und das gewonnene Signaturwort
erhält eine höhere Aussagekraft, da es im Echtzeitbetrieb der zu testenden Schaltung erzeugt wird. Die
Unteransprüche 2 bis 8 kennzeichnen vorteilhafte Verfahrensschritte zum Gewinnen von Startsignalen und von
Stoppsignalen.
Die Anwendung eines solchen Verfahrens bzw. einer solchen Vorrichtung kann das Testen einer digitalen
Schaltung auf verschiedene Weise vereinfachen. Nach Anspruch 9 und dessen weiteren Ausgestaltungen in den
Ansprüchen 10 und 11 können intermittierend auftretende Fehler in einer anscheinend richtig arbeitenden
Schaltung erkannt und lokalisiert werden, indem laufend nacheinander Signaturworte aus Signalen von ein und
demselben Ort der Schaltung erzeugt werden.
Nach Anspruch 12 können an Testpunkten einer richtig arbeitenden Referenzschaltung Referenzsignaturworte
aufgenommen werden, die zum Vergleich mit Testsignaturworten von einer zu testenden gleichartigen
Schaltung bestimmt sind. Insbesondere können die Referenzsignaturworte nach Anspruch 13 für den späteren
Gebrauch in einem Diagramm der zu testenden Schaltung aufgezeichnet werden. Wenn ein Testtechniker eine
gleichartige Schaltung testet, um einen Fehler zu lokalisieren, kann er dann für jeden Testpunkt aus dem
Diagramm das korrekte Referenzsignaturwort ablesen und es bei einer Ausgestaltung der Testvorrichtung nach
Anspruch 22 zum Vergleich mit dem Testsignaturwort in die Testvorrichtung eingeben. Es kann auch eine
Tabelle von falschen Signaturworten aufgestellt werden, mit deren Hilfe der Testtechniker bei Auftreten eines
unrichtigen Signaturworts an einem Testpunkt herausfinden kann, welcher Teil der Schaltung falsch arbeitet.
Den abhängigen Verfahrensansprüchen entsprechende besondere Ausgestaltungen der Vorrichtungen nach
Anspruch 14 und 15 sind in den Ansprüchen 16 bis 23 gekennzeichnet Sie betreffen ersichtlich in analoger Weise
Ausgestaltungen zum Gewinnen der zur Steuerung der Signaturerzeugung erforderlichen Signale von der zu
testenden Schaltung (Ansprüche 16 bis 19) sowie Ausgestaltungen zum Ausführen der in den Ansprüchen 9 bis
13 gekennzeichneten besonderen Testverfahren (Ansprüche 20 bis 23).
Insbesondere kann nach Anspruch 18 eine Verzögerung zwischen dem Auftreten des Startsignals und dem
Beginn der Signaturerzeugung eingestellt werden, so daß verschiedene Teile eines digitalen Signals geprüft
werden können, um festzustellen, wann ein Fehler auftritt
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen in Verbindung mit der beigefügten
Zeichnung erläutert In der Zeichnung zeigt
F i g. 1 ein vereinfachtes Blockschaltbild einer erfindungsgemäßen Vorrichtung zum Tesien einer digitalen
elektronischen Schaltung;
F i g. 2A und B eine bevorzugte Ausführungsform eines Signaturgenerators·,
Fig. 3A und B eine andere bevorzugte Ausführungsform eines Signaturgenerators;
Fig. 3A und B eine andere bevorzugte Ausführungsform eines Signaturgenerators;
F i g. 4A und B ein detaillierteres Blockschaltbild des in F i g. 1 dargestellten Gerätes;
F i g. 5 eine schematische Schaltung einer digitalen Verzögerungseinrichtung;
F i g. 6A und B schematisch eine Datenaquisitionssteuerung und eine Datenbehandlungs-Steuerung;
F i g. 7 Triggerimpulse im Vergleich;
F i g. 8 schematisch einen Bitmusterwähler;
F i g. 8 schematisch einen Bitmusterwähler;
F i g. 9A und B eine schematisches Schaltbild einer Triggerschaltung zur Mustererkennung;
F i g. 10 schematisch eine Trigger-Eingangsschaltung zur Erkennung von Parallelmustern;
F i g. 1IA, B und 12 schematisch eine alternative Ausführungsform einer digitalen Verzögerungseinrichtung;
F i g. 13 schema tisch einen Ziffernwähler für die in F i g. 11 und 12 dargestellte Schaltung;
Fig. 14 ein schematisches Schahbild einer Ziffern-Identifizierungsschaltung des in Fig.4 dargestellten
Gerätes;
F i g. 15A und B ein Zustands-Flußdiagramm für die Datenbehandlungssteuerung gemäß F i g. 6;
F i g. 16 das schematische Schaltbild einer Triggerverzögerungsschaltung,·
F i g. 17 die Gestaltung der Bedienungsplatte und der Sonde für ein Testgerät;
F i g. 18 schematisch eine bevorzugte Ausführungsform eines parallelen Signaturgenerators; und
Fig. 19 ein Testschaltbild mit Anmerkungen.
Fig. 1 zeigt ein vereinfachtes Blockschaltbild eines Testgerätes 10 mit einem Signaturgenerator 12. Der
Signaturgencrator 12 ist als rückgekoppeltes Schieberegister ausgeführt (nähere Beschreibung weiter unten)
und hat einen mit einer Anzeige 16 verbundenen Ausgang 14. Ein Eingang 18 des Signaturgenerators 12
empfängt ein digitales Testsignal von einem zu testenden System bzw. einer zu testenden Schaltung. Ein
Takleingang 20 erhält Taktimpulse von der zu testenden Schaltung über ein Tor 22, welches einen Eingang 24
besitzt, der mit der zu testenden Schaltung verbunden werden kann. Ein zweiter Eingang 26 des UND-Gliedes 22
ist mit einer Triggerschaltung 28 verbunden, die hier als Flipflop dargestellt ist. Das Flipflop hat einen Setzeingang
30 und einen Rückstelleingang 32, die mit Punkten in der zu testenden Schaltung verbunden werden
können, welche passende Signale für die Anzeige des Beginns und des Endes eines digitalen Signals liefern, für
das ein Signaturwort erzeugt werden soll. Alternativ dazu, können Start- und Stoppsignale auch von anderen
Schaltungen geliefert werden, wie weiter unten näher beschrieben wird. Wenn am Eingang 30 ein Startsignal
erscheint, öffnet das Ausgangssignal der Triggerschaltung 28 das Logikglied 22 und erlaubt den Taktimpulsen,
durch den Signaturgenerator hindurchzugehen. Während das Logikglied 22 offen ist, bewirken die am Eingang
18 erscheinenden digitalen Signale die Erzeugung eines Signaturworts. Wenn das Stoppsignal am Stoppeingang
32 empfangen wird, wird das Logikglied 22 geschlossen und das Signaturwort wird in der Anzeige 16 wiedergegeben.
Das angezeigte Signaturwort kann dann mit dem gewollten Signaturwort verglichen werden, das vorher
in ähnlicher Weise aus einer Schaltung gewonnen wurde, von der bekannt ist, daß sie richtig arbeitet. Darüber
hinaus können Signaturworte auch aus Schaltungen mit bekannten Betriebsfehlern gewonnen werden, so daß
die den Testapparat 10 benutzende Person den speziellen Teil der Schaltung identifizieren kann, der die
fehlerhafte Funktion bewirkt.
Es gibt viele mögliche Ausführungsformen für einen Signaturgenerator, da dieser unter Benutzung vieler
Arten von Zustandsmaschinen aufgebaut werden kann. Eine geeignete Form einer Zustandsmaschine ist eine
elektronische Schaltung mit einem internen Zustand, der eine Funktion des Eingangssignals und seines eigenen
vorherigen internen Zustandes ist, und die ein Ausgangssignal abgibt, das nur eine Funktion des inneren
Zustandes ist. Eine solche Zustandsmaschine wird zum Beispiel als Zustandsmaschine der Klasse 3 in Clare,
»Designing Logic Systems Using State Machines«, McGraw-Hill, 1973, bezeichnet, wobei zu beachten ist, daß
eine Zustandsmaschine der Klasse 4 auch benutzt werden könnte. Eine besondere Ausführungsform einer
Zustandsmaschine ist ein Vielelement-Schieberegister mit einer Reihe von zusammengekoppelten Flipflops, von
denen der jeweilige Ausgang den Eingang den nächsten Flipflops ansteuert. Das Eingangssignal kann entsprechend
dem internen Zustand des Schieberegisters modifiziert werden, indem das Eingangssignal mit verschiedenen
Signalen kombiniert wird, die an den Ausgängen der Flipflops im Schieberegister erscheinen. Eine bevorzugte
Ausführungsform eines rückgekoppelten Schieberegisters für die Benutzung als Signaturgenerator ist in
F i g. 2A und B dargestellt. Das gezeigte Schieberegister ist 20 Bits lang, d. h. es hat 20 Flipflops und kann somit
20 Binärziffern aufnehmen. In diesem rückgekoppelten Schieberegister werden das 20., das 17., das 15. und das
11. Bit Modulo zwei zum Eingang addiert und das dadurch erzeugte Polynom kann durch D20 + A7 + As +
A1 + 1 dargestellt werden. Die Addition Modulo zwei wird durch Exklusiv-ODER-Glieder 40, 42, 44 und 48
bewirkt.
Das im Schieberegister gemäß F i g. 2A und B verwendete Polynom ist als Polynom maximaler Länge bekannt,
da es die größte Anzahl verschiedener möglicher Zustände bezogen auf die Länge des verwendeten Schieberegisters
(hier 20 Bits) hat Ein solches Polynom ist vom Gesichtspunkt der Hardware -Ersparnis und der Genauig-1
keit bei der Fehleridentifizierung vorteilhaft, da die Genauigkeit A eine Funktion der Länge des Polynoms N ist,
wobei A = 2N ist Andere Polynome nicht maximaler Länge können jedoch zur Erzeugung eines Signaturworts
für einen Datenstrom ebenfalls verwendet werden. Die Verwendung von Polynomen zur Erzeugung eines
Wortes, das serielle und parallele Datenströme repräsentiert ist in »Computer Design«, März 1974, Seiten
91-96 beschrieben.
F i g. 3A und B zeigen eine alternative Ausführungsform des Polynomgenerators gemäß F i g. 2A und B. Drei
zusätzliche Flipflops 50,52 und 54 wurden hinzugefügt um eine»Vorausschau" -Eigenschaft zu schaffen, durch die
die Erzeugung des Signaturworts beschleunigt wird. Die Rückkopplungsanzapfungen sind daher zwei Flipflops
früher an den Ausgang angeschlossen als die Anzapfungen in Fig.2A und B, da jedes Rückkopplungssignal
durch eines der Flipflops 50,52 bzw. 54 geht Das Ergebnis ist jedoch das gleiche wie in der Schaltung gemäß
Fig.2AundB.
F i g. 4A und B zeigen ein detaillierteres schematisches Schaltbild des in F i g. 1 dargestellten Gerätes. Der
Betrieb der Schaltung wird durch zwei Steuerschaltungen geführt, nämlich eine Datenakquisitionssteuerung 60
und eine Datenbehandlungssteuerung 62. Die Datenakquisitionssteuerung 60 ist mit einem Eingang des Haupttors
22 verbunden und steuert die Zufuhr von Taktimpulsen zum Signaturgenerator 12 vom Takteingang 24. Der
Starteingang 30 und der Stoppeingang 32 sind mit der Datenakquisitionsschaltung 60 verbunden, die unter
anderem die Funktionen der Triggerschaltung 28 in F i g. 1 durchführt Die Daten-, Takt-, Start- und Stoppeingänge
sind jeweils mit Komparatoren 64, 66, 68 bzw. 70 verbunden. Jeder Komparator hat einen zweiten
Eingang, der mit einer voreinstellbaren Schwellenspannung oder einem Strompegel verbunden werden kann, je
nach Art der getesteten Logik. Zusätzlich hat jeder der Komparatoren 66,68 und 70 sowohl einen normalen als auch1
einen invertierten Ausgang, so daß entweder die negative oder die positive Flanke des Impulses am entsprechenden
Komparatoreingang für Takt- und Triggerzwecke verwendet werden kann. Vor dem Start der Erzeugung
eines Signaturwerts wird das Schieberegister des Signaturgenerators durchgehend mit Nullen gefüllt wie weiter
unten diskutiert wird. Bevor am Starteingang 30 ein Startimpuls empfangen wird, ist die Datenakquisitionssteuerung
60 in ihrem Armzustand, und ein Signal am Steuerausgang 72 des Hauptsteuers bewirkt dessen Schließung,
so daß keine Taktimpulse vom Signaturgenerator empfangen wenden. Die Datenakquisitionssteuerung öffnet
das Haupttor, wenn der Starteingang seinen Zustand ändert, d. h. von »hoch« auf »tief« oder von »tief« auf
»hoch« im Signalwert wechselt, abhängig vom Ausgangssignal des [Comparators 68, das durch den Schalter 69
gewählt worden ist. Wenn das Haupttor geöffnet ist, bewirkt jeder Impuls am Eingang 24 das Einschieben eines
am Dateneingang 18 erscheinenden Bits in das rückgekoppelte Schieberegister und die Kombination dieses Bits
mit Bits, die den jeweiligen Zustand des Schieberegisters darstellen, wie oben beschrieben ist.
Das Signaturwort wird in der oben beschriebenen Weise so lange weitererzeugt, bis ein Stoppsignal die
Datenakquisitionssteuerung 60 veranlaßt, das Haupttor 22 zu schließen. In der in Fig.4A und B dargestellten
Ausführungsform sind zwei verschiedene Einrichtungen zur Erzeugung des Stoppsignals vorgesehen. Eine
Änderung im Zustand des Signals am Stoppeingang 32 kann benutzt werden, um das Schließen des Haupttors zu
triggern. Zum gleichen Zweck kann aber auch ein Signal vom Verzögerungsgenerator 74 benutzt werden. Das
zum Schließen des Haupttors benutzte Signal wird von einem Wahleingang 61 für »Stopp triggern«/»Stopp
verzögern« ausgewählt, der zur Datenakquisitionssteuerung führt. Zur gleichen Zeit, zu der das Haupttor
geschlossen wird, wird zur Datenbehandlungssteuerung 62 ein Ladebefehl auf der Leitung 76 gegeben, so daß
das im Signaturgenerator 12 erzeugte Signaturwort in der Anzeige 16 wiedergegeben werden kann. Die
Verzögerungseinrichtung 74 ist einfach ein voreinstellbarer Zähler. Die Verzögerungseinrichtung bestimmt die
Anzahl der Taktperioden, während derer das Haupttor offen bleibt, nachdem der Startimpuls empfangen wurde.
Die Verzögerungseinrichtung wird über die Freigabeleitung 72 freigegeben, wenn von der Datenakquisitionssteuerung
60 das Startsignal empfangen wurde und Taktimpulse vom Takteingang 24 über eine Leitung 24'
empfangen werden.
Der Signaturgenerator 12 ist über eine Ausgangsleitung 14 und Schalter 80 und 81 mit einem Speicherregister
82 verbunden. Wenn die Datenbehandlungssteuerung 62 einen Ladebefehl auf der Leitung 76 empfängt, ändert
sie die Stellung des Schalters 80 und verbindet den Ausgang des Signaturgenerators mit dem Dateneingang des
Speicherregisters 82. Zur gleichen Zeit wird der Takteingang des Signaturgenerators 12 vom Ausgang des
Haupttors auf einen internen Taktgeber 86 mittels eines Schalters 84 geschaltet Das im internen Taktgeber 86
erzeugte interne Taktsignal wird den Takteingängen sowohl des Signaturgenerators als auch des Speicherregisters
82 über ein Logikglied 88 zugeführt, das von der Datenbehandlungssteuerung 62 gesteuert wird. Wenn die
Datenbehandlungssteuerung 62 das Logikglied 88 freigibt, sperrt sie auch den Eingang zum Signaturgenerator
12 über eine Leitung 90, so daß dieser Eingang nur Nullen erfaßt. Jeder vom internen Taktgeber 86 empfangene
Impuls schiebt ein Datenbit aus dem Signaturgenerator heraus in das Speicherregister 62 und schiebt eine Null
in den Eingang des Signaturgenerators. Gleichlaufend mit dem Ladebefehl auf Leitung 76 bewirkt ein Signal auf
der Leitung 112 für die Verzögerung der Schiebetaktfreigabe die Übertragung einer Voreinstellungszählung zur
Verzögerungseinrichtung 74, die weiter unten detaillierter beschrieben ist.
Wie bereits erwähnt wurde, werden 20-Bit-Schieberegister in der dargestellten Ausführungsform verwendet.
Daher sind nach 20 Taktimpulsen die im Signaturgenerator enthaltenen Bits ins Speicherregister verschoben,
und der Signaturgenerator wird zur Vorbereitung der Erzeugung eines anderen Signaturworts mit Nullen
gefüllt. Das Signaturwort, das den übrig gebliebenen Rest darstellt, nachdem der Signaturgenerator die in ihn
eingeschobenen Daten verarbeitet hat, ist nun im Speicherregister 82 gespeichert. Während der Zeit in der das
Signaturwort in das Speicherregister geschoben wird, hindert ein Generator 92 die Datenbehandlungssteuerung
62 daran, ein Armfreigabe-Signal an die Datenakquisitionssteuerung abzugeben, und verhindert somit die
Ingangsetzung der Erzeugung eines anderen Signaturworts, bevor die Übertragung komplett ist Der Hemmgenerator
92 ist einfach ein voreinstellbarer Zähler mit einer fest voreingestellten Zähldauer, die lang genug für
eine vollständige Übertragung ist Der Hemmgenerator 92 ist mit dem internen Taktgeber 86 verbunden und
unterliegt somit der selben Zeitsteuerung die die Übertragung des Signaturworts bewirkt
Nach Abschluß der Übertragung werden die Schalter 80 und 84 in ihre Rezirkulations- bzw. Schiebestellung
zurückgestellt Außerhalb der Zeit während der Daten vom Signaturgenerator 12 übertragen werden, ist der
Ausgang 94 des Speicherregisters 82 über Schaiter 80 und 81 mit seinem Dateneingang verbunden. Die Information
in diesem Schieberegister wird zum Umlauf veranlaßt indem Taktsignale vom internen Taktgeber 86 über
ein Logikglied 88 zum Takteingang des Speicherregisters gegeben werden. Während die Daten im Speicherregi-
ster zirkulieren werden sie auch zu einem seriellen Bit-Kodierer/Sender % übertragen, der das Signaturwort in
bitserieller, ziffernserieller Weise überträgt Die Datenbehandlungssteuerung 62 initiiert die Übertragung von
Information vom Speicherregister 82 zur Anzeige, indem sie den seriellen Bit-Kodierer/Sender über eine
Leitung 98 freigibt und gleichzeitig eine Ziffernidentifikationsschaltung 100 veranlaßt einen Ziffernidentifikationskode
vor jeder Ziffer des Signaturworts zu erzeugen, wodurch die Anzeige 16 veranlaßt wird, die Ziffern
des Signaturworts in der richtigen Reihenfolge wiederzugeben.
Es ist vorteilhaft, das Signaturwort unter Benutzung eines hexadezimalen Zeichensatzes wiederzugeben,
wobei für jeweils vier Binärziffern ein alphanumerisches Symbol gesetzt wird. Fünf alphanumerische Symbole
können somit 20 Binärziffern vollständig darstellen. Gemäß der bevorzugten Ausführungsform wird das folgende
Umwandlungsschema benutzt obwohl klar ist daß auch andere Zeichensätze benutzt werden können.
Hexadezimaler Zeichensatz
Binärzahl Alphanumerisches
Symbol
| 0000 | 0 |
| 0001 | 1 |
| 0010 | 2 |
| 25 | 38 651 |
| (Fortsetzung) | |
| Binärzahl | Alphanumerisches |
| Symbol | |
| 0011 | 3 |
| 0100 | 4 |
| 0101 | 5 |
| 0110 | 6 |
| Olli | 7 |
| 1000 | 8 |
| 1001 | 9 |
| 1010 | A |
| 1011 | C |
| 1100 | F |
| 1101 | H |
| 1110 | P |
| 1111 | υ |
| Zählerstand | Qb | Qa | Angezeigte |
| Cc | 0 | 0 | Ziffer |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 2 |
| 0 | 0 | 0 | 3 |
| 1 | 1 | 1 | 4 |
| 1 | (Leer) |
f|
Die Information vom seriellen Bit-Kodierer/Sender 96 wird in einem 7-Bit-Speicherregister 102 gespeichert
und zu einer Dekodier- und Ansteuerschaltung 104 für die Anzeige übertragen, und zwar Ziffer für Ziffer zur
Anzeige in einer 5-Ziffern-, 7-Segment-Anzeige 106. Vier der sieben übertragenen Bits zeigen an, welches
Zeichen anzuzeigen ist, und die anderen drei Bits zeigen die Ziffernposition an.
Die Ziffernidentifikationsschaltung ist in F i g. 14 dargestellt und enthält einen 5-Zustands-Zähler 130 und ein
3-Bit-Schieberegister 136 für Parallel/Serien-Umwandlung. Der Zähler verfolgt entsprechend der folgenden
Tabelle, welche Ziffer des Signaturworts zur Anzeige gesandt wird:
30
35
Wenn ein neues Signaturwort erzeugt worden ist, wird der Zähler 130 durch einen Befehl auf den Zustand 111
gestellt, und die Anzeige wird momentan ausgeblendet und dann aufeinanderfolgend durch alle 5 Anzeigezustände
geschaltet, wodurch die Anzeige jeder Ziffer des neuen Signaturworts bewirkt wird. Der Anzeigezyklus
läuft weiter, bis ein neues Signaturwort erzeugt wird. Selbstverständlich können auch andere Anzeigeverfahren,
sowohl serieller als auch paralleler Art verwendet werden.
Wenn der Hemmgenerator 92 seine voreingestellte Zahl erreicht hat, wird ein Signal »hemmen fertig« zur
Datenbehandlungssteuerung 62 über den Ausgang 108 des Hemmgenerators gegeben. Dieses Signal bewirkt,
daß die Datenbehandlungssteuerung 62 ein Armfreigabesignal auf Leitung 110 abgibt. Nachdem das Armfreigabesignal
von der Datenakquisitionssteuerung 60 empfangen worden ist, wiederholt sich der Zyklus von selbst,
wenn ein Eingangssignal am Starteingang 30 empfangen wird.
Die Datenbehandlungssteuerung 62 hat einen Wähleingang für Normal/Vergleich, mittels welchem der Benutzer
des Testgerä'.es zwei verschiedene Betriebsarten auswählen kann. Die mit »Normal« bezeichnete Betriebsart
ist diejenige, die vorstehend beschrieben wurde. Der Benutzer kann auch eine Betriebsart wählen, die
es ihm erlaubt, die während aufeinanderfolgender Betriebszyklen der getesteten Schaltung erzeugten Signaturworle
miteinander zu vergleichen. Diese Betriebsart ermöglicht dem Benutzer die Prüfung auf intermittierende
oder nur gelegentlich auftretende Fehler, die in einem digitalen Signal als eines oder mehrere Bits erscheinen die
gelegentlich, nicht jedoch immer falsch sind. Wenn ein in einer gegebenen Betriebsperiode der getesteten
Schaltung erzeugtes Signaturwort von dem Signaturwort abweicht, das in der vorangehenden Periode erzeugt
wurde, rastet das Testgerät auf das geänderte Signaturwort ein, bleibt stehen und zeigt dem Benutzer an, daß
eine Änderung stattgefunden hat. Dies erlaubt dem Benutzer die Feststellung, welches Signaturwort durch das
mit einem oder mehreren Fehlerbits behaftete Signal erzeugt wurde. Dadurch ist es ihm möglich, den Fehler in
der getesteten Schaltung zu lokalisieren.
Zum Start des Betriebs des Gerätes in der Vergleichsbetriebsart, betätigt der Benutzer manuell einen Rückstellknopf
95 der ein Signal auf die Rückstelleitung 120 gibt, daß die Datenakquisitionssteuerung 60 und die
Datenbehandlungssteuerung 62 in ihren Anfangszustand gehen, mit dem Ergebnis, daß die Datenakquisitionssteuerung
60 im Armzustand freigegeben wird. Nach Empfang des Startsignals beginnt die Signaturerzeugung.
Wenn von der Datenakquisitionssteuerung ein Stoppsignal empfangen wird, wird das Signaturwort im Signaturgenerator
12 zum Speicherregister 82 übertragen, wie oben beschrieben wurde. Jedoch wird von der Datenbehandlungssteuerung
62 kein initiierendes Signal an den Hemmgenerator 92 gegeben. Wenn die Übertragung
vollständig ist, gibt die Datenbehandlungssteuerung 62 unmittelbar die Datenakquisitionssteuerung 60 wieder
frei, und ein neues Signaturwort wird auf den Empfang eines weiteren Startsignals hin erzeugt
Nachdem das zweite Signaturwort erzeugt worden ist, werden das im Speicher 82 befindliche Signaturwort
und das gerade erzeugte Signaturwort miteinander in einem mit den Ausgängen des Signaturgenera/ors 12 und
des Speicherregisters 82 verbundene Exklusiv-ODER-Glied 122 Bit für Bit miteinander verglichen. Wenn eine
Differenz zwischen de" beiden Signaturworten besteht, gibt das Exklusiv-ODER-Glied 122 ein Signal an eine
Verriegelungsschaltung 124 ab, die durch die Datenbehandlungssteuerung 62 über eine Verriegelungsfreigabeleitung
126 freigegeben worden ist Wenn die Verriegelungsschaltung 124 ein Signal von dem Exklusiv-ODER-Glied
empfängt, gibt sie ein Fehlersignal auf der Leitung 128 an die Datenbehandlungssteuerung 62 ab. Dieses
Signal hindert die Datenbehandlungssteuerung daran, ein Armfreigabesignal an die Datenakquisitionssteuerung
60 zu geben. Dadurch wird das während der letzten Periode erzeugte Signaturwort, das von dem zuvor
erzeugten Signaturwort abwich, im Speicherregister gespeichert und auf der Anzeige wiedergegeben, so daß der
Benutzer sehen kann, wo eine Änderung stattgefunden hat Die Datenbehandlungssteuerung 62 kann auch ein
Signal an die Anzeige 16 senden, um diese zu veranlassen, daß sie an und aus geht so daß der Benutzer auf die
Tatsache einer aufgetretenen Änderung aufmerksam gemacht wird. Der Benutzer kann durch Drücken des
Rückstellknopfes eine weitere Meßfolge starten.
Ankündiger 130 und 132 können mit den Ausgängen der Komparatoren 64 bzw. 66 verbunden werden und
den Benutzer davon informieren, daß Daten und Taktsignale auf den entsprechenden Eingängen empfangen
werden. Der Ankündiger kann ein einfacher Verstärker mit einer Lampe oder eine logische Sondenschaltung
sein, wie sie in der US 15 43 154 beschrieben ist Diese Ankündiger können auch zur Warnung der Bedienungs-
person benutzt werden, wenn die Eingangsdaten auf eins oder null hängen geblieben sind.
F i g. 5 zeigt ein detaillierteres Schaltbild der Verzögerungseinrichtung 74. Wie bereits oben dargelegt wurde,
wird die Verzögerung in einem Voreinstellzähler erzeugt Der in Fig.5 dargestellte Zähler weist fünf 4-Bit-Schieberegister-Zähler
150, 152, 154,156 und 158 auf. Jedes dieser Schieberegister-Zähler hat einen Takteingang,
der mit einer Taktleitung 160 verbunden ist und diese Taktleitung kann mit dem Taktgeber des Benutzers
oder im internen Taktgeber über den Schalter 162 verbunden werden.
Jedes Schieberegister/Zähler hat einen Schiebe/Zähl-Eingang, der mit einer Leitung 164 verbunden ist Ein
Signal auf der Leitung 164 legt fest, ob die Schieberegister/Zähler als Zehn-Zustands-Zähler oder 4-Bit-Schieberegister
arbeiten. Wenn die Schieberegister/Zähler sich im Schiebebetrieb befinden, werden am Schiebeeingang
jedes Schieberegisters erscheinende Daten bei jedem Taktimpuls um eine Position nach rechts verschoben, und
die Daten in der äußerst rechten Position jedes Schieberegisters werden aus dem Schiebeausgang herausgeschoben.
Wenn die Schieberegister/Zähler sich im Zählbetrieb befinden, schreiten sie bei jedem Taktimpuls um eine
Zählung fort, wenn ein Freigabesignal am Zählfreigabeeingang erscheint Wenn der Zähler neun, den höchsten
Zustand erreicht, erscheint auf dem Austrageausgang ein Ausgangssignal, und an den Zählfreigabeeingang des
nächst höheren Zählers wird ein Signal abgegeben und dieser Zähler wird für das Weiterzählen um eins
freigegeben. Der Austragungsausgang 178 des Zähler 158, des höchsten Zählers in der in F i g. 5 dargestellten
Folge zeigt an, daß die Verzögerung komplett ist, da bei Erscheinen des Austragungssignales der die Verzögerungseinrichtung
enthaltende Zähler bis zu seinem höchsten Zustand gezählt hat.
Die Verzögerungseinrichtung wird durch Eingabe einer Zahl gesetzt, die das Neunerkomplement der gewünschten
Verzögerung darstellt. Durch Siarten mit dem Neunerkomplement der gewünschten Verzögerung
wird diese Verzögerung erreicht, wenn der Zähler bis zu seinem höchsten Zustand zählt. Dieses Verfahren der
Verzögerungserzeugung ermöglicht die Benutzung eines einfachen Aufwärtszählers statt eines komplexeren
Aufwärts/Abwärts-Zählers. Die Verzögerung wird Ziffer für Ziffer gesetzt indem zuerst die zu setzende Dekade
mit dem Dekadenwähler 166 gesetzt wird, indem der Setz-Schiebeschalter 168 auf die Setzstellung gestellt wird,
indem der Schalter 162 auf die Zählstellung gestellt wird und indem der Zähl/Setz-Verzögerungsschalter 170 in
die Verzögerungssetzstellung gestellt wird. Der Benutzer drückt dann den Setzknopf 175, und Impulse werden
langsam zu den Takteingängen der Schieberegister/Zähler gegeben, wodurch der ausgewählte Zähler seinen
Zustand bei jedem Taktimpuls ändert.
Nach jedem Setzaktimpuls wird der Schalter 168 von der Setz- in die Schiebeposition gestellt, und die Inhalte
aller 4-Bit-Schieberegister/Zähler werden in das 20-Bit-Schieberegister 172 durch 20 Schiebetakte von dem
internen Taktgeber geschoben. Die Schiebetaktimpulse sind wesentlich dichter zusammen, so daß die Schiebeoperation
zwischen den einzelnen Setztaktimpulsen erfolgen kann. Nachdem die Information von den Schieberegistern/Zählern
in das Schieberegister 172 geladen worden ist, wird sie über den Neunerkomplement-Generator
176 zurück in d'e Schieberegister/Zähler und auch in das Speicherregister 82 geschoben.
Die vom Benutzer ausgewählte Verzögerungseinheit wird so in der Anzeige wiedergegeben, so daß der Benutzer weiß, wann er den Druckknopf 175 loslassen kann.
Die vom Benutzer ausgewählte Verzögerungseinheit wird so in der Anzeige wiedergegeben, so daß der Benutzer weiß, wann er den Druckknopf 175 loslassen kann.
Jedesmal wenn der vom Schalter 166 ausgewählte Zähler inkrementiert wird, befindet er sich im Zählbetrieb,
und alle Schieberegister/Zähler werden dann für den Schiebebetrieb in die Schiebebetriebsart umgestellt.
Sobald die gewünschte Verzögerung ausgewählt ist, wird der Schalter 170 in die Zählposition umgestellt und das
Schieberegister 172 speichert die gewünschte Verzögerung. Diese Verzögerung wird in Schieberegister/Zähler
übertragen, wenn ein Freigabebefehl für den Verzögerungsschiebetakt von der Datenbehandlungssteuerung 62
auf der Leitung 112 empfangen wird. Zu dem Zeitpunkt, zu welchem dieses Freigabesignal empfangen wird, wird
der Schalter 162 in die Schiebeposition umgeschaltet, und Information vom Schieberegister 172 wird in die
Schieberegister/Zähler geschoben.
F i g. 6A und B zeigen ein detaillierteres Schaltbild der Datenakquisitionssteuerung 60 und der Daienbehandlungssteuerung 62. Die Datenakquisitionssteuerung enthält vier Flipflops 180,182,184 und 186. Jedes Flipflop ist mit dem Benutzertakteingang über eine Leitung 24' verbunden. Zusätzlich ist ein Flipflop 184 mit der Startleitung 30' und ein Flipflop 186 mit der Stoppleitung 32' verbunden. Der Ausgang des Flipflops 186 wird über die Wahlleitung »Stopp trigger«/»Stopp Verzögerung« gesperrt, wenn auf Stopp-Verzögerungs-Betrieb geschaltet
F i g. 6A und B zeigen ein detaillierteres Schaltbild der Datenakquisitionssteuerung 60 und der Daienbehandlungssteuerung 62. Die Datenakquisitionssteuerung enthält vier Flipflops 180,182,184 und 186. Jedes Flipflop ist mit dem Benutzertakteingang über eine Leitung 24' verbunden. Zusätzlich ist ein Flipflop 184 mit der Startleitung 30' und ein Flipflop 186 mit der Stoppleitung 32' verbunden. Der Ausgang des Flipflops 186 wird über die Wahlleitung »Stopp trigger«/»Stopp Verzögerung« gesperrt, wenn auf Stopp-Verzögerungs-Betrieb geschaltet
ist. In dieser Betriebsart wird das Signal auf der Leitung 178 »Verzögerung komplett« als Quelle für das
Stoppsignal benutzt Die Ausgänge von Logikgliedern 188 und 190, die an die Flipflops 180 und 182 angeschlossen
sind, erzeugen die Ausgangssignale der Datenakquisitionssteuerung.
Die Datenbehandlungssteuerung 62 ist im wesentlichen eine algorithmische Zustandsmaschine unter dem
Befehl eines Festwertspeichers 198. Die Befehle des Festwertspeichers erscheinen an Ausgängen, die mit Zo bis
Z8 bezeichnet sind, und zwar auf Signale an Eingängen A0 bis A6 hin. In der dargestellten Ausführungsform ist
der Festwertspeicher ein 128 χ 9-Bit-Halbleiterfeld. Selbstverständlich können die im Festwertspeicher enthaltenen
Befehlsfunktionen aber auch mittels einer anderen Form von kombinatorischer Logik erzeugt werden.
Das Programm-Bitmuster des Festwertspeichers ist im Anhang A gezeigt Das Flußdiagramm in F i g. 15A und B
zeigt die logische Folge der Schritte im Programm der Datenbehandlungssteuerung.
Die Eingänge A0 bis A6 des Festwertspeichers 198 sind mit Ausgängen Q0 bis Q6 eines programmierbaren
7-Bit-Zählers 196 verbunden. Dieser Zähler verfolgt den laufenden Zustand der Datenbehandlungssteuerung,
der am Ausgang des programmierbaren Zählers erscheint Der nächste Zustand der Datenbehandlungssteuerung
wird durch die Voreinstelleingänge P0 bis P6 des programmierbaren Zählers, sowie durch die Lade-, Läsch-
und Zähleingänge bestimmt Die Voreinstelleingänge P0 bis P6 sind mit den Ausgängen Z0 bis Z6 des Festwertspeichers
verbunden und geben diesen für die Befehlsabgabe an den programmierbaren Zähler für einen neuen
Zustand frei, der nicht sequentiell dem vorherigen Zustand folgt Die Eingänge Zo bis Z3 des Festwertspeichers
sind außerdem mit einem 4-Zeilen/lö-Zeilen-Dekoder 200 verbunden. Die Ausgänge des Dekoders 200 sind mit
verschiedenen anderen Teilen des Testgerätes verbunden und steuern den Ablauf verschiedener Funktionen,
wie in der nachfolgenden Tabelle gezeigt ist:
Tabelle der Ausgänge des Dekoders 200
Ausgang Nr. Funktion
0 Keine Verbindung
1 Akquisitionstakt laden/schieben, Akquisitionseingang sperren
2 Normal/Ladeverzögerung, Schieberegister speichern
3 Fehlerflipflop freigeben ,
4 Fehlerflipflop löschen, Flipflop 1 löschen, Verzögerungstaktauswahl löschen
5 Flipflop 1 setzen
6 Flipflop 2 setzen
7 Flipflop 2 löschen
8 Arm freigeben, Verzögerungstaktauswahl setzen
9 Löschen/Rückstellen, Kathode initialisieren
10 Kathode schieben/laden
11 Kathode inkrementieren
12 Register- Rezirkulationsladungsauswahl verzögern
13 Verzögerungszählung setzen
14 Verzögerungszählung löschen
15 Setztaktfreigabe löschen
Die Ausgänge Z4 bis Z7 des Festwertspeichers sind über Freigabeglieder 197 unmittelbar mit Steuerleitungen
verbunden. Der letzte Ausgang Ze des Festwertspeichers kennzeichnet den Informationstyp, der an den Ausgängen
Z0 bis Z6 verfügbar ist. Wenn Zg eine logische Null ist, ist die Information an den anderen Ausgängen eine
Steuerinstruktion, und das Signal auf Ze wird dann ebenfalls als Freigabesignal für die Logikglieder 197 und ilen
Dekoder 200 benutzt, um die Ausführung der Steuerfunktion freizugeben.
Wenn das Signal an Z8 eine logische 1 ist, ist es ein möglicher nächster Zustand, der benutzt wird, dem
programmierbaren Zähler den Befehl zu geben, zu einem neuen Zustand zu springen. Wenn Z8 eine 1 ist, werden
Dekoder 200 und Logikglieder 197 gesperrt, so daß eine Steuerfunktion nicht ausgeführt wird.
Mit dem programmierbaren Zähler ist weiterhin ein Qualifiziererwähler 194 verbunden, der festlegt, ob im
Steuerprogramm eine Verzweigung auftreten soll, wenn ein möglicher nächster Zustand am Ausgang des
Festwertspeichers erscheint. Wie in F i g. 6B dargestellt ist, weist der Qualifiziererwähler 194 ein programmierbares
Logikfeld auf. Eingänge /1 bis /7 des Qualifiziererwählers 194 sind mit den Ausgängen Q0 bis Q6 und des
programmierbaren Zählers 196 verbunden, und ein Eingang /)4 des Qualifiziererwählers 194 ist mit dem Ausgang
Z8 des Festwertspeichers verbunden. Der Qualifiziererwähler 194 hat Ausgänge Fi bis F6, die mit einem
Logikfeld 195 verbunden sind, welches eine Vielzahl von UND-Gliedern aufweist, die an ein ODER-Glied
angeschlossen sind. Im Logikfeld 195 werden die Ausgangssignale des Qualifiziererwählers mit anderen Signalen
vom Testgerät kombiniert und zeigen verschiedene Zustände oder die vollständige Ausführung verschiedener
Funktionen an, wie durch entsprechende Beschriftungen auf diesen Leitungen in Fig.6A dargestellt ist. Die
Beziehungen zwischen Ausgangssignalen und Eingangsbedingungen des Qualifiziererwählers sind in der nachstehenden
Tabelle dargestellt:
|
■Si
'Ά I |
25 | = IJ2I3UIJehlu + Tj2I3UhIeT7Iu | 38 651 | Setzen der Betriebsart verzögern |
| I | Tabelle der Ausgänge des Qualifiziererwählers 194 | = IJ2T3UhTeI7Iu + hhhUhhhI: 4 | Betriebsart vergleichen | |
| Vi | F, | = Ij2I3Ul5IeIiIu + IJihUhhhlu | Zurückstellen | |
| F2 | = IJ2I3UhT6T1Iu | Zustandsflipflop2 | ||
| 5 F3 | = IJ2I3UhT6TJu | Fehler | ||
| = Ij2I3Ul5I6I7I1A | Zustandsflipflopi | |||
| fI | = TihUhhhlu | Hemmung Ende | ||
| F6 | = I2UhI6T7Iu + hUhkhlu + WsWm + kh | Sprung (erzwungene Verzweigung) | ||
| F7 | ||||
| ίο F8 | i/7/14 | |||
Der Ausgang des Logikfeldes 195 ist mit dem Ladeeingang des programmierbaren Zählers 196 verbunden.
Wenn das Signal am Ladeeingang eine logische 0 ist wird der programmierbare Zähler jedesmal um eins erhöht
wenn am Zähleingang ein Impuls empfangen wird. Dieser Zähleingang ist mit dem in F i g. 4A gezeigten internen
Taktgeber 85 verbunden. Wenn das Signal am Ladeeingang des programmierbaren Zählers 196 eine logische 1
ist werden Zahlen an den Voreinstelleingängen Po bis Pb in den Zähler geladen und erscheinen dann an den
Ausgängen Qb bis Q6 auf den nächsten Zählimpuls hin. Wenn eine richtige Verzweigungsbedingung erscheint ist
somit der Ausgang des Logikfeldes 195 eine logische 1, so daß eine neue Adresse in den programmierbaren
Zähler geladen wird. Wenn keine Verzweigungsbedingung angetroffen worden ist bleibt der Ausgang des
Logikfeldes 195 eine logische 0, und der programmierbare Zähler wird auf die nächste Adresse inkrementiert
Wenn ein Ladebefehl von der Datenakquisitionssteuerung auf der Leitung 176 empfangen wird, wird er in
einem Flipflop 192 gespeichert Der Ausgang dieses Flipflops ist mit dem Löscheingang des programmierbaren
Zählers 196 verbunden. Wenn am Ausgang des Flipflop 192 eine logische 1 erscheint wird der programmierbare
Zähler in den Nullzustand gezwungen, d. h. an allen Ausgängen Qo bis Q6 erscheinen Nullen. Diese Bedingung
setzt die Datenbehandlungssteuerung auf den Beginn ihres Programms, so daß sie die oben beschriebenen
Funktionen ausführen kann. Sobald dieser Ladebefehl an den programmierbaren Zähler gegeben worden ist
wird es auch über eine Leitung 202 an die Datenakquisitionssteuerung zurückgegeben und löscht den Befehl, so
daß das Programm der Datenbehandlungssteuerung starten kann.
Die Datenbehandlungssteuerung 62 enthält auch eine Rückstellverriegelung 193. Diese Verriegelung ist ein
Flipflop, der das Rückstellsignal vom Schalter 95 in F i g. 4A empfängt. Das Rückstellsignal zwingt die Datenakquisitionssteuerung
in ihren Ladebefehlzustand, indem es die Flipflops 180 und 182 löscht und außerdem den
Dateneingang des Speicherregisters 82 sperrt, so daß, wenn Datenübertragungs-Schiebeimpulse auftreten, das
Speicherregister auf den Zustand »nur Nullen« gestellt wird, was dazu führt, daß auf der Anzeige nur Nullen
erscheinen. Da an die Datenbehandlungssteuerung das Ladebefehlsignal gegeben worden ist, ist sie ebenfalls am
Beginn ihres Programms startbereit. Zwei Zustandsflipflops sind ebenfalls in der Datenbehandlungssteuerung
für die Vergleichsbetriebsart enthalten. Das Zustandsflipflop 1 wird gesetzt, wenn ein Fehlersignal von der
Fehlerverriegelung 24 empfangen wird, so daß ein Armfreigabesignal nicht an die Datenakquisitionssteuerung
gesandt wird. Das Zustandsflipflop 2 wird gesetzt, wenn der Rückstellknopf 95 gedrückt wird, um ein ungültiges
Fehlersignal während der Rückstellung zu vermeiden.
F i g. 7 zeigt ein Diagramm verschiedener logischer Signale, die eine Anzahl verschiedener Möglichkeiten des
Starts und des Stopps der Erzeugung des Signaturworts für ein Bitmuster illustrieren. Die mit »Daten« bezeichnete
Kurve zeigt ein Beispiel eines digitalen Signals oder Bitmusters, das dem Dateneingang 18 zugeführt
werden kann. Der Starteingang 30 kann mit einer Signalquelle verbunden werden, die einen Startimpuls 302
erzeugt, der auf einer anderen Leitung in der getesteten Schaltung auftreten kann. Ähnlich kann der Stoppeingang
32 mit einer anderen gesonderten Leitung in der getesteten Schaltung verbunden werden, die einen
Stoppimpuls 304 führt, der das Ende der Datenfolge anzeigt, für die das Signaturwort erzeugt werden soll.
Alternativ dazu kann, wie oben erläutert, ein dem Impuls 304 entsprechenden Impuls von einem digitalen
Verzögerungsgenerator eine vorgegebene Anzahl von Taktimpulsen nach dem Startimpuls 302 erzeugt werden.
Eine Reihe von Taktimpulsen 306, wie sie von der getesteten Schaltung ableitbar wären, ist in F i g. 7 unten
dargestellt. Wie in diesem Beispiel gezeigt ist, beträgt das »Zeitfenster« während dessen das Signaturwort
berechnet wird, 60 Taktimpulse. Der Verzögerungsgenerator könnte aber auch auf eine beliebige Zahl zwischen
1 und der größten eingebbaren Ziffernzahl (100 000 im Ausführungsbeispiel gemäß F i g. 5) eingestellt werden.
Das Fenster für die Berechnung des Signaturworts kann auch durch einen Gleichspannungsqualifizierer in
Verbindung mit einem Startimpuls von der getesteten Schaltung festgelegt werden. Die Benutzung eines
Gleichspannungsqualifizierers zur Durchschaltung des Startimpulses ist in F i g. 4 dargestellt, wo ein UND-Glied
31 so angeschlossen ist, daß es sowohl den Startimpuls als auch den Gleichspannungsqualifizierer auf Leitung 29
empfängt. Wenn der Gleichspannungsqualifizierer »hoch« ist, d. h. eine logische 1, ist das UND-Glied offen und
der Startimpuls wird zur Datenakquisitionssteuerung übertragen. Ein Schalter 33 ist vorgesehen, mit dem der
Benutzer die Gleichspannungsqualifiziererleitung dadurch ausschalten kann, daß er einen Eingang des Logikgliedes
31 auf eine logische 1 setzt. Ein Gleichspannungsqualifizierer könnte auch direkt mit dem Haupttor 22
verbunden sein und dieses während der gewünschten Zeitdauer für die Erzeugung des Signaturworts offen
halten.
Ein anderes Verfahren zum Erzeugen eines Startsignals besteht darin, daß ein Mustertrigger benutzt wird.
Dies ist in Fi g. 7 durch die Impulsfolge 310 vor dem Starf.eitpunkt dargestellt. Die Triggerimpulsfolge ist hier
als identisch mit dem Bitmuster unmittelbar vor dem Startpunkt dargestellt. Wenn der Mustertriggeroingang mit
der Datenleitung verbunden wäre, würde also der Start am dargestellten Punkt stattfinden, da die Datenfolge
dem gewünschten Muster entspräche. Es ist jedoch notwendig, den Mustertnggereingang mit der Datenleitung
zu verbinden, da das den gewünschten Startpunkt anzeigende Muster auch von einer anderen Leitung in der
getesteten Schaltung abgenommen werden könnte. Der Mustertrigger ermöglicht es dem Benutzer, in der
getesteten Vorrichtung vor dem Start der Signaturerzeugung nach einer bestimmten Datenfolge oder Bedingung
zu sehen. Der Mustertrigger kann auch benutzt werden, um gleichzeitige Bedingungen auf verschiedenen
Leitungen in Form eines parallelen Bitmusters zu erkennen und bei Auftreten dieser Bedingungen zu triggern,
wie durch die Impulse 312 dargestellt ist. Außerdem kann ein Muster zur Erzeugung des Stoppsignals benutzt
werden, so daß der Benutzer zum Beispiel bei bestimmten Bitfolgen, zum Beispiel Instruktionen in einem
Computer starten und anhalten kann.
Fig.8 bis 10 zeigen schematisch Schaltungen, mit denen ein Mustertrigger verwirklicht werden kann. Die
Mustertnggerschaltung gibt ein Triggerausgangssignal ab, wenn ein vorgegebenes digitales Muster am Eingang
der Schaltung ansteht. F i g. 8 zeigt eine Schaltung mit Schaltern 210 bis 225, die zur Auswahl des vorgegebenen
Musters dienen. Jeder Schalter hat drei Stellungen und definiert eines von 16 Bits, welche das vorgegebene
Muster enthält. Jedes Bit des Musters kann als »niedrig«, »hoch« oder »neutral« (»Don't Care«) spezifiziert
werden. »Neutral« (Aus-Stellung jedes Schalters) bedeutet, daß ein »tiefes« oder »hohes« Bit im triggernden
Signal an dieser speziellen Bitposition akzeptabel ist. Wenn zum Beispiel das gewünschte Muster für die
Triggerung 10110 ist, setzt der Benutzer Bit 0 auf hoch, Bit 1 auf tief, Bits 2 und 3 auf hoch und Bit 4 auf tief,
während die verbleibenden 10 Bits auf »aus« gestellt werden. Mittels der neutralen Stellungen der Schalter ,
kann der Benutzer also ein Triggerwort wählen, das in der Länge zwischen einem und sechzehn Bits variabel ist.
Natürlich könnte auch ein längeres vorgegebenes Wort benutzt werden, wenn mehr Schalter vorhanden wären.
Jeder der »hohen« und »tiefen« Schalteranschlüsse ist mit einer niedrigen Spannung, im vorliegenden Fall
— 12 V, über einen Widerstand verbunden, so daß ein tiefes Signal erzeugt werden kann, wenn der Anschluß
offen ist. Der bewegliche Kontakt des Schalters ist mit einer höheren Spannung, hier + 5 V, verbunden, so daß an
dem Anschluß, mit dem der bewegliche Kontakt verbunden ist, ein hohes Signal ansteht. Die Ausgänge jeder der
sechzehn Bitpositionen sind in der Zeichnung durch die Nummer der Bitposition, gefolgt durch »LO« bzw. »HI«
gekennzeichnet.
F i g. 9A und B zeigen die Vergleichsschaltung zum Feststellen der Anwesenheit eines seriellen oder parallelen
Signals mit dem gewünschten Bitmuster. An ein NAND-Glied 230 angeschlossene Logikglieder weisen die
Komparatoren zur Ermittlung eines parallelen Bitmusters auf. Die an das NAND-Glied 250 angeschlossenen
Logikglieder enthalten den Komparator zum Ermitteln eines seriellen Bitmusters. NOR-Glieder 231 bis 238 sind
mit dem Eingang des NAND-Gliedes 230 verbunden, zusammen mit einer mit HPAR bezeichneten Leitung, die
ein Freigabesignal von einem Schalter auf der Bedienungsplatte führt und die Triggerschaltung auf Parallelbetrieb
stellt Jedes der NOR-Glieder 231 bis 238 ist an seinem Eingang mit vier UND-Gliedern verbunden, zum
Beispiel das NOR-Glied 231 mit den UND-Gliedern 240 bis 243. Jedes UND-Glied dient zum Vergleich einer der
beiden möglichen Bedingungen für jedes Bit im vorgegebenen Muster, das durch die Schalter in F i g. 8 ausgewählt
wurde. So ist zum Beispiel 15LO von F i g. 8 mit einem Eingang des UND-Gliedes 240 und 15HI mit einem
Eingang des UND-Gliedes 241 verbunden. Diese beiden UND-Glieder empfangen auch Signale von einem der
16 parallelen Eingänge, die mit CWO bis CHiS bezeichnet sind. Wie dargestellt ist, ist CH15 mit dem anderen
Eingang des UND-Gliedes 241 und außerdem mit dem anderen Eingang des UND-Gliedes 240 über einen
Inverter 244 verbunden.
Ein paralleles Bitmuster, das dem mittels der Schalter in F i g. 8 voreingestellten Bitmuster entspricht, erzeugt
in folgender Weise ein Triggersignal. Es sei zum Beispiel angenommen, daß Bit 15 mittels des Schalters 225 als
»hoch« gewählt ist Am Ausgang 15HI liegt dann ein logisch hohes Signal, während am Ausgang 15LO ein
logisch tiefes Signal anliegt Über eine in Fig. 10 dargestellte Eingangssonde 220 mit 16 parallelen, jeweils an
einen Inverter (zum Beispiel Inverter 222 in Kanal 15) angeschlossenen Eingängen werden Parallelmuster-Triggerdaten
empfangen. Die Ausgänge der Sonde 220 sind mit den mit CWO bis CH 15 (9) bezeichneten Paralleleingängen
verbunden. Die Komparatoren in F i g. 9 vergleichen somit das Komplement des Parallelbitmusters mit
den Schalterstellungen, die das voreingestellte Muster darstellen (F i g. 8). Daher ist das Signal auf Kanal 15 tief,
wenn Bit 15 am Eingang der Sonde 220 wie gewünscht hoch ist Entsprechend der Einstellungen des Schalters
225 ist 15HI hoch und erzeugt einen hohen und einen tiefen Eingang am UND-Glied 241. Dies führt zu einem
tiefen Ausgangssignal 241 zum NOR-Glied 231. Das Signal an CH15 wird durch einen Inverter 244, der an das
UND-Glied 240 angeschlossen ist ebenfalls invertiert Da 15LO entsprechend der erwähnten Stellung des
Schalters 225 tief ist ist ein Eingangssignal des UND-Gliedes 240 tief, während das andere hoch ist wodurch das
Ausgangssignal des UND-Gliedes 240 ebenfalls tief ist In ähnlicher Weise sind die Eingangssignaie der Logikglieder
231 bis 238 alle tief, wenn eine Koinzidenz zwischen dem voreingestellten Muster und den Daten an den
Eingängen Jder Sonde 220 besteht
Eine Koinzidenzbedingung herrscht sowohl für ein hohes als auch ein tiefes Signal, wenn der entsprechende
Schalter in F i g. 8 auf »aus« bzw. »neutral« gestellt wurde. Wenn der Schalter sich in der aus-Stellung befindet,
sind sowohl der »hoch«- als auch der »tief«-Anschluß des Schalters auf niedrigem Niveau, und somit ist
zumindest ein Eingang jedes der jeweiligen Bitposition entsprechenden UND-Gliedes niedrig, wodurch ein
niedriges Ausgangssignal des UND-Gliedes gewährleistet ist
Wenn die Ausgangssignale aller NOR-Glieder 231 bis 238 hoch sind und das HPAR-Freigabesignal für den
Parallelbetrieb ebenfalls hoch ist ist das Ausgangssignal des NAND-Gliedes 230 tief, und ein Triggerausgangssignal
(mit LTRIG bezeichnet) wird abgegeben. Gleichzeitig wird ein hohes Triggersignal (mit HTRIG bezeichnet)
vom NAND-Glied 248 erzeugt
Ein Mustertrigger kann aus seriellen Daten in ähnlicher Weise wie oben für den parallelen Mustertrigger
beschrieben gewonnen werden, wenn die Daten zunächst in parallele Form umgewandelt werden. Ein serielles
Bitmuster wird auf einer Seriendatenleitung 259 von der getesteten Schaltung empfangen und einem Paar von
Serien/Parallel-Umwandlern 260 und 262 zugeführt Jeder dieser Serien/Parallel-Wandler enthält im wesentlichen
eine Reihe von 8 Flipflops, die als Schieberegister zusammengeschaltet sind und mit QA bis Qn bezeichnete
Ausgänge haben. Die Seriendatenleitung ist mit dem Eingang A des Serien/Parallel-Wandlers 260 verbunden
und dessen Ausgang Qh ist mit dem Eingang A des Wandlers 262 verbunden. Jeder Serien/Parallel-Wandler hat
einen mit CK bezeichneten Takteingang, der an eine Taktleitung PCLK angeschlossen ist, die ein Taktsignal von
der getesteten Schaltung führt. Mit jedem Taktimpuls wird das Bitmuster auf der Leitung 259 von der getesteten
Schaltung um eine Bitposition durch die Serien/Parallel-Wandler vorgeschoben, und die in diesen gespeicherten
Bitserien werden während jeder Taktzeit in der gleichen Weise verglichen, wie das parallele Bitmuster auf den
Kanälen 0 bis 15 mit den Schalterstellungen (F i g. 8) verglichen wird. Dieser Vergleich wird durch Verbinden der
Ausgänge QA bis QH beider Serien/Parallel-Wandler mit den Eingängen der UND-Glieder bewirkt, die an die
NOR-Glieder 251 bis 258 angeschlossen sind. Die anderen Eingänge jedes dieser UND-Glieder sind mit einer
der hohen bzw. tiefen Schaltleitungen von F i g. 8 verbunden. Die Ausgänge der NOR-Glieder 250 bis 258 sind
mit dem Eingang eines NAND-Gliedes 250 verbunden, zusammen mit einer Serienfreigabeleitung HSER. Der
Ausgang des NAND-Gliedes 250 ist außerdem mit dem Logikglied 248 verbunden um das HTRIG-Signal zu
erzeugen. Das HTRIG-Signal kann dem Eingang 30(Fig. 1) oder dem Eingang 30' (Fig.6) zugeführt werden,
um die Erzeugung eines Signaturworts zu starten.
Eine alternative Form einer Verzögerungseinrichtung ist in F i g. 11 bis 13 dargestellt Das Verzögerungssignal
wird durch voreinstellbare Zähler 350 bis 355 (zum Beispiel Fairchild Modell 9310) erzeugt, die in F i g. 1IA und
B gezeigt sind. Jeder Zähler hat vier Voreinstelleingänge Po bis ft, die eine Voreinstellung des Zählers auf jede
gewünschte Zahl zwischen 0 und 9 ermöglichen, indem das Neunerkomplement der gewünschten Zahl in binär
kodierter dezimaler Form (BCD) den Voreinstelleingängen zugeführt wird. Jeder der voreinstellbaren Zähler ist
mit einem der Schalter 360 bis 365 verbunden, von denen einer detaillierter in Fig. 13 dargestellt ist. Der
Schalter weist vier rotierende Schaltsegmente und zwar je einen für jede Binärziffer auf. Der bewegliche
Kontakt jedes Schalters ist mit einer gemeinsamen Klemme verbunden, die wiederum mit Masse verbunden ist,
wie in F i g. 1IA dargestellt ist. Wenn der bewegliche Kontakt auf die gewünschte Zahl geschaltet wird, verbindet
er die Eingänge P0 bis P3 mit Erde, die dem Neunerkomplement der gewählten Zahl entsprechen. Die
voreinstellbaren Zähler sind seriell miteinander verbunden, so daß ein Zähler nach Erreichen der Neun den
nächsten Zähler zur Rechten freigibt, auf den folgenden Taktimpuls hin um eins weiterzuzählen. Jeder Zähler
wird über eine Leitung 356 taktgesteuert, die an den Taktimpulseingang CPjedes Zählers angeschlossen ist. Das
Signal zur Freigabe des nächsten Zählers ist am Ausgang TCjedes Zählers verfügbar. Die TC-Ausgänge sind mit
C£T-Eingängen verbunden, die jeden Zähler veranlassen, nach Auftreten eines Taktimpulses um eins weiterzuzählen,
wenn an den CEP-Eingängen ebenfalls ein Freigabesignal vorhanden ist
Der Benutzer wählt eine gewünschte Verzögerungszeit über die Schalter 360 bis 365, und diese Information
wird in den voreinstellbaren Zähler geladen, wenn ein tiefes Signal am PE-Eingang jedes Zählers erscheint.
Wenn entweder ein internes oder externes Startsignal vom Testgerät empfangen wird, geht das Signal am
P£-Eingang hoch, und die Zähler zählen von der voreingestellten Zahl an aufwärts bei jedem Taktimpuls. Wenn
alle Zähler den Zählerstand Neun erreichen, d. h., wenn die Ausgänge Qo und Q* an jedem Zähler hoch sind, wird
ein Signal »Verzögerung komplett« erzeugt. Dieses Signal wird durch ein NAND-Glied 358 erzeugt welches mit
den Ausgängen Q0 und Qi jedes Zählers verbundene Eingänge hat Der Ausgang des NAND-Gliedes geht
herunter, wenn alle seine Eingänge hoch sind. Dieser Ausgang ist mit einem NAND-Glied 359 verbunden,
welches das Signal invertiert und das Signal »Verzögerung komplett« auf Leitung 178 erzeugt
Fig. 12 zeigt die Steuerschaltung für die Übertragung von Taktimpulsen und Startsignalen zur in Fig. 11
dargestellten Verzögerungseinrichtung. Ein externes Startverzögerungssignal kann an einen Eingang 370 für
den Vergleich mit einem vorgegebenen Schwellwertsignal in einem Komparator 372 angeschlossen werden,
welcher Feldeffekttransistoren 373,374 sowie einen Operationsverstärker 375 enthält Dieses externe Startverzögerungssignal
gelangt durch einen Schalter 376 zu einer Verriegelungsschaltung 380, die das Startsignal
während der Zeitspanne speichert während der die Verzögerungseinrichtung zählt Ein internes Startsignal
kann auch benutzt werden, indem der Schalter 376 auf die in F i g. 12 dargestellte Position gestellt wird, wodurch
ein Signal, zum Beispiel HTRIG (F i g. 9), der Verzögerungseinrichtung zugeführt wird, um das Mustertriggersigna]
zur Initiierung der Verzögerung zu benutzen. Eine alternative Form einer digitalen Verzögerungseinrichtung
ist in der US 37 64 783 beschrieben.
Eine Verzögerungseinrichtung kann auch benutzt werden, um den Start der Erzeugung eines Signaturworts
um eine vorgegebene Anzahl von Taktimpulsen nach Empfang eines Startimpulses zu verzögern . F i g. 16 zeigt
eine Verzögerungseinrichtung, der einen verzögerten Startimpuls an die Datenakquisitionssteuerung liefert
Schalter 390 und 391, die denen nach F i g. 13 gleichen, sind mit voreinstellbaren Zählern 392 und 393 verbunden,
die den in Verbindung mit Fig. HA und B diskutierten Zählern gleichen. Die Zähler werden durch einen
Startimpuls auf der Leitung 32' freigegeben und zählen bei jedem Taktimpuls von dem Taktgeber des Benutzers
um eins weiter. Wenn der maximale Zählerstand erreicht ist, was durch eine logische 1 am TC-Ausgang des
Zählers 392 und die Ausgänge Q0 und Q3 des Zählers 393 angezeigt wird, wird von einem mit diesen Ausgängen
verbundenen UND-Glied 394 ein Startsignal abgegeben.
Wie bereits erwähnt wurde, kann ein durch das hier beschriebene Gerät erzeugtes Signaturwort benutzt
werden, um die an verschiedenen Punkten einer digitalen Schaltung verfügbaren Bitmuster zu charakterisieren.
Da solche Signaturworte für Bedienungspersonen leicht zu lesen und aufzunehmen sind, bieten sie wesentliche
Vorteile beim Testen von digitalen Schaltungen und Systemen. Zur Vereinfachung des Tests von Schaltungen
und Systemen unter Benutzung solcher Signaturworte können die Schemata oder Blockdiagramme einer zu
testenden Schaltung mit den Signaturworten der Bitmuster beschriftet werden, die an verschiedenen Knotenpunkten
angetroffen werden müßten, wenn das System richtig arbeitet (F i g. 19). Im Vergleichsbetrieb kann mit
dem Testgerät auch eine digitale Referenzschaltung mit einer Testschaltung verglichen werden, indem zuerst ein
digitales Signal von der Referenzschaltung und dann das digitale Signal am gleichen Punkt in der Testschaltung
gemessen wird. Dies kann durch manuelle Steuerung des Starttriggersignals bewirkt werden, so daß ein Startsi-
gnal empfangen wird, wenn das Testgerät an die Refercnzschaltung angeschlossen ist und ein Startsignal
empfangen wird, wenn das Testgerät an die zu testende Schaltung angeschlossen ist. Die Anzeige zeigt dann
einen Fehler an, wenn die beiden Signaturworte differieren. Alternativ dazu können Referenzsignaturworte im
Testgerät oder auf Papier, Magnetkarten oder Band usw. in von der Maschine lesbarer Form gespeichert
werden für den Vergleich mit vom Testgerät erzeugten Signaturworten.
F i g. 17 zeigt eine praktische Ausführungsform des Testgerätes, in welchem der größte Teil der Schaltung in
einem transportablen Gehäuse 430 untergebracht ist und bei dem sowohl Dateneingang 18 als auch Fünf-Ziffern-Anzeige
für die Wiedergabe des Signaturworts in einer Sonde 432 untergebracht sind, die über ein Kabel
434 mit dem Gehäuse 430 verbunden ist. Jeder der Takt-, Start- und Stoppeingänge weist ein separates Kabel
auf, das mit dem Gehäuse verbunden ist, und jeder Eingang ist mit einem Schalter versehen, zum Beispiel 69, mit
dem die positive bzw. negative Flanke des entsprechenden Impulses gewählt werden kann. Schalter 436 und 438
ermöglichen dem Benutzer die Auswahl der entsprechenden Logikschwelle für den Logiktyp der getesteten
Schaltung. Der erste Schalter ist mit dem Komparator 64, und der zweite Schalter mit den Komparatoren 66,68
und 70 verbunden.
Wie oben diskutiert wurde, kann ein Signaturwort auch für ein digitales Signal erzeugt werden, das in
paralleler Form erhalten wird. F i g. 18 zeigt einen Signaturgenerator für ein paralleles digitales Signal, das 16 Bit
breit ist. Die Dateneingangsleitungen sind mit QO, bis D 15 bezeichnet, und das Signaturwort erscheint auf den
mit R 0 bis R 15 bezeichneten Leitungen, die zu einer ^-Sammelschiene zusammengefaßt sind. In der dargestellten
Ausführurigsform wird das Polynom D15 + D8 + P+1 verwendet. Die Eingangsdatenbits werden mit
Bits kombiniert, die den vorherigen Zustand des Generators darstellen, d. h. mit den Bits, die während der
vorherigen Periode auf der ^-Sammelschiene vorhanden waren. Auf jeden Taktimpuls in der Leitung 20 hin
werden die Bits auf der Ä-Sammelschiene in 16D-Flipflops, zum Beispiel dem Flipflop 500 gespeichert Die
Ausgänge dieser Flipflops auf den mit CO bis C15 (C-Sammelschiene) bezeichneten Leitungen stellen den
vorherigen Zustand des Generators dar. Sie werden mit den Bits auf DO bis D 15 in Exklusiv-NOR-Gliedern
verknüpft, welche die Binäraddition durchführen. Die Ä-Sammelschiene kann ah ein paralleles oder serielles
Speicherregister nach Art des Speicherregisters 82 angeschlossen werden, in welches das Signaturwort übertragen
wird, wenn die Erzeugung vollständig ist, wie es auch beim seriellen Signaturgenerator der Fall ist. Das
Signaturwort für das parallele digitale Signal kann somit angezeigt werden und mit einem vorherigen oder
einem Referenzsignaturwort verglichen werden, wie es oben für ein serielles Signaturwort beschrieben wurde.
Anhang A
Kodierung des Festwertspeichers 19|8
| Adresse | A5 | Aa | A3 | A2 | 0 | A0 | Ausgang | Z7 | Z6 | Z5 . | Za | Z3 | Z2 | Z1 . | Bemerkung 35 | |
| A6 | 0 | 0 | 0 | 0 | 0 | 0 | Z8 | 0 | 3 | 0 | 3 | 0 | 1 | 0 ( | ||
| O | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 3 | 1 | 1 | 1 | 1 | 1 | Eingabe | |
| 1 | 0 | 1 | 1 | Abzweig zur | ||||||||||||
| 0 | 0 | 0 | 0 | 0 | 0 | 3 | 0 | 3 | 1 | 1 | 0 | Verzögerungssetzschleife 40 | ||||
| 2 | 0 | 1 | 0 | Verzögerungsabwärts | ||||||||||||
| 0 | 0 | 0 | 0 | 1 | 0 | 9 | 0 | 3 | 0 | 1 | 1 | zählung setzen | ||||
| 3 | 0 | 0 | 1 | Abzweig zur | ||||||||||||
| 0 | 0 | 0 | 1 | ρ | 0 | 0 | 3 | 1 | 1 | 1 | 0 | 1 1 | Übertragungsroutine | |||
| 4 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 3 | 0 ( | 3 | 0 | 1 | 1 1 | Abzweig nach FF2 Löschen 45 | |
| 5 | 0 | 1 | 1 | Abzweig zur | ||||||||||||
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 3 | 0 ( | 3 | 0 | 0 | 1 | Übertragungsroutin e | |||
| 6 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 3 | 0 | 1 | 0 | 0 | 0 | Fehler-FF freigeben |
| 7 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | Übertragungsroutin e |
| 8 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | Übertragungsroutine 50 |
| 9 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | I | 0 | I | 0 | 0 | 0 | Übertragungsroutine |
| 10 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | I | 0 | 0 | 0 | Übertragungsroutine |
| 11 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | Übertragungsroutine | |
| 12 | 0 | 0 | O | 1 | 1 | 1 | 1 | 0 | 1 | 1 | O | O | 0 | 0 | Übertragungsroutine | |
| 13 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | P | 1 | 1 | 0 | 0 | 0 | 0 | Übertragungsroutine 55 | |
| 14 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | Übertragungsroutine | |
| 15 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | Übertragungsroutine | |
| 16 | 0 | 0 | 1 | 0 | 0 | i | 1 | 0 | 1 | 0 | 0 | 0 | 0 | Übertragungsroutine | ||
| 17 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | Übertragungsroutine | ||
| 18 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 1 | Übertragungsroutine 60 | ||
| 19 | 0 | 0 | 1 | 0 | 1 | b | 0 | 0 | 1 | 0 | 0 | 0 | 0 1 | Übertragungsroutine | ||
| 20 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 1 | Übertragungsroutine | ||
| 21 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | O | 0 | 0 1 | Übertragungsroutine | ||
| 22 | 0 | 0 | i | 0 | 1 | 0 | 1 | O | 1 | 0 | 0 | 0 | 0 1 | Übertragungsroutine | ||
| 23 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 1 | Übertragungsroutine 65 | ||
| 24 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 1 | Übertragungsroutine | |||
| 25 | 0 | 0 | Übertragungsroutine | |||||||||||||
| Za | ||||||||||||||||
| ) | ||||||||||||||||
| ι ■ | 35 | (Fortsetzung) | Adresse | ) | A4 A3 | ) | A2 | A, | -4ο | 25 | Z7 | Z6 | 38 | 651 | Z3 | Z2 | ζ, | Z0 | Bemerkung | |
| j' 20 | Ae / | ) | 1 1 | ) | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | |||||||
| I | 0 C | ) | 1 1 | ) | 0 | 1 | 1 | Ausgang | 1 | 1 | 0 | 0 | 0 | 1 | Übertragungsroutine | |||||
| !;■;■ | 26 | 0 C | 1 1 | ) | 1 | 0 | 0 | Z8 | 0 | 0 | Z5 | Z4 | 0 | 0 | 0 | 1 | Übertragungsroutine | |||
| 5 | M.; | 27 | 0 C | ) | ) | 0 | 0 | 1 | Abzweig zur | |||||||||||
| 'Ή': | 40 | 28 | 1 1 | ) | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | Anzeigeschleife | |||
| i 25 | 0 C | ) | 1 | 1 | 0 | Abzweig zur Anzeige | ||||||||||||||
| /. | 29 | ) | 1 1 | 3 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | schleife über Arm | ||||||
| 10 | 0 C | 1 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | Zustands FF2 Setzen | |||||
| ι ν | 30 | 0 C | D | Bei Fehler zur | ||||||||||||||||
| I. | 45 | 31 | 0 | 0 | 0 | Anzeigeschleife | ||||||||||||||
| \f 30 | 0 C | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | abzweigen | |||||
| 0 1 | 0 C | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | Arm Freigabe | |||||||||
| 15 | 32 | 0 1 | 1 | Kathodenzähler Init. | ||||||||||||||||
| :'■ | 33 | 0 C | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | Rückst löschen | ||||
| 50 | 0 1 | 0 ( | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | Anzeigeschleife | |||||
| 34 | 0 1 | ι | 0 C | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | Anzeigeschleife | ||||||
| 35 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | Anzeigeschleife | ||||
| 36 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | ||||||
| 37 | 0 | ί | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | |||||
| 55 | 38 | 0 | ι | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | |||
| 39 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | |||||
| 40 | 0 | I | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | ||||
| 41 | 0 | I | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | |||||
| 42 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | ||||
| 60 | 43 | 0 | ι | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | ||||
| 44 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | ||||
| 45 | 0 | 1 | > | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | |||
| 46 | 0 | I | ) | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | ||||
| 47 | 0 | [ | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | |||||
| 65 | 48 | 0 | 1 | > | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | ||
| 49 | 0 | 1 | ) | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | ||||
| 50 | 0 | 1 | ) | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Anzeigeschleife | ||||
| 51 | 0 | 0 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | Anzeigeschleife | ||||
| 52 | 0 | 1 | 0 0 | 0 | 0 | 0 | Abzweig zur | |||||||||||||
| 53 | 0 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | Anzeigeschleife | ||||||
| 0 | 1 | 0 1 | 1 | 1 | 0 | Abzweig zur | ||||||||||||||
| 54 | 0 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | Verz. Setzschleife | |||||||||
| 0 | 1 | 0 | 1 | 1 | 1 | Verzögemngs-Abwärts- | ||||||||||||||
| 55 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | zählung setzen | |||||||||
| 0 | 1 | 0 | 0 | 0 | 0 | Abzweig, zur | ||||||||||||||
| 56 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | Anzeigeschleife | ||||||||
| 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | Armfreigabe | ||||||
| 57 | 0 | 1 | 0 | Zur Anzeigeschleife | ||||||||||||||||
| 58 | 1 | 1 ( | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | springen | |||||
| 0 | 1 ( | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | FF2 löschen | ||||||
| 59 | 0 | ί | 1 ( | Zur Übertragungs | ||||||||||||||||
| 60 | 1 | 1 ( | 1 | ö | 5 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | routine springen | |||||
| 0 | 1 ( | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 11 1 St-I*.*-" | ||||||
| 61 | 0 | 1 | 1 ( | Zur Anzeigeschleife | ||||||||||||||||
| 62 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | springen | |||||||
| 0 | 0 | 1 ( | 1 | 1 | 0 | Verzögerungsabwärts | ||||||||||||||
| 63 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | zählung löschen | ||||||||||
| 1 | 0 | 1 | 0 | 0 | 0 | Abzweig, zur | ||||||||||||||
| 64 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | Anzeigeschleife | |||||||||
| 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | Verzögerungs-Setzroutine | ||||||
| 65 | 1 | Übertragung zum | ||||||||||||||||||
| 66 | 0 | 1 | 0 | 0 | 0 | Verzögerungs- | ||||||||||||||
| 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | halteregister | |||||||
| 1 | Übertragung zum | |||||||||||||||||||
| 67 | 0 | 1 | Verzögerungs- | |||||||||||||||||
| 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | halteregister | |||||||
| 1 | Übertragung zum | |||||||||||||||||||
| 68 | ί | Verzögerungs- | ||||||||||||||||||
| 1 | 0 | 0 | 1 | halteregister | ||||||||||||||||
| 1 | ||||||||||||||||||||
| 14 | ||||||||||||||||||||
| 0 | ||||||||||||||||||||
| 0 | ||||||||||||||||||||
| 0 | ||||||||||||||||||||
| 0 | ||||||||||||||||||||
| 0 | ||||||||||||||||||||
(Fortsetzung)
1000101 001011100 Übertragung zum
Verzögefungshalteregister 1000110 001011100 Übertragung zum
Verzögerungs-
halteregister 1000111 001011100 Übertragung zum
Verzögerungshalteregister
1001000 001011100 Übertragung zum
Verzögerungshalteregister
1001001 001011100 Übertragung zum
Verzögerun.gs-
halteregister
1001010 001011100 Übertragung zum
Verzögerungshalteregister
1001011 001011100 Übertragung zum
Verzögerungshalte-
register
1001100 001011100 Übertragung zum
Verzögerungshalteregister
1001101 001011100 Übertragung zum
Verzögerungshalteregister
1001110 001011100 Übertragung zum
Verzögerungshalte-
register
1001111 001011100 Übertragung zum
Verzogerungshalteregister
1010000 001011100 Übertragung zum
Verzögerungshalte-
register
811010Ö01 001011100 Übertragung zum
Verzögerungshalteregister
1010010 001011100 Übertragung zum
Verzögerungshalteregister
1010011 001011100 Übertragung zum
Verzögerungshalte-
register
1010100 001011100 Übertragung zum
Verzögerungshalteregister
1010101 001011100 Übertragung zum
Verzögerungshalte-
register
1010110 001011100 Übertragung zum
Verzögerungshalteregister
1010111 000010010 Übertragen zum
Anzeigespeicherregister
101 1000 001010010 Übertragen zum
Anzeigespeicherregister
15
(Fortsetzung)
Adresse Ausgang Bemerkung
Ae As A» Ai A2 Ax A0 Z8 Z1 Z6 Z5 Z4 Z3 Z2 Z, Z0
1011001 001010010 Obertragen zum
Anzeigespeicherregister
1011010 001010010 Obertragen zum ίο Anzeigespeicherregister
1011011 001010010 Übertragenzum
Anzeigespeicherregister
92 1011100 001010010 Obertragen zum
Anzeigespeicherregister
1011101 001010010 Übertragenzum
Anzeigespeicherregister
941011110 001010010 Übertragenzum
Anzeigespeicherregister
1011111 001010010 Übertragenzum Anzeigespeicherregister
1100000 001010010 Übertragenzum
Anzeigespeicherregister
97 1100001 001010010 Übertragenzum
Anzeigespeicherregister
1100010 001010010 Übertragenzum Anzeigespeicherregister
1100011 001010010 Übertragenzum
Anzeigespeicherregister
1100100 001010010 Übertragenzum Anzeigespeicherregister
1100101 001010010 Übertragenzum
Anzeigespeicherregister
102 1 1 0 0 1 1 0 0 0 10 10 0 10 Übertragenzum
Anzeigespeicherregister
1100111 001010010 Übertragenzum Anzeigespeicherregister
1101000 001010010 Übertragenzum
Anzeigespeicherregister
1101001 001010010 Übertragenzum Anzeigespeicherregister
1101010 001010010 Übertragenzum
Anzeigespeicherregister
107 1 1 0 1 0 1 1 0 0 10 10 0 10 Übertragenzum
Anzeigespeicherregister
1101100 100100001 Zur Anzeigeschleife
1101100 100100001 Zur Anzeigeschleife
springen
109 1 101 101 100000000 Zur Eingabe springen 1101110 100000000 Zur Eingabe springen
11111 01111 100000000 Zur Eingabe springen 1121110000 100000000 Zur Eingabe springen
16
| 113 | Adresse | 4< A3 | A2 | A, | J | 25 | Z1, | 38 | 651 | Z3 | Z2 | Z, | Z0 | Bemerkung | |
| 114 | <U A5 . | I 0 | 0 | 0 | Aq j | 0 | 0 | 0 | 0 | 0 | |||||
| 115 | 1 | I 0 | 0 | 1 | 1 | \usgang | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | |||
| [Fortsetzung) | 116 | I 0 | 0 | 1 | 0 | Z8 Z7 | 0 | Z5 | Z, | 0 | 0 | 0 | 0 | Zur Eingabe springen | |
| 117 | I 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | ||
| j | 118 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | |
| 119 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | ||
| 120 | I 0 | 1 | 1 | 0 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | ||
| 121 | I 1 | 0 | 0 | 1 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | ||
| 122 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | ||
| 123 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | ||
| 124 | 1 | 0 | 1 | 0 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | ||
| 125 | I 1 | 1 | 0 | 1 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | ||
| 126 | 1 | 1 | 0 | 0 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | ||
| 127 | 1 | 1 | 1 | 1 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | ||
| 1 | 1 | I | 0 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Zur Eingabe springen | |||
| 1 1 | 0 | 0 | 0 | Hierzu 21 Blatt Zeichnungen | Zur Eingabe springen | ||||||||||
| 0 | 0 | 0 | |||||||||||||
| 0 | 0 | 0 | |||||||||||||
| 1 | |||||||||||||||
| 1 | |||||||||||||||
| 1 | |||||||||||||||
| 1 | |||||||||||||||
| 1 | |||||||||||||||
17
Claims (1)
- Patentansprüche:I. Verfahren zum Testen einer digitalen elektronischen Schaltung, bei dem aus einem seriell oder parallel an einem Prüfpunkt bzw. mehreren Prüfpunkten in der zu testenden Schaltung auftretenden Bitmuster ein Signaturwort vorbestimmter Länge erzeugt wird, indem jedes Bit dieses Bitmusters durch Taktimpulse gesteuert mit vorbestimmten anderen Bits dieses Bitmusters logisch verknüpft wird, dadurch gekennzeichnet, daß zum Erzeugen des Signaturworts— ein Startsignal aus Signalen der zu testenden Schaltung abgeleitet wird,ίο — nach Auftreten des Startsignals die Taktimpulse zur logischen Verknüpfung der Bits des Bitmusters aus Signalen der zu testenden Schaltung abgeleitet werden,— ein Stoppsigna! aus Signalen der zu testenden Schaltung abgeleitet wird, und— nach Auftreten des Stoppsignals die logische Verknüpfung der Bits des Bitmusters beendet wird.is 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Startsignal aus einem Bitmuster abgeleitetwird, aus dem kein Signaturwort erzeugt wird.3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Startsignal aus einem seriellen Bitmuster abgeleitet wird.4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Startsignal aus einem parallelen Bitmuster abgeleitet wird.5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Stoppsignal aus einem Bitmuster abgeleitet wird, aus dem kein Signaturwort erzeugt wird.6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Stoppsignal aus einem seriellen Bitmuster abgeleitet wird.7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Stoppsignal aus einer vorgebbaren Anzahl der die Signaturerzeugung steuernden Taktimpulse abgeleitet wird.8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Stoppsignal aus einem parallelen Bitmuster abgeleitet wird.9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zum Vergleich mit einem während eines ersten Zeitabschnitts erzeugten Signaturwort ein zweites Signaturwort während eines zweiten Zeitabschnitts erzeugt wird, indem in gleicher Weise wie bei der Erzeugung des ersten Signaturworts die gleiche logische Verknüpfung von Bits des Bitmusters durchgeführt wird, die an demselben Prüfpunkt bzw. denselben Prüfpunkten der zu testenden Schaltung verfügbar sind.10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der erste und der zweite Zeitabschnitt durch aufeinanderfolgende Wiederholungen des zur Signaturerzeugung dienenden Bitmusters bestimmt sind.I1. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die Erzeugung weiterer Signaturworte verhindert wird, wenn ein Unterschied zwischen dem ersten und dem zweiten Signaturwort besteht, und daß das zuletzt erzeugte Signaturwort angezeigt wird.12. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zum Vergleich mit einem aus Signalen einer zu testenden Schaltung erzeugten Testsignaturwort ein Referenzsignaturwort aus Signalen einer gleichartigen Referenzschaltung erzeugt wird, indem in gleicher Weise wie bei der Erzeugung des Testsignaturworts die gleiche logische Verknüpfung von Bits des Bitmusters durchgeführt wird, die an dem gleichen Prüfpunkt bzw. den gleichen Prüfpunkten der Referenzschaltung verfügbar sind.13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das Referenzsignaturwort in einem Schaltbild der zu testenden Schaltung nahe dem Prüfpunkt bzw. den Prüfpunkten aufgezeichnet wird, an dem bzw.denen das Bitmuster zur Verfugung steht.14. Vorrichtung zum Durchführen des Verfahrens nach Anspruch 1 mit einem Signaturgenerator, der wenigstens einen Dateneingang zum Aufnehmen eines digitalen Signals von der zu testenden Schaltung und einen Takteingang für Taktimpulse aufweist, sowie mit einer Steuereinrichtung für den Signaturgenerator zur Auswahl eines Bitmusters aus dem digitalen Signal, aus welchem der Signaturgenerator taktgesteuert das Signaturwort erzeugt, indem er jedes Bit dieses Bitmusters mit vorbestimmten anderen Bits dieses Bitmusters logisch verknüpft, dadurch gekennzeichnet,— daß eine mit dem Takteingang (24') verbundene. Takteingangsschaltung (24, 66) zum Abgreifen der Taktimpulse von einem Punkt der zu testenden Schaltung vorgesehen ist,— daß die Steuereinrichtung einen Starteingang (SO') für ein von der zu testenden Schaltung abgeleitetes Startsignal aufweist und dazu eingerichtet ist, nach Empfang des Startsignals die Signaturerzeugung einzuleiten, und— daß die Steuereinrichtung eine Verzögerungseinrichtung (74) enthält, welche dazu eingerichtet ist, die Signaturerzeugung nach Empfang einer vorgebbaren Anzahl von Taktimpulsen zu beenden.15. Vorrichtung zum Durchführen des Verfahrens nach Anspruch 1 mit einem Signaturgenerator, der wenigstens einen Dateneingang zum Aufnehmen eines digitalen Signals von der zu testenden Schaltung und einen Takteingang für Taktimpulse aufweist, sowie mit einer Steuereinrichtung für den Signaturgenerator zur Auswahl eines Bitmusters aus dem digitalen Signal, aus welchem der Signaturgeneralor taktgesteuert das Signaturwort erzeugt, indem er jedes Bit dieses Bitmusters mit vorbestimmten anderen Bits dieses Bitmusters logisch verknüpft, dadurch gekennzeichnet.— daß eine mit dem Takteingang (24') verbundene Takteingangsschaltung (24, 66) zum Abgreifen der Taktimpulse von einem Punkt der zu testenden Schaltung vorgesehen ist— daß die Steuereinrichtung einen Starteingang (30') für ein von der zu testenden Schaltung abgeleitetes Startsignal aufweist und dazu eingerichtet ist, nach Empfang des Startsignals die Signaturerzeugung einzuleiten, und— daß die Steuereinrichtung einen Stoppeingang (32') für ein von der zu testenden Schaltung abgeleitetes Stoppsignal aufweist und dazu eingerichtet ist, zum Beenden der Signaturerzeugung auf das Stoppsignal anzusprechen.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/502,326 US3976864A (en) | 1974-09-03 | 1974-09-03 | Apparatus and method for testing digital circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2538651A1 DE2538651A1 (de) | 1976-03-11 |
| DE2538651C2 true DE2538651C2 (de) | 1986-05-22 |
Family
ID=23997313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2538651A Expired DE2538651C2 (de) | 1974-09-03 | 1975-08-30 | Verfahren zum Testen einer digitalen elektronischen Schaltung und Vorrichtung zur Durchführung des Verfahrens |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3976864A (de) |
| JP (1) | JPS5176040A (de) |
| CA (1) | CA1037609A (de) |
| DE (1) | DE2538651C2 (de) |
| GB (1) | GB1464515A (de) |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5335446A (en) * | 1976-09-13 | 1978-04-01 | Tektronix Inc | Logical analyzer |
| US4059749A (en) * | 1976-11-09 | 1977-11-22 | Westinghouse Electric Corporation | Digital monitor |
| IT1065766B (it) * | 1976-12-31 | 1985-03-04 | Honeywell Inf Systems | Dispositivo compressore di sintomi per la diagnostica di reti logiche integrate,microprocessori e simili |
| MX4130E (es) * | 1977-05-20 | 1982-01-04 | Amdahl Corp | Mejoras en sistema de procesamiento de datos y escrutinio de informacion utilizando sumas de comprobacion |
| US4224534A (en) * | 1977-08-17 | 1980-09-23 | Hewlett-Packard Company | Tri-state signal conditioning method and circuit |
| US4266294A (en) * | 1977-08-30 | 1981-05-05 | Xerox Corporation | Copy reproduction machine with controller self check system |
| US4183460A (en) * | 1977-12-23 | 1980-01-15 | Burroughs Corporation | In-situ test and diagnostic circuitry and method for CML chips |
| US4161276A (en) * | 1978-03-01 | 1979-07-17 | Ncr Corporation | Complex logical fault detection apparatus and method |
| US4174805A (en) * | 1978-04-13 | 1979-11-20 | Ncr Corporation | Method and apparatus for transmitting data to a predefined destination bus |
| US4194113A (en) * | 1978-04-13 | 1980-03-18 | Ncr Corporation | Method and apparatus for isolating faults in a logic circuit |
| US4168796A (en) * | 1978-04-13 | 1979-09-25 | Ncr Corporation | Tester with driver/sensor circuit having programmable termination devices |
| USRE31828E (en) * | 1978-05-05 | 1985-02-05 | Zehntel, Inc. | In-circuit digital tester |
| US4184630A (en) * | 1978-06-19 | 1980-01-22 | International Business Machines Corporation | Verifying circuit operation |
| US4409649A (en) * | 1978-07-28 | 1983-10-11 | Amf Incorporated | Sequence controller with microprocessor |
| US4216374A (en) * | 1978-08-11 | 1980-08-05 | John Fluke Mfg. Co., Inc. | Hybrid signature test method and apparatus |
| US4222514A (en) * | 1978-11-30 | 1980-09-16 | Sperry Corporation | Digital tester |
| US4320509A (en) * | 1979-10-19 | 1982-03-16 | Bell Telephone Laboratories, Incorporated | LSI Circuit logic structure including data compression circuitry |
| JPS56107570U (de) * | 1980-01-22 | 1981-08-21 | ||
| GB2070779B (en) * | 1980-02-28 | 1984-02-15 | Solartron Electronic Group | Apparatus for testing digital electronic circuits |
| JPS56145370A (en) * | 1980-03-25 | 1981-11-12 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Logic circuit |
| US4348760A (en) * | 1980-09-25 | 1982-09-07 | Lockheed Corporation | Digital-fault loop probe and system |
| US4381563A (en) * | 1980-12-18 | 1983-04-26 | International Business Machines Corporation | Apparatus and method for visually presenting analytical representations of digital signals |
| JPS5818264U (ja) * | 1981-07-29 | 1983-02-04 | 株式会社リコー | 加熱定着ロ−ラ |
| US4510572A (en) * | 1981-12-28 | 1985-04-09 | Data I/O Corporation | Signature analysis system for testing digital circuits |
| US4441183A (en) * | 1982-03-22 | 1984-04-03 | Western Electric Company, Inc. | Apparatus for testing digital and analog circuits |
| US4483002A (en) * | 1982-04-19 | 1984-11-13 | International Business Machines Corporation | Digital device testing apparatus and method |
| US4527272A (en) * | 1982-12-06 | 1985-07-02 | Tektronix, Inc. | Signature analysis using random probing and signature memory |
| US4534030A (en) * | 1982-12-20 | 1985-08-06 | International Business Machines Corporation | Self-clocked signature analyzer |
| DE3310985A1 (de) * | 1983-03-25 | 1984-09-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und vorrichtung zur funktionspruefung von schaltungen mit mikroprozessoren oder mikrocomputern |
| DE3475106D1 (en) * | 1983-04-15 | 1988-12-15 | Hitachi Ltd | Method and apparatus for detecting defects of printed circuit patterns |
| DE3325247A1 (de) * | 1983-07-13 | 1985-01-24 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Schaltungsanordnung zum testen einer digitalen schaltung |
| GB8413933D0 (en) * | 1984-05-31 | 1984-07-04 | Columbia Automation Ltd | Emulating timing characteristics of microprocessor |
| DE3502735C2 (de) * | 1984-02-11 | 1993-10-28 | Ant Nachrichtentech | Schaltungsanordnung für den dynamischen Echtzeittest einer synchronen Digitalschaltung |
| JPS60233734A (ja) * | 1984-05-07 | 1985-11-20 | Japanese National Railways<Jnr> | 同期式多重系計算機の不一致検出方法 |
| US4713605A (en) * | 1984-05-17 | 1987-12-15 | Advanced Micro Devices, Inc. | Linear feedback shift register for circuit design technology validation |
| US4580274A (en) * | 1984-10-02 | 1986-04-01 | The United States Of America As Represented By The Secretary Of The Air Force | Transceiver test device |
| EP0186724B1 (de) * | 1985-01-04 | 1990-12-12 | Ibm Deutschland Gmbh | Prüf- und Diagnoseeinrichtung für Digitalrechner |
| GB8511188D0 (en) * | 1985-05-02 | 1985-06-12 | Int Computers Ltd | Testing digital integrated circuits |
| US4752928A (en) * | 1985-05-06 | 1988-06-21 | Tektronix, Inc. | Transaction analyzer |
| US4687988A (en) * | 1985-06-24 | 1987-08-18 | International Business Machines Corporation | Weighted random pattern testing apparatus and method |
| CN86101621A (zh) * | 1985-08-01 | 1987-01-28 | 约翰弗兰克制造公司 | 改进的电子电路标记图形分析仪 |
| JPH0724013B2 (ja) * | 1986-09-10 | 1995-03-15 | 株式会社日立製作所 | ベクトルプロセツサ |
| US4916641A (en) * | 1987-01-16 | 1990-04-10 | Acl Technologies, Inc. | Servovalve analyzer system |
| US5235525A (en) * | 1987-01-16 | 1993-08-10 | Acl Technologies, Inc. | Servovalve analyzer system |
| US4897842A (en) * | 1987-11-05 | 1990-01-30 | Ampex Corporation | Integrated circuit signature analyzer for testing digital circuitry |
| DD275546A1 (de) * | 1988-09-16 | 1990-01-24 | Adw Ddr Kybernetik Inf | Verfahren und anordnung zum testen von mikrorechnergesteuerten baugruppen und geraeten |
| US5351247A (en) * | 1988-12-30 | 1994-09-27 | Digital Equipment Corporation | Adaptive fault identification system |
| US5095483A (en) * | 1989-04-28 | 1992-03-10 | International Business Machines Corporation | Signature analysis in physical modeling |
| US5081626A (en) * | 1989-12-08 | 1992-01-14 | Hughes Aircraft Company | System for detection and location of events |
| US5321701A (en) * | 1990-12-06 | 1994-06-14 | Teradyne, Inc. | Method and apparatus for a minimal memory in-circuit digital tester |
| US5412665A (en) * | 1992-01-10 | 1995-05-02 | International Business Machines Corporation | Parallel operation linear feedback shift register |
| US5333112A (en) * | 1993-03-25 | 1994-07-26 | Aai/Acl Technologies, Inc. | Automatic flow grind system and method |
| FR2729482A1 (fr) * | 1995-01-17 | 1996-07-19 | Alsthom Cge Alcatel | Methode pour securiser l'affichage, sur un ecran, de synoptiques refletant l'etat d'un systeme |
| US5668481A (en) * | 1995-02-23 | 1997-09-16 | National Science Council | Multiple pattern sequence generation based on inverting non-linear autonomous machine |
| US6251595B1 (en) * | 1998-06-18 | 2001-06-26 | Agilent Technologies, Inc. | Methods and devices for carrying out chemical reactions |
| WO2000072296A1 (en) | 1999-05-21 | 2000-11-30 | Koninklijke Philips Electronics N.V. | Power management in a monitor |
| US6708328B1 (en) * | 1999-12-17 | 2004-03-16 | Lucent Technologies Inc. | Employment of value of unknown in portion of partial state space for analysis of part of system |
| GB2366439A (en) | 2000-09-05 | 2002-03-06 | Sharp Kk | Driving arrangements for active matrix LCDs |
| CA2348799A1 (fr) * | 2001-05-22 | 2002-11-22 | Marcel Blais | Appareil d'essai de composants electroniques |
| JP2008118297A (ja) * | 2006-11-01 | 2008-05-22 | Matsushita Electric Ind Co Ltd | デジタルビデオデータ検査システム及び半導体装置 |
| CN102375099A (zh) * | 2010-08-16 | 2012-03-14 | 深圳富泰宏精密工业有限公司 | 便携式电子装置测试系统 |
| FI126901B (en) | 2014-09-12 | 2017-07-31 | Enics Ag | Procedure and system for testing an electronic device |
| US9685979B2 (en) * | 2015-05-22 | 2017-06-20 | Texas Instruments Incorporated | Circuitry and method for generating cyclic redundancy check signatures |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582633A (en) * | 1968-02-20 | 1971-06-01 | Lockheed Aircraft Corp | Method and apparatus for fault detection in a logic circuit |
| US3651315A (en) * | 1970-05-14 | 1972-03-21 | Collins Radio Co | Digital products inspection system |
| DE2213368A1 (de) * | 1971-04-21 | 1972-11-02 | Honeywell Ltd., Brentford, Middlesex (Großbritannien) | Prüfgerät für digitale elektrische Schaltungen |
| DE2121330C3 (de) * | 1971-04-30 | 1974-10-17 | Ludwig 6369 Dortelweil Illian | Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile |
| BE790243A (fr) * | 1971-11-08 | 1973-02-15 | Burroughs Corp | Procede et appareil de verification de sous-systemes de circuits binaires |
| IT1003048B (it) * | 1972-03-17 | 1976-06-10 | Honeywell Inf Systems | Dispositivo per verificare il cor retto comportamento di unita circui tali integrate sequenziali |
| US3777129A (en) * | 1972-05-22 | 1973-12-04 | Gte Automatic Electric Lab Inc | Fault detection and localization in digital systems |
| US3780277A (en) * | 1972-07-13 | 1973-12-18 | Bell Telephone Labor Inc | Apparatus for propagating internal logic gate faults in a digital logic simulator |
| US3832535A (en) * | 1972-10-25 | 1974-08-27 | Instrumentation Engineering | Digital word generating and receiving apparatus |
| US3813647A (en) * | 1973-02-28 | 1974-05-28 | Northrop Corp | Apparatus and method for performing on line-monitoring and fault-isolation |
| US3826909A (en) * | 1973-03-29 | 1974-07-30 | Ncr | Dynamic comparison tester for go-no-go testing of digital circuit packages in normal environment |
-
1974
- 1974-09-03 US US05/502,326 patent/US3976864A/en not_active Expired - Lifetime
-
1975
- 1975-08-18 GB GB3427275A patent/GB1464515A/en not_active Expired
- 1975-08-30 DE DE2538651A patent/DE2538651C2/de not_active Expired
- 1975-09-03 CA CA234,734A patent/CA1037609A/en not_active Expired
- 1975-09-03 JP JP50106885A patent/JPS5176040A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE2538651A1 (de) | 1976-03-11 |
| JPS5652345B2 (de) | 1981-12-11 |
| GB1464515A (en) | 1977-02-16 |
| CA1037609A (en) | 1978-08-29 |
| US3976864A (en) | 1976-08-24 |
| JPS5176040A (en) | 1976-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2538651C2 (de) | Verfahren zum Testen einer digitalen elektronischen Schaltung und Vorrichtung zur Durchführung des Verfahrens | |
| DE2838549C2 (de) | Impulsbreitenmeßschaltung zur Anwendung in einem Prozessorsystem | |
| DE3818546C2 (de) | ||
| DE1168127B (de) | Schaltungsanordnung zum Vergleich von Zahlen | |
| DE2162486B2 (de) | Digital gesteuerter Impulsgenerator | |
| DE3246432C2 (de) | ||
| DE2536625C2 (de) | Paritätsprüfschaltung für ein binär zählendes Register | |
| DE2228290C3 (de) | Verfahren und Vorrichtung zum Identifizieren eines elektrischen Trägersignals | |
| DE2810519A1 (de) | Analog/digital-wandler und verfahren zur analog/digital-umwandlung | |
| DE2121330A1 (de) | Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile | |
| DE1240686B (de) | Anordnung zur Unterdrueckung der Darstellung von fuer den Wert einer Zahl bedeutungslosen Ziffern in einer elektronischen Ziffernrechenmaschine | |
| DE2225462A1 (de) | Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale | |
| DE2064513A1 (de) | Nach dem Impulszahlverfahren arbei tender, selbsteichender Analog Digital Umsetzer | |
| DE1119567B (de) | Geraet zur Speicherung von Informationen | |
| DE1438958A1 (de) | Numerische Positionssteuerung,insbesondere fuer Werkzeugmaschinen | |
| DE3541759A1 (de) | Signalgesteuertes wellenform-aufzeichnungsgeraet | |
| DE2622454A1 (de) | Geraet zur analyse der wirkungsweise eines systems mit binaeren signalen | |
| DE2338461C2 (de) | Verfahren und Vorrichtung zur Decodierung von mittels retrospektiver Pulsmodulation codierten Daten | |
| DE1085360B (de) | Datenuebertragungssystem fuer programmgesteuerte elektronische Rechenmaschinen | |
| EP0243771B1 (de) | Verfahren und Anordnung zur schnellen und präzisen Messung der Frequenz eines Signals | |
| DE1164714B (de) | Verfahren zur Pruefung der Datenuebertragung in elektronischen Datenverarbeitungssystemen | |
| DE1115056B (de) | Geraet und Verfahren zum Aufzeichnen und Abfuehlen von Daten auf bzw. von einem magnetisierbaren Aufzeichnungstraeger | |
| DE2201690A1 (de) | Verfahren und vorrichtung zur elektrischen nachbildung von funktionen | |
| DE2148977A1 (de) | Masskomparator | |
| DE2757166C2 (de) | Schaltungsanordnung zum Herstellen der Blocksynchronisation in einem Datenempfänger für seriell übertragene binäre Digitalwörter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8128 | New person/name/address of the agent |
Representative=s name: SCHULTE, K., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGE |
|
| D2 | Grant after examination | ||
| 8380 | Miscellaneous part iii |
Free format text: IN DER PS SIND FOLGENDE BERICHTIGUNGEN DURCHZUFUEHREN: S.5,Z.63: SOWOHL EINEN NORMALEN ALS "AUCH" EINEN INVERTIERTEN AUSGANG... S.9,Z.14: SOWIE DURCH DIE "LADE-,LOESCH-" UND ZAEHLEINGAENGE..." |
|
| 8364 | No opposition during term of opposition |