DE2525394C3 - Verfahren und Schaltungsanordnung zum Übertragen, Einspeichern und Ausspeichern von binärcodierten Datenblöcken - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zum Übertragen, Einspeichern und Ausspeichern von binärcodierten Datenblöcken, die aus unterschiedliche Anzahlen von Bit aufweisenden, seriell angeordneten Datenworten, zwischen denen jeweils ein Wortpositionscode angeordnet ist, gebildet werden, sowie auf eine Schaltungsanordnung zur Durchführung des Verfahrens.

Aus dem Lexikon der Datenverarbeitung, Verlag Moderne Industrie, 1969, S. 557, ist es bekannt, auch Daten mit variabler Wortlänge zu verarbeiten, wobei Anfang und Ende eines jeden, unterschiedliche Anzahlen von Bit aufweisenden Wortes mit Hilfe eines auch als Wortmarke bezeichneten Wortpositionscodes bestimmt wird. Jeweils zwischen zwei benachbarten Datenworten, die seriell einen Datenblock bilden, ist e^;n solcher Wortpositionscode angeordnet, der beim

Obertragen, Einspeichern und Auslesen des Datenblokkes, z. B. mit Hilfe einer Detektorschaltung, erfaßt wird, um festzustellen, daß das zuvor ausgelesene Datenwort beendet ist und nach dem erfaßten Wortpositionscode ein neues Datenwort beginnt

Aufgabe der Erfindung ist es, ein solches bekanntes Verfahren so weiterzubilden, daß möglichst viele numerische Zeichen, die in den einzelnen Datenworten auftreten, mit einer minimalen Anzahl von Bits codiert werden, jedoch andere und eine größere Anzahl von Bits zu ihrer Codierung benötigende Zeichen innerhalb der Datenworte ein einfacher Weise erkannt und unter Berücksichtigung ihrer größeren Anzahl von Bits pro Zeichen richtig behandelt werden.

Bei einem Verfahren der eingangs genannten Art ist diese Aufgabe gemäß der Erfindung dadurch gelöst, daß die Zeichen der Datenworte jeweils aus η Bit gebildet werden, wenn die Zeichen numerisch sind, und jeweils aus m Bit gebildet werden, wenn die Zeichen Buchstaben-Zeichen sind oder als numerische Zeichen einem Buchstaben-Zeichen innerhalb des gleichen Datenwortes folgen, wobei π kleiner als m ist, daß ein π Bit aufweisender Funktionscode einem aus m Bit gebildeten Zeichen vorangestellt wird, das einem aus η Bit gebildeten Zeichen unmittelbar folgt, daß auch die Wortpositionscode aus η Bit gebildet werden und daß nach Erfassung eines Funktionscodes alle folgenden Zeichen als m-Bit-Zeichen behandelt werden, b.s ein Wortpositionscode erfaßt wird, während alle übrigen Zeichen als n-Bit-Zeichen behandelt werden.

Bei dem neuen Verfahren werden alle Zeichen eines Datenwortes, das ausschließlich aus numerischen Zeichen besteht, aus π Bit gebildet, die zur Unterscheidung aller möglichen numerischen Zeichen gerade ausreichen. Für die Codierung der numerischen Zeichen von 0 bis 9 ist daher eine Anzahl von π=4 ausreichend. Enthalten die Datenworte dagegen auch Buchstaben-Zeichen, so erfordern diese zu ihrer Unterscheidung voneinander eine größere Anzahl m von Bit Um nun die Länge eines Datenwones so klein wie möglich zu halten, werden innerhalb eines Datenwortes, das neben numerischen Zeichen auch Buchstaben-Zeichen aufweist, nur die Buchstaben-Zeichen mit zn Bit codiert, dagegen alle in diesem gleichen Datenwort zusätzlich noch auftretenden numerischen Zeichen, die dem jeweils ersten Buchstaben-Zeichen vorangehen, noch mit π Bit codiert Andererseits werden auch alle numerischen Zeichen, die innerhalb des gleichen Datenwortes einem Buchstaben-Zeichen folgen, ebenfalls mit m Bit codiert, obwohl eine Codierung mit η Bit zur eindeutigen Kennzeichnung eines solchen numerischen Zeichens ausreichen würde. Wechseln also innerhalb eines Datenwortes die numerischen Zeichen in Buchstaben-Zeichen, so muß die Behandlung der Datenworte, also z. B. das Einschreiben oder Auslesen in oder aus einem Speicher von einer n- auf eine m-Bit-Codierung umgeschaltet werden. Dieses erfolgt durch Feststellung eines ebenfalls aus η Bit gebildeten Funktionscodes, der in einem Datenwort einem auftretenden Buchstaben-Zeichen unmittelbar vorangestellt wird. Nach der Erfassung dieses Funktionscodes werden dann alle folgenden Zeichen des Datenwortes mit einer Anzahl von m Bit ausgelesen bzw. behandelt, so daß alle nachfolgenden Buchstaben-Zeichen und auch eventuell noch folgende numerische Zeichen des gleichen Datenwortes mit einer ausreichenden Kapazität von m Bit verarbeitet bzw. behandelt werden. Eine Umschaltung der Behandlung von m Bit auf η Bit erfolgt erst am Ende des gerade behandelten Datenv/ortes, d. h. bei der Erfassung des ebenfalls aus π Bit gebildeten Wortpositionscodes.

Durch diesen Aufbau der Datenblöcke bzw. Datenworte sowie deren unterschiedliche Behandlung nach Maßgabe des jeweils erfaßten Funktionscodes oder Wortpositionscodes wird eine optimal geringe Wortlänge der Datenworte und eine optimal einfache Verarbeitung bzw. Behandlung dieser Datenworte durch eine nur geringstmögliche Erfassung von Funktionscodes erreicht Eine möglichst geringe Wortlänge wird dadurch erreicht daß selbst innerhalb solcher Datenworte, die einzelne Buchstaben-Zeichen enthalten, die in dem gleichen Datenwort vorhandenen numerischer Zeichen folgen, eine m-Bit-Codierung erst dann benutzt wird, wenn innerhalb dieses Datenwortes das erste Buchstaben-Zeichen auftritt Andererseits werden aber alle diesem ersten Buchstaben-Zeichen eventuell noch folgenden numerischen Zeichen ebenfalls mit m Bit codiert, da sonst vor jedem folgenden numerischen Zeichen ein weiterer Funktionscode eingefügt werden müßte, der eine erneute Umschaltung der Behandlung von m Bit auf η Bit bewirkt. Sollte einem solchen numerischen Zeichen innerhalb des gleichen Datenwones wiederum ein Buchstaben-Zeichen folgen, so müßte zwischen beide Zeichen wiederum ein weiterer Funktionscode eingefügt werden. Diese zusätzlichen Funktionscode würden daher die Wortlänge wiederum vergrößern und andererseits auch die Behandlung der Datenworte komplizierter machen, da weitere Funktionscode getrennt erfaßt und eine entsprechende Umschaltung der Behandlung der Datenworte veranlaßt werden müßte.

Diese optimale Abstimmung einer möglichst geringen Wortlänge auf eine möglichst einfache Behandlung und Verarbeitung der Datenblöcke wird also bei dem erfindungsgemäßen Verfahren im wesentlichen dadurch erreicht, daß innerhalb eines Datenwortes eine Umschaltung auf die m-Bit-Codierung erst dann erfolgt, wenn das erste Buchstaben-Zeichen auftritt. Für diese Umschaltung wird dabei nur ein einziger, aus η Bit gebildeter Funktionscode benötigt. Die Behandlung mit der /n-Bit-Codierung wird dann aber bis zum Ende des jeweiligen Datenwortes aufrechterhalten, so daß zur erneuten Umscnaltung auf eine n-Bit-Codierung bei der Behandlung des jeweils nächstfolgenden Datenwones nur der ohnehin zwischen zwei Datenworten vorgesehene und ebenfalls nur aus η Bit gebildete Wonpositionscode benutzt wird.

Bei der Schaltungsanordnung zur Durchführung des Verfahrens werden in einem ersten Speicher seriell übertragene Daten gespeichert, die aus Datenworten mit einem n-Bit-Wortpositionscode gebildet sind, der zwischen aus /n-Bit-Zeichen gebildeten Buchstaben, numerischen und Funktionsdaten eingefügt ist, wobei die Funktions- und numerischen Daten aus n-Bit-Zeichen gebildet sind, wobei η kleiner als m ist. Diese Funktionsdaten weisen zusammen mit dem n-Bit-Wortpositionscode einen Code zur Bestimmung eines /n-Bit-Zeichens auf.

Wenn der η-Bit-Funktionscode der Code zur Bestimmung von m-Bit-Zeichen ist, so wird eine Gruppe von Zeichen, die alle oder einen Teil der Wortdaten bilder als m-Bit-Zeichen ausgelesen, bis der nächstfolgende Wort-Positionscode ausgelesen wird, und in einem zweiten Speicher zur Übertragung an einen Drucker gespeichert.

Bei der erfindungsgemäßen Schaltungsanordnung

werden also die numerischen und/oder Funktionsdaten, die einem η-Bit-Wortpositionscode unmittelbar folgen, als n-Bit-Zeichen ausgelesen und, wenn der n-Bit-Funktionscode zur Bestimmung von m-Bit-Zeichen ausgelesen ist, eine Gruppe von Zeichen, die alle oder einen Teil der Wortdaten bilden, wird als m-Bit-Zeichen ausgelesen, bis der nächstfolgende Wortpositionscode ausgelesen wird. Auf diese Weise werden die seriell übertragenen Daten entsprechend ihres Inhalts als zwei Arten von codierten Daten mit einer unterschiedlichen Anzahl von Bits übertragen und verarbeitet. Dadurch kann die Anzahl der durch die Schaltungsanordnung übertragenen Bits vermindert werden, wodurch sich eine größere arithmetische Arbeitsgeschwindigkeit und eine größere Übertragungs- und Verarbeitungskapaziiäi ergibt.

Weitere, die besondere Ausbildung des Verfahrens und der Schaltungsanordnung betreffende Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels wird die Erfindung näher erläutert. Im einzelnen zeigt

F i g. 1 ein Blockschaltbild einer Ausführungsform einer bei der neuen Schaltungsanordnung benutzten Dateneingabeeinrichtung,

F i g. 2 ein Signaldiagramm, das die Arbeitsweise der in F i g. 1 gezeigten Anordnung erläutert und

F i g. 3 ein Blockschaltbild einer Ausführungsform der neuen Schaltungsanordnung.

Mit der neuen Schaltungsanordnung werden aus einem Speicher seriell übertragene Daten als zwei Arten von codierten Daten mit unterschiedlichen Anzahlen von Bits ausgelesen und übertragen. Anhand der F i g. 1 und 2 wird erläutert, wie seriell übertragene Daten erzeugt und in den Speicher übertragen werden. Es ist darauf hinzuweisen, daß die neue Schaltungsanordnung jedoch nicht auf eine in F i g. 1 gezeigte Eingabeeinrichtung beschränkt ist. Jede andere Dateneingabeeinrichtung, bei der seriell übertragene Daten in den Speicher als zwei Arten von codierten Daten mit unterschiedlichen Anzahlen von Bits eingegeben werden können, können ebenfalls benutzt werden.

Wie in Fig. 1 gezeigt ist, hat ein Tastenfeld 11 Ausgangsleitungen L\ bis La, die einer Vier-Bit-Konfiguration entsprechen, und Ausgangsleitungen L\ bis Lt, die einer Acht-Bit-Konfiguration entsprechen. Ausgangssignale auf den Leitungen L\ bis U, die durch Betätigung der Tasten erzeugt werden, werden jeweils als Eingangssignale für UND-Glieder A_t bis A₄ benutzt. Die UND-Glieder A\ bis Aa, erzeugen jeweils Ausgangssignale, wenn sie weitere Ausgangssignale sowohl von einem Taktimpulsgenerator 16 und einer Wahlschaltung

30 für die Bitanzahl erhalten, die später beschrieben wird. Die Ausgangssignale der UND-Glieder A₁ bis A₄ werden über ODER-Glieder OR, und ORi in Vier-Bit-Konfiguration an einen später beschriebenen Speicher

31 gegeben. In gleicher Weise werden Ausgangssignale auf den Leitungen L, bis Lt in Acht-Bit-Konfiguration an den Speicher 31 über UND-Glieder Ai bis A» und die ODER-Glieder OR_t und OA₂ gegeben. Der Speicher 31 kann durch eine magnetische Trommel, ein Band oder eine Scheibe gebildet sein, die einen magnetischen Speicher bildet Es ist darauf hinzuweisen, daß, wenn die n-Bit-Zeichen Vier-Bit-Zeichen sind, die m-Bit-Zeichen ebenfalls geeignet gewählt sein können, z. B. als 7- oder 9-Bit-Zeichen. In diesem Fall muß lediglich die Anzahl der Ausgangsleitungen und der UND-Glieder entsprechend gewählt werden. Das heißt, es reicht aus, wenn die Bedingung n<m erfüllt ist. Bei dieser Ausführungsforrr sind die Übertragungsdaten, wie sie durch di< Betätigung der Tasten erhalten werden, im Falle dei numerischen und Funktionsdaten in Vier-Bit-Zeicher und im Falle von Buchstaben-Daten in Acht-Bit-Zeicher eingegeben. Bei den Vier-Bit-Zeichen wird eine Gruppe von 16 codierten Daten »0000« bis »1111« erhalten Einer oder mehrere besondere Code werden ah Funktionsdaten unter diesen 16 Daten ausgewählt und die übrigen maximal 15 möglichen Daten weisen die codierten Daten auf, die den dezimalen Ziffern 0 bis 9 als ausgewählte numerische Daten zugeordnet sind. So können z. B. die 11 codierten Daten »0000« bis »1010«

IS den Dezimalziffern 0 bis 9 und dem Dezimalpunk! entsprechen, die als numerische Daien benutzt werden, und die übrigen fünf codierten Daten »1011« bis »1111« werden als besondere Code benutzt Wird ein Acht-Bit-Zeichen für die Buchstaben-Daten im Gegen satz zu den numerischen Daten mit Vier-Bit-Zeichen benutzt, so können 11-11-121 Buchstaben-Daten unter Ausschluß der zuvor erwähnten fünf besonderen codierten Daten durch Kombination der acht Bits erhalten werden, die zwei numerischen Daten entspre chen. Die zu übertragenden Daten weisen Datenworte auf, zwischen denen ein Wort-Positionscode »wo«, der anschließend als Code »wp« bezeichnet ist in der gezeigten Weise, z. B. in den seriell übertragenen Daten

_χ »\23wp456ABC\2wpABCwp 456.. μ

eingefügt ist Dabei ist zu beachten, daß der Wort-Positionscode »wp« außerdem auch als ein Code für eine Leertaste oder eine Rücklaufbefehlstaste in der Eingabeeinrichtung wirken kann. Da die numerischen js und Buchstaben-Daten jeweils Vier- und Acht-Bit-Zeichen haben und Buchstaben A... in dem Datenwort

»...456ABCi2...«

übertragen werden, muß von den Vier-Bit- und den Acht-Bit-Zeichen umgeschaltet werden. Der Code »wp« wird unter den besonders codierten Daten »1011« bis »1111« ausgewählt, und es ist, wenn Buchstaben A... in dem Datenwort

»... wpABC.. μ

übertragen werden, ebenfalls erforderlich, eine Umschaltung von den Vier-Bit-Zeichen zu den Acht-Bit-Zeichen vorzunehmen. Um eine solche Code-Umschaltung vorzunehmen, wird ein besonderer Code »α« für

so die Bestimmung der Acht-Bit-Zeichen unmittelbar vor einem ersten Buchstaben in einem Datenwort eingefügt, so daß alle Daten, die dem Code »λ« unmittelbar folgen, als Acht-Bit-Zeichen ausgelesen werden, bis der nächste Wort-Positionscode ausgelesen wird. Bei dieser Ausfüh rungsform können die Daten »1011« der zuvor erwähnten fünf besonderen Daten »1011« bis »1111« als ein Funktionscode et der nachfolgend a!s Code »α« bezeichnet wird, zur Bestimmung der Acht-Bit-Zeichen ausgewählt werden. Daher können die zuvor erwähnten seriell übertragenen Daten als

»...\23wp456xABC12wpxABCwp456..M

ausgelesen werden. Das heißt Zeichen in jedem Datenwort können als zwei Arten von codierten Daten mit unterschiedlichen Anzahlen von Bits ausgelesen werden. Die Ausgangsleitunfen L\ bis Lt sind mit einem ODER-GBed OR₃ verbunden, wobei die durch die Tastenbetitigung erhaltenen Eingangsdaten erfaßt

werden. Die Ausgangsleitungen L] bis U sind außerdem mit einem Codedetektor 12 verbunden, in dem das Vorliegen eines Codes »wp« und von Buchstaben-Daten, wie sie durch die Tastenbetätigung eingegeben werden, erfaßt wird. Die Buchstaben-Erfassung in dem Codedetektor 12 wird durch ein Ausgangssignal erreicht, das durch die Weitergabe von Ausgangssignalen auf den Leitungen L₅ bis L₈ an das ODER-Glied erhalten wird, und die Erfassung des Codes »wp« wird durch ein Ausgangssignal bewirkt, das durch die Weitergabe von Ausgangssignalen auf den Leitungen L₃ und U an das UND-Glied erhalten wird. Erfaßt der Codedetektor 12 ein das Vorliegen von Buchstaben-Daten angebendes Eingangssignal, so erzeugt er ein Ausgangssignal, das an ein Flip-Flop 13 in der zuvor erwähnten Wahlschaltung 30 für die Bit-Anzahi gegeben wird, wodurch das Flip-Flop gesetzt wird. Erfaßt andererseits der Codedetektor 12 das Auftreten des Codes »wp«, so erzeugt er ein Ausgangssignal, das an das Flip-Flop 13 zu dessen Rücksetzung gegeben wird. Die Wahlschaltung 30 öffnet bei Erhalt eines Ausgangssignals von dem ODER-Glied OR₃, d. h. eines Tasten-Eingangssignals vom Tastenfeld 11, die Steuereingänge der UND-Glieder A] bis A₄. Ist zu diesem Zeitpunkt das Flip-Flop 13 durch Auftreten des Ausgangssignals bei der Erfassung eines Buchstabens gesetzt, öffnet die Wahlschaltung 30 die Steuereingänge der UND-Glieder A₅ bis Ag über ein UND-Glied AO₅, nachdem die Steuereingänge der UND-Glieder A] bis At in der angegebenen Weise geöffnet sind. Das heißt, daß die Wahlschaltung 30 so gesteuert ist, daß Vier-Bit-Daten, d.h. numerische oder Funktionsdaten, auf den Leitungen L\ bis L₄ oder Acht-Bit-Daten, d. h. Buchstaben-Daten, auf den Leitungen L₁ bis L₄ und Ls bis Lg bei Erhalt von Taktimpulsen U bis fi, die den jeweiligen Bit-Positionen entsprechen und von dem Taktimpulsgenerator 16 erzeugt werden, ausgewählt werden können. Wird z. B. ein erster Code »wp« in den seriell übertragenen Daten vom Codedetektor 12 und am ODER-Glied OR₃ erfaßt, das acht mit den Ausgangsleitungen Li bis Lg verbundene Steuereingänge hat, so erzeugt das ODER-Glied ORi ein Ausgangssignal, das als ein Steuereingangssignal an ein UND-Glied AOi gegeben wird. Der andere Steuereingang des UND-Glieds AOi ist mit einem Inverter lni verbunden. Da das Flip-Flop 13 durch das Ausgangssignal vom Codedetektor 12 zurückgesetzt ist, wird von einem UND-Glied AOu das mit dem Setzanschluß des Flip-Flops 13 verbunden ist, kein Ausgangssignal erzeugt, so daß dadurch ein Ausgangssignal am Inverter //)2 erscheint. Das Ausgangssignal des Inverters /n₂ wird an das UND-Glied AOz gegeben, so daß der Steuereingang des letzteren geöffnet wird, wodurch die Ausgangssignale vom ODER-Glied OR^ in ein Flip-Flop A von einer Gruppe von Flip-Flops 17 eingegeben werden können. Die Gruppe der Flip-Flops 17 besteht aus in Reihe geschalteten Flip-Flops A, B und C und erhält einen Taktimpuls Φο in einem Intervall von vier Bits, wie dieses in F i g. 2 gezeigt ist, und erzeugt ein Ausgangssignal bei Erhalt eines Taktimpulses Φ2. Zu dem Zeitpunkt, bei dem das Ausgangssignal des UND-Glieds AO₃ in das Flip-Flop A in der Gruppe von Flip-Flops 17 eingegeben wird und ein Ausgangssignal vom Flip-Flop A erscheint, wird kein Ausgangssignal vom Flip-Flop B erzeugt, und daher erscheint ein Ausgangssignal an einem Inverter In₃, das mit dem Ausgangsanschluß des Flip-Flops B verbunden ist. Das Ausgangssignal des Inverters In₃ wird als ein Steuereingangssignal an ein UND-Glied AO* gegeben. Da der Ausgang des Flip-Flops A mit dem UND-Glied AO4 verbunden ist, erzeugt das UND-Glied AO* ein Ausgangssignal, das als ein Steuereingangssignal an die UND-Glieder A] bis Aa gegeben wird. Erhalten zu diesem Zeitpunkt die UND-Glieder A\ bis At, die Taktimpulse u bis t\, die in F i g. 2 gezeigt sind, von dem Taktimpulsgenerator 16, wird der Code »wp«, wie er durch eine Tastenbetätigung eingegeben ist, als ein Vier-Bit-Seriencode von den UND-Gliedern A\ bis A4 erzeugt und über die ODER-Glieder OR] und OR₂ übertragen.

Wenn zu diesem Schaltzustand jedes Zeichen in dem Datenwort »123« in den zuvor erwähnten seriell übertragenen Daten

»123 wp 456/1BC12 wpA BCwp 456 ...«

als Vier-Bit-Zeichen gegeben ist, so werden diese Zeichen an dem ODER-Glied OR₃, wie sie durch die Tastenbetätigung eingegeben sind, erfaßt und nacheinander über das UND-Glied AO₃, die Gruppe der Flip-Flops 17 und das UND-Glied AO₄ an die UND-Glieder A\ bis A₄ gegeben. Als Folge davon werden die parallelen Codedaten auf den Ausgangsleitungen L\ bis L₄ als seriell codierte Daten übertragen. Da das nächstfolgende Datenwort

»456/1BC12«

die Buchstaben A ... als Acht-Bit-Zeichen enthalten, erfaßt der Detektor 12, wenn die Buchstaben A .... die unmittelbar der Ziffer »6« in dem Datenwort »456/4SC12« folgen, durch Betätigung der Tasten eingegeben sind, das Vorliegen jedes Ausgangssignals mindestens von den Ausgangsleitungen Ls bis Ls. Das Ausgangssignal des Detektors 12 bildet ein Buchstaben-Erfassungssignal. Das Buchstaben-Erfassungssignal vom Codedetektor 12 wird an den Setzanschluß des Flip-Flops 13 gegeben, damit dieses gesetzt wird. Der Setz-Ausgang des Flip-Flops 13 wird als ein Steuereingangssignal und über eine Verzögerungsschaltung 14 und den Inverter In\ als das andere Steuereingangssignal an das UND-Glied AO\ gegeben. Das UND-Glied AO] erzeugt ein Ausgangssignal während der Vier-Bit-Verzögerungszeit, die durch die Verzögerungsschaltung 15 bestimmt ist, und das Ausgangssignal vom UND-Glied AO\ verhindert ein Eingangssignal für das UND-Glied AO₃ über den Inverter In₂ und sperrt damit momentan die Umformung des Zeichens »A« in einen Seriencode. Das Ausgangssignal des UND-Glieds AO\ wird als ein Steuersignal an ein UND-Glied AOi über die Verzögerungsschaltung 15 gegeben. An den anderen Steuereingang des UND-Glieds AOi werden über das ODER-Glied ORa die Taktimpulse U, h und /, gegeben, die der Bildung des Codes »λ« zugeordnet sind und von dem Taktgenerator 16 erzeugt werden. Das Ausgangssignal des UND-Glieds AO₂ wird über das ODER-Glied OR2 als codierte Daten »1011« übertragen. Ist auf diese Weise der Code »λ« übertragen, so wird der Steuereingang des UND-Glieds AO₃ geöffnet. Das Ausgangssignal des UND-Glieds AO₃ wird an das Flip-Flop A gegeben, um ein Ausgangssignal zu erzeugen. Das Ausgangssignal des Flip-Flops A bewirkt Daten auf den Leitungen L\ bis L₄.., die zusammen mit Daten auf den Leitungen L₅ bis Lg die Daten für den Buchstaben »A« bilden, die in einen Seriencode umzuwandeln sind. Das Ausgangssignal der Verzögerungsschaltung 14 wird zusammen mit dem Ausgangssignal des Flip-Flops B als Steuereingangssignale an ein

UND-Glied AO=, gegeben. Das Ausgangssignal des Flip-Flops C in der Gruppe von Flip-Flops 17 wird außerdem über einen Inverter In* an das UND-Glied AO<, gegeben. Nach dem Auftreten eines Ausgangssignals vom UND-Gliedm AO₄ erscheint daher ein Ausgangssignal am UND-Glied AO^.

Das Ausgangssignal des UND-Glieds AO5 wird als ein Steuereingangssignal an die UND-Glieder A^ bis Ag gegeben. Da zu diesem Zeitpunkt sowohl den Buchstaben A ... entsprechende Signale, wie sie durch die Betätigung von Tasten auf dem Tastenfeld 11 eingegeben sind, als auch Taktimpulse U bis t\ des Taktimpulsgenerators 16 an die UND-Glieder A\ bis Ag gegeben werden, erzeugen die UND-Glieder A% bis Ag im Anschluß an die Erzeugung von Ausgangssignalen von den UND-Gliedern A\ bis A₄ Ausgangssignaie. Die Ausgangssignale der UND-Glieder A\ bis Ag, werden über die ODER-Glieder OR\ und OR₂ übertragen. Nachdem der erste Buchstabe »A« in dem Datenwort

»456A BC12«

auf diese Weise als Acht-Bit-Zeichen übertragen ist, werden die unmittelbar folgenden Zeichen BC12 ... in dem Datenwort al? Acht-Bit-Zeichen ausgelesen, bis das Flip-Flop 13 durch das Buchstaben-Erfassungssignal des Detektors 12 zurückgesetzt wird. Mit anderen Worten, wenn der führende Buchstabe in dem Datenwort auf diese Weise durch die Tastenbetätigung auf dem Tastenfeld 11 eingegeben ist, wird der Funktionscode »λ« von dem ODER-Glied OR2 als ein Vier-Bit-Zeichen ausgelesen, um ein Acht-Bit-Zeichen zu bezeichnen oder zu besiimmen, wonach dann die unmittelbar dem führenden Buchstaben folgenden Zeichen in dem Datenwort als Acht-Bit-Zeichen ausgelesen werden, bis der Wort-Positions-Code »wp« ausgelesen wird. Es ist daher möglich, solche seriell übertragenen Daten in zwei Arten von codierten Daten mit unterschiedlichen Anzahlen von Bits zu übertragen. Die so gebildeten Übertragungsdaten werden in dem Speicher 31 gespeichert und in geeigneter Weise verarbeitet. Wenn die so gespeicherten Übertragungsdaten übertragen sind, werden sie in einen ersten Pufferspeicher 18 in F i g. 3 eingegeben, wo sie gespeichert werden. F i g. 3 zeigt ein Blockschaltbild, das angibt, wie die so gespeicherten Daten für eine Übertragung an einen Drucker 21 ausgelesen werden. Der Speicher 18 ist ein Register, das z. B. aus sieben Flip-Flops besteht, deren Einschreiben und Auslesen durch die Taktimpulse Φ\ und Φι jeweils gesteuert wird. Daten-Ausleseleitungen /g und h bis A sind mit dem Ausgangsanschluß der Dateneingabeeinrichtung und den Bit-Positionen des Speichers 18 jeweils verbunden. Die Daten-Ausleseleitungen 4 bis /5 sind mit zugeordneten Flip-Flops in einem zweiten Pufferspeicher 19 derart verbunden, daß ein Ausgangssignal als Vier-Bit-Zeichen von dem zweiten Speicher 19 erzeugt wird- Die Ausgangssignale auf den Daten-Ausleseleitungen U bis A sind jeweils über UND-Güeder An bis Aw mit zugehörigen Flip-Flops in dem zweiten Pufferspeicher 19 verbunden, so daß Ausgangssignale, die die Ausgangssignale auf den Leitungen /4 bis /1 umfassen, als Acht-Bit-Zeichen von dem zweiten Pufferspeicher 19 erzeugt werden.

Es wird angenommen, daß die zuvor erwähnten seriell übertragenen Daten

»123 wp 456 A BC12 wpA BCwp 456«

in den ersten Pufferspeicher 18 eingegeben sind. In diesem Fall wird ein Code »wp« über die Daten-Ausleseleitungen Ig bis /7 zuerst als ein Ausgangssignal eines UND-Gliedes AOs erfaßt. Das Ausgangssignal des UND-Gliedes AO5 wird als ein Steuereingangssignal an ein UND-Glied AO₁ über ein ODER-Glied OR_b gegeben. Wie zuvor erwähnt, wird der Wort-Positionscode »wp« unter den Codes »1100«, »1101«, »1110« und »1111« ausgewählt, und wenn die höherwertigen Bits »11«, die den Taktimpulsen t₄ und fj entsprechen, ausgelesen werden, wird ein Ausgangssignal vom UND-Glied AO·, erzeugt. Das Ausgangssignal vom UND-Glied AO=, wirkt als ein Code »wp«, wenn es zum Zeitpunkt Φο auftritt. Andererseits wird ein Code »λ« über die Daten-Ausleseleitungen k bis /5 und an einem UND-Glied AO₆ erfaßt. Da die Daten-Ausleseleitung h über einen Inverter //75 mit dem UND-Glied AOt, verbunden ist, erfaßi das UND-Glied -4Ob einen Code »λ« mit dem Ausgangssignal »1011« beim Auftretendes Signals Φο, das als ein Steuereingangssignal an das UND-Glied AOi über einen Inverter Ing gegeben wird.

Zum Zeitpunkt, zu dem der Code »wp« am UND-Glied AOi erfaßt wird, wird kein Code »λ« erfaßt, und der Inverter Ing erzeugt ein Ausgangssignal, das als ein Steuereingangssignai an das UND-Glied AO? gegeben wird. Zu diesem Zeitpunkt wird das Ausgangssignal eines Inverters Im als ein Steuereingangssignal an das UND-Glied AO₇ über das ODER-Glied OR₆ gegeben. Wenn der Taktimpuls Φο, wie in F i g. 2 gezeigt, als ein Steuereingangssignal an das UND-Glied AOj gegeben wird, erzeugt dieses ein Ausgangssignal, das als ein Einschreibbefehls-Taktimpuls an den zweiten Pufferspeicher 19 gegeben wird. Als Folge davon werden die Ziffern »123«, die dem Code »wp« folgen, nacheinander als Vier-Bit-Zeichen über die Daten-Ausleseleitungen k bis /5 an den zweiten Pufferspeicher 19 gegeben, in dem sie gespeichert werden. Die Ziffern in dem nächsten Datenwort »456«, die unmittelbar dem Code »wp« folgen, werden in gleicher Weise als Vier-Bit-Zeichen ausgelesen und in dieser Weise übertragen. Wird ein erster Buchstabe »A«\n dem nachfolgenden Datenwort »ABC\2« ausgelesen, so wird der Code »α« vom UND-Glied AO₆ erfaßt. Das Ausgangssignal des UND-Glieds AO₆ wird über ein ODER-Glied OR% eine Verzögerungsschaltung 23 und ein UND-Glied AOg an den anderen Eingang der UND-Glieder An bis Aw gegeben, die mit den Daten-Ausleseleitungen I₄ bis /1 jeweils verbunden sind. Da zu dieser Zeit kein den Code »wp« angebendes Ausgangssignal an dem UND-Glied AOs erscheint, erzeugt ein Inverter Ing ein Ausgangssignal, das an das UND-Glied AOe gegeben wird. Das Ausgangssignal des UND-Glieds AOg wird über das ODER-Glied OR5 an die Verzögerungsschaltung 23 jedesmal dann gegeben, wenn die letztere den Ziffernimpuls Φο erhält Das Ausgangssignal der Verzögerungsschaltung 23 wird weiterhin an den anderen Eingang des UND-Gliedes AOg so lange gegeben, bis der Code »wp« ausgelesen wird und das Ausgangssignal des Inverters Im beendet wird. Nachdem der Code »λ« durch das UND-Glied AO₆ erfaßt ist und ein Ausgangssignal an der Verzögerungsschaltung 23 erscheint, werden die Eingänge der UND-Glieder An bis Aw geöffnet und Buchstaben »ABC«\md Ziffern »12« in dem Datenwort können als Acht-Bit-Zeichen durch die UND-Glieder An bis A_t0 übertragen werden. Das Ausgangssignal der Verzögerungsschaltung 13 wird über ein UND-Glied AQ>, eine Verzögerungsschaltung 24 und ein ODER-Glied OR₆ an das UND-Glied AO₇ abgegeben. Das Ausgangssignal der Verzögerungjschaltung 24 wird über einen Inverter In₆ an den

anderen Eingang des UND-Glieds AOg gegeben, wodurch in einem Vier-Bit-Intervall eine Binäroperation vorgenommen wird. Wenn der Code »λ« an dem UND-Glied AOe in der zuvor erwähnten Weise erfaßt wird, erscheint kein Ausgangssignal an dem Inverter Ing, wodurch der Einschreibbefehl vom UND-Glied ΑΟη für den zweiten Pufferspeicher 19 unterbrochen wird und die aus dem ersten Pufferspeicher 18 ausgelesenen Vier-Bit-Daten werden unterbrochen. Nach dem Vergehen einer Acht-Bit-Verzögerungszeit im Anschluß an die Erfassung des Codes »ä«, d. h. zu dem Zeitpunkt, zu dem der Buchstabe »A« ausgelesen wird, wird auch der Taktimpuls Φρ an das UND-Glied AO; gegeben. Das Ausgangssignal des UND-Gliedes AOi wird als ein Einschreibbefehl-Taktimpuls an den zweiten Pufferspeieher 19 gegeben. Ais Folge davon werden die Zeichen in dem Datenwort »ABC 12« als Acht-Bit-Zeichen über die Leitungen I» bis h und die UND-Glieder Au bis A\o auf den Leitungen /4 bis I\ an den zweiten Pufferspeicher 19 übertragen, wo sie gespeichert werden. Die so in dem zweiten Pufferspeicher 19 gespeicherten Daten werden bei Erhalt eines Auslese-Takt-Impulses Φ2 ausgelesen und nach einer Steuerung an einer Drucker-Steuerschaltung 20, die einen Decoder aufweist, von dem Drucker 21 ausgedruckt. Wie zuvor bereits erwähnt wurde, werden individuelle Daten in den seriell übertragenen Daten ausgelesen, übertragen und als zwei Arten von codierten Daten mit unterschiedlichen Anzahlen von Bits gespeichert, wodurch die Speicherkapazität, verglichen mit herkömmlichen Anordnungen, klein gemacht werden kann.

Obwohl bei dem zuvor beschriebenen Ausführungsbeispiel der Funktionscode »α« zur Bestimmung eines Acht-Bit-Zeichens unmittelbar vor Buchstaben-Daten, einem Acht-Bit-Zeichen entsprechend, eingefügt ist und unabhängig von dem Wort-Positionscode »wp« benutzt wird, wenn irgendwelche Buchstaben, numerischen und Funktionsdaten zusammen in einem Datenwort von derartig übertragenen Daten enthalten sind, können diese als Acht-Bit-Zeichen behandelt werden, wobei in diesem Fall jeder der beiden Code aus den zuvor erwähnten besonderen fünf Codes »101t« bis »1111« ausgewählt werden und jeder einzelne der so ausgewählten rositionscode kann als ein Code zur Bestimmung von Acht-Bit-Zeichen benutzt werden.

Die zuvor erwähnten, seriell übertragenen Daten können zusätzlich zu numerischen Daten einen Dezimalpunkt und Symbole +, —, x, : usw. aufweisen, die bereits bisher bei arithmetischen Operationen benutzt werden und die ebenfalls als Vier-Bit-Zeichen ausgedrückt werden können. In diesem Fall kann der zugeordnete besondere Code unter den zuvor erwähnten fünf besonderen Codes einschließlich der codierten Daten »1011« bis »1111« ausgewählt werden und die verbleibenden Codes können als die genannten seriell übertragenen Daten benutzt werden.

Hierzu 3 Blatt Zeichnungen

Claims (12)

Patentansprüche:

1. Verfahren zum Übertragen, Einspeichern und Ausspeichern von binärcodierten Datenblöcken, die aus unterschiedliche Anzahlen von Bit aufweisenden, seriell angeordneten Datenworten, zwischen denen jeweils ein Wortpositionscode angeordnet ist, gebildet werden, dadurch gekennzeichnet, daß die Zeichen der Datenworte jeweils aus η Bit gebildet werden, wenn die Zeichen numerisch sind, und jeweils aus m Bit gebildet werden, wenn die Zeichen Buchstaben-Zeichen sind oder als numerische Zeichen einem Buchstaben-Zeichen innerhalb des gleichen Datenwortes folgen, wobei π kleiner als m ist, daß ein η Bit aufweisender Funktionscode («) einem aus m Bit gebildeten Zeichen vorangestellt wird, das einem aus η Bit gebildeten Zeichen unmittelbar folgt, daß auch die Wortpositionscode (wp) aus η Bit gebildet werden und daß nach Erfassung eines Funktionscodes (λ) alle folgenden Zeichen als m-Bit-Zeichen behandelt werden, bis ein Wortpositionscode (wp) erfaßt wird, während alle übrigen Zeichen als n-Bit-Zeichen behandelt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Bit-Konfiguration aller Daten der /n-Bit-Zeichen in dem Datenblock nicht irgendeine Bit-Konfiguration aufweist, aus der der die n-Bit-Zeichen bestimmende Funktionscode («) gebildet ist.

3. Schaltungsanordnung mit einem Speicher zum seriellen Speichern von Datenblöcken, einer ersten Einrichtung zum seriellen Auslesen der Datenblöcke aus dem Speicher, einer zweiten Einrichtung zum Erfassen von von der ersten Einrichtung ausgelesenen Wortpositionscode zum Durchführen des Verfahrens nach Anspruch 1 oder 2, gekennzeichnet durch eine dritte Einrichtung (AO*, ACh) zum Steuern des Auslesens der Daten nach Maßgabe der Erfassung eines Funktionscodes (<x) und/oder eines Wortpositionscodes (wp) als /n-Bit- oder n-Bit-Zeichen.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Speicher (31) ein magnetischer Speicher ist.

5. Schaltungsanordnung nach Anspruch 3 oder 4, gekennzeichnet durch eine Eingabeeinrichtung (11) zum Eingeben der seriell übertragenen Daten in den Speicher (31).

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Eingabeeinrichtung (11) Anordnungen zum beliebigen Eingeben codierter Daten aufweist, daß eine fünfte Einrichtung (16) zur Bestimmung der Auslesezeit der Daten in Gruppen von Zeichen vorgesehen ist, die alle oder einen Teil der Wort-Daten bilden, wie sie von der Eingabeeinrichtung eingegeben sind, daß eine logische Schaltung (/4.1 bis Ag) mit der fünften Einrichtung derart verbunden ist, daß die eingegebenen codierten Daten in Abhängigkeit des zeitlichen Auftretens des Ausgangssignals der fünften Einrichtung als seriell codierte Daten auszulesen sind, daß die zweite Einrichtung (12) den Wortpositionscode (wp) in Abhängigkeit eines Ausgangssignals von der Eingabeeinrichtung erfaßt und daß eine sechste Einrichtung (OR\, ORi) in Abhängigkeit der dritten Einrichtung (AOa, AO5) als seriell übertragene Daten einen Datenblock in den Speicher(31) eingibt.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet daß die logische Schaltung (Λι bis Aa) eine erste Gruppe von logischen Bauelementen (A₁ bis A₄), mit denen die Daten von der Dateneingabeeinrichtung (11) als n-Bit-Zeichen in Abhängigkeit von den Ausgangssignalen der fünften Einrichtung (16) auszulesen sind, und eine zweite Gruppe von logischen Bauelementen (Ai bis Ae) aufweist die die erste Gruppe von logischen Bauelementen umfaßt mit der die Daten als n7-Bit-Zeichen auslesbar sind.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet daß die erste Gruppe von logischen Bauelementen (A\ bis A4) aus π UND-Gliedern besteht und als Steuereingangssignale codierte Daten von der Dateneingabeeinrichtung (11), Ausgangssignale von der fünften Einrichtung (16) und ein Steuersignal von der dritten Einrichtung (AO₄) erhält

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die zweite Gruppe von logischen Bauelementen (A\ bis A$) aus m UND-Gliedern besteht, die als Eingangs-Steuersignal codierte Daten von der Dateneingabeeinrichtung (11), ein Ausgangssignal von der fünften Einrichtung (16) und ein Steuersignal von der dritten Einrichtung (AOi, AO₅) erhält.

10. Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß eine siebte Einrichtung innerhalb der Dateneingabeeinrichtung (11) weitere Daten für den Wortpositionscode (wp) erzeugt.

11. Schaltungsanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die dritte Einrichtung (AO*, AOs, 17) eine einen Zähler (17) aufweisende logische Schaltung ist, mit der bei Erhalt eines Wort-Positionscodes (wp) ein Ausgangssignal zur Erzeugung von Daten als n-Bit-Zeichen an die logische Schaltung (A\ bis A₄) gebbar ist.

12. Schaltungsanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet daß die dritte Einrichtung (AO₄, AO₅, 17) eine einen Zähler (17) aufweisende logische Schaltung ist, mit der bei Erhalt des Funktionscodes (λ) an die logische Schaltung (Λι bis A_B) ein Eingangssignal zur Erzeugung von Daten als /n-Bit-Zeichen gebbar ist, wobei der Funktionscode («) ein anderer Code ist als die die Ziffern angebenden Code.