DE2505285A1

DE2505285A1 - Schaltungsanordnung zum einstellen der information bei einem programmierbaren ecl-festwertspeicher

Info

Publication number: DE2505285A1
Application number: DE19752505285
Authority: DE
Inventors: Ingo Dipl Ing Groeger
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1975-02-07
Filing date: 1975-02-07
Publication date: 1976-08-19
Also published as: FR2300397A1; DE2505285B2; DE2505285C3; FR2300397B1

Description

SIEMENS AKTISNGESELLSCHAFT München, den 7. Fet.1975

Berlin und München Witteisbacherplatz

VPA 75 P 2005 BRD

Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwertspeicher.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwert spei eher, bei dem zwischen den Zeilen- und Spaltenleitungen aus einem Schaltelement und einem unterbrechbaren Widerstand bestehende Speicherelemente angeordnet sind, bei dem die Unterbrechung der Widerstände durch einen von außen vorgegebenen Strom erfolgt, und bei dem für jede Zeilenleitung ein Zeilenschalter aus einem Differenzverstärker mit von Adressensignalen gesteuerten parallel geschalteten Steuertransistoren und einem Referenztransistor und aus einem mit den Kollektoren der Steuertransistoren und mit einer Zeilenleitung verbundener

ralger
Emitter/vorgesehen ist.

Bei programmierbaren Festwertspeichern in ECL-Technik sind Speicherelemente zwischen Zeilenleitungen und Spaltenleitungen matrixförmig angeordnet. Die Speicherelemente bestehen aus einem Schaltelement und einem unterbrechbaren Widerstand. Das Schaltelement kann z.B. ein Transistor oder eine Diode sein. Der unterbrechbare Widerstand besteht z.B. aus Ni Cr. Soll der programmierbare Festwertspeicher eingestellt v/erden, dann müssen die Widerstände (Speicherwiderstände) entsprechend der einzuspeichernden Information unterbrochen werden. Zum Beispiel entspricht einem unterbrochenen Widerstand eine binäre "1", einem nicht unterbrochenen Widerstand eine binäre "0". Die Unterbrechung der Widerstände erfolgt dadurch, daß durch sie ein entsprechend großer, von außen vorgegebener Strom geschickt

VPA 9/210/5008 Il/Pe -2-

609834/08 15 OR₁Q₁NAL INSPECTED

wird. Dies wird dadurch ermöglicht, daß an die Speicherelemente eine· entsprechend große Spannung angelegt wird und die Schaltelemente durchgeschaltet werden.

Zur Einstellung des programmierbaren Festwertspeichers ist darum eine besondere Schaltungsanordnung erforderlich. Sind die Speicherelemente zum Beispiel durch einen Transistor (Speichertransistor) und einem in dem Emitterzweig liegenden Speicherwiderstand realisiert, dann wird mit Hilfe der Schaltungsanordnung zum Einstellen der Information an die Basis des Speichertransistors eine solche Spannung angelegt, daß über die Kollektor-Emitter-Strecke der zum Unterbrechen des Speicherwiderstandes erforderliche Strom fließen kann. Nachdem der programmierbare Festwertspeicher eingestellt ist, ist die Aufgabe dieser Schaltungsanordnung beendet. Sie muß also so ausgeführt sein, daß der Aufwand an zusätzlich erforderlichen Bauelementen gering ist und daß durch ihr "Vorhandensein der Betrieb des Festwertspeichers nicht beeinträchtigt wird.

Die der Erfindung zugrundeliegende Aufgabe liegt darum darin, eine Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren SGL-Festwertspeicher anzugeben, die mit wenigen zusätzlichen Bauelementen auskommt und die den Betrieb des einmal eingestellten Festwertspeichers nicht mehr beeinträchtigt. Diese Aufgabe wird bei einer Schaltungsanordnung der oben angegebenen Art dadurch gelöst, daß ein Schalter vorgesehen ist, dessen Steuereingang zur Zeilenauswahl mit dem Referenztransistor verbunden ist und dessen gesteuerte Strecke zwischen einer umschaltbaren Betriebsspannungsquelle und einer Zeilenleitung angeordnet ist, daß die umschaltbare Betriebsspannungsquelle beim Lesevorgang einen ersten Wert hat, bei dem die Zeilenleitung von dem Schalter nicht beeinflußt wird, und daß die umschaltbare Betriebsspannung beim Einstellen der Information einen zweiten Wert hat, der den zur Unterbrechung der Widerstände der Speicherelemente erforderlichen Strom ermöglicht .

—3—

VPA 9/210/5008

609834/081 5

Bei der Schaltungsanordnung wird also der beim Lesen sowieso notwendige Zellenschalter mit herangezogen. Der Zeilenschalter steuert nämlich die Schaltungsanordnung und zwar mit dem beim normalen Lesen nicht benutzten Zweig des Differenzverstärkers.

Weiterbildungen der Erfindung ergeben sich aus den UnteranSprüchen.

Anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert. Es zeigen:

Fig.1 ein Blockschaltbild des programmierbaren Festwertspeichers, Fig.2 eine Speichermatrix,

Fig.3 einen Zeilenschalter zusammen mit der erfindungsgemäßen

Schaltungsanordnung zur Einstellung der Informationen, Fig.4 einen Leseverstärker,

Fig.5 eine Schaltungsanordnung zum Vorbereiten des Leseverstärkers, Fig.6 eine schaltbare Schaltungsanordnung zur Erzeugung des zur Unterbrechung der Speicherwiderstände erforderlichen Stromes,

Fig.7 eine umschaltbare Betriebsspannung, Fig.8 eine schaltbare Auswahlspannung, Fig.9 eine Schaltungsanordnung zur Erzeugung einer Referenzspannung, Fig.10 eine Schaltungsanordnung zur Erzeugung einer weiteren Referenzspannung.

In Figur 1 ist die Speichermatrix mit SMA bezeichnet. Die Speichermatrix besteht aus zwischen Zeilenleitungen und Spaltenleitungen angeordneten Speicherelementen SE. Die Zeilenleitungen sind mit ZL bezeichnet, die Spaltenleitungen mit SL. An den Kreuzungspunkten zwischen den Zeilenleitungen ZL und den Spaltenleitungen SL sind die Speicherelemente angeordnet. Diese bestehen im Ausführungsbeispiel aus einem Speichertransistor ST und einem in den Emitterzweig eingeschalteten Speicherwiderstand RS. Der Speicherwiderstand RS ist z.B. ein NiCr-Widerstand. Zur Auswahl der Zeilenleitungen bzw. Spaltenleitungen werden dem Festwertspeicher Adressensignale A0 bis A7 zugeführt. Die Adressen-

VPA 9/210/5008 -4-

609834/081 5

signale für die Zeilenleitungen werden in einem Adressenverstärker ADV 1 verstärkt. Die verstärkten Adressensignale werden dann den Zeilenschaltern ZS zugeführt. In diesen werden die Adressensignale auch decodiert. Entsprechend werden die Adressensignale für die Spaltenleitungen in einem Adressenverstärker ADV 2 verstärkt und dann einer Decodierschaltung DS zugeleitet. Mit der Decodierschaltung DS sind vier Spaltenschaltergruppen SS verbunden. Die Speichermatrix ist nämlich so aufgebaut, daß jeweils eine bestimmte Anzahl von Spaltenleitungen zu einer Bank zusammengefaßt sind. Je eine Gruppe von Spaltenschaltern bedient eine Bank von Spaltenleitungen. An die Spaltenleitingen sind auch die Leseverstärker LV angeschlossen, wobei jeder Bank von Spaltenleitungen ein Leseverstärker zugeordnet ist. Am Ausgang der Leseverstärker LV erscheinen die verstärkten Lesesignale. Dem Speicherbaustein wird noch ein Signal CE zugeleitet, durch das der Baustein ausgewählt wird. Das Signal CE" wird über eine Vorbereitungsschaltung KS den Leseverstärkern zugeführt. Schließlich ist noch die Schaltungsanordnung zur Einstellung der Information FS vorgesehen, an der die umschaltbare Betriebsspannungsquelle VCP angelegt wird.

Eine genauere Ausführung der Speichermatrix mit den unmittelbar mit den Zeilen- und Spaltenleitungen verbundenen Schaltkreisen ist in Figur 2 gezeigt. Die Speichermatrix des programmierbaren ECL-Speicherbausteins besteht im Ausführungsbeispiel aus zwei Zeilenleitungen ZL1 und ZL2 und zwei Bänken mit jeweils zwei Spaltenleitungen SL11 und SL12 bzw. SL21 und SL22. Die · Speicherelemente, die aus einem Speichertransistor ST und einem Speicherwiderstand RS bestehen, sind jeweils zwischen Zeilenleitungen ZL und Spaltenleitungen SL angeordnet. Die Basis des Speichertransistors ST ist mit einer Zeilenleitung ZL verbunden. Der unterbrechbare Speicherwiderstand RS liegt zwischen dem Emitter des Speichertransistors ST und einer Spaltenleitung SL. Der Kollektor des Transistors ST ist mit der umschaltbaren Be-

VPA 9/210/5008 -5-

6098 3 4/0815

Betriebsspannungsquelle VCP verbunden.

Die Zeilenleitungen ZL sind an der einen Seite mit einem Zeilenschalter ZS und der Schaltungsanordnung zum Einstellen der Information FS verbunden. Das heißt mit der Zeilenleitung ZL1 ist der Zeilenschalter ZS1 und eine Schaltungsanordnung FS1,mit der Zeilenleitung ZL2 der Zeilenschalter ZS2 und eine Schaltungsanordnung FS2 verbunden.

Die einen Enden der Spaltenleitungen SL sind über Spaltenschalt ertransi stören TR5, TR6 bzw. TR7, TR8 mit einer weiteren KonstantStromquelle S3 bzw. S4 verbunden. Die Spaltenschalter TR5, TR6 bzw. TR7, TR8 sind weiterhin an die Decodierschaltung DS1 und DS2 angeschlossen. Je zwei Spalt.enleitungen sind über die Spaltenschalteremitter zu einer Bank B zusammengefaßt, z.B. sind die Spaltenleitungen SL11 und SL12 zu der Bank B1 und die Spaltenleitungen SL21 und SL22 zu der Bank B2 zusammengefaßt. Die Emitter der Spaltenschaltertransistoren jeder Bank sind miteinander verbunden und führen für die Bank B1 zu dem Kollektor eines Transistors TR9 bzw. für die Bank B2 zu dem Kollektor eines Transistors TR1O, deren Emitter mit dem Bausteinauswahleingang CE verbunden sind. Die Basisanschlüsse der Transistoren TR9 und TR1O werden mit Hilfe eines Widerstandes und eines Transistors ZD angesteuert, der so geschaltet ist, daß er bei Erreichen einer bestimmten Sperrspannung öffnet.

An die Spaltenleitungen SL sind auch Leseverstärker LV1 und LV2 angeschlossen und zwar wird an einer Bank von Spaltenleitungen jeweils ein Leseverstärker angeschlossen. Die Ankopplung eines Leseverstärkers LV an eine Spaltenleitung SL erfogt über einen Lesetransistor LT. Zum Beispiel ist der Leseverstärker LV1 über den Lesetransistor LT1 mit der Spaltenleitung SL11 und über den Lesetransistor LT2 mit der Spaltenleitung SL12 verbunden. Entsprechend ist der Leseverstärker

V£A 9/210/5008 -6-

609834/081 5

-ο-

LV2 über den Lesetransistor LT3 mit der Spaltenleitung SL21 und über den Lesetransistor LT4 mit der Spaltenleitung SL22 verbunden. Im Kollektorzweig der einer Bank von Spaltenleitungen zugeordneten Transistoren LT ist jeweils ein Lastwiderstand RL eingefügt. Die Basisanschlüsse der Lesetransistoren LT liegen an einer Referenzspannung VB4. Den Leseverstärkern LV wird das Auswahlsignal P über eine Vorbereitungsschaltung KS (Fig.5) zugeführt. Außerdem sind die Leseverstärker LV1 bzw. LV2 mit den Punkten DA1 bzw. DA2 der Transistoren ZD verbunden. Dies ist erforderlich, um beim Einstellen der Information die Transistoren TR9 bzw. TR1O über die Ausgänge D1 bzw. D2 der Leseverstärker LV1 bzw. LV2 ansteuern zu können.

Die Konstantstroinquellen S sind alle gleichartig und in. bekannter Weise aufgebaut. Sie v/erden von einer Spannung VB2 gesteuert. VSS ist eine weitere Betriebsspannung.

Aus Figur 3 ergibt sich der Aufbau eines Zeilenschalters und der Schaltungsanordnung FS zur Einstellung der Informationen.

Der Zellenschalter besteht aus einem Differenzverstärker und aus einem an den Differenzverstärker angeschlossenen Emitterfolger. Der Differenzverstärker ist aus parallel angeordneten, von Adressensignalen T4, T5, To gesteuerten Steuertransistören TR1, TR2, TR3 und einem Referenztransistor RT, einer Konstantstromquelle S1 und einem Kollektorwiderstand RC1 aufgebaut. Dem Referenztransistor wird an der Basis die Referenzspannung VB1 zugeführt. An die Kollektoren der Steuertransistoren TR1, TR2 und TR3 ist die Basis des Emitterfolgertransistors TE1 angeschlossen. Sein Emitter führt zu der Zeilenleitung ZL. Er ist außerdem mit einer weiteren Konstantstromquelle S2 verbunden. Beide Konstantstromquellen werden durch die Spannung VB2 eingestellt. Da der Aufbau des Zeilenschalters bekannt ist, braucht auf ihn nicht weiter eingegangen zu werden. Die Decodierung der Adressensignale erfolgt mit Hilfe des Differenzverstärkers. Der Zellenschalter kann für mehr als zwei Zeilenleitungen verwendet werden..

VPA 9/210/5008 -7-

609834/0 815

Die Schaltungsanordnung zur Einstellung der Information im Festwertspeicher besteht aus einem Schalttransistor TR4 und drei in Kette geschalteten Emitterfolgerstufen TE2, TE3, TE4. Der Kollektor des Referenztransistors RT des Differenzverstärkers ist mit der Basis des Schalttransistors TR4 verbunden, außerdem mit einem zu der umschaltbaren Betriebsspannungsquelle VCP führenden Widerstand R1 und einem als Diode geschalteten Transistor D1. Der Schalttransistor TR4 hat in seinem Kollektorzweig einen Widerstand RC2, der außerdem mit der umschaltbaren Betriebsspannungsquelle VCP verbunden ist. Der Transistor der ersten Emitterfolgerstufe TE2 ist mit dem Kollektor des Schalttransistors TR4 verbunden. Die folgenden Emitterstufen sind jeweils an den Emitter der Emitterfolgertransistoren der vorhergehenden Emitterstufe angeschlossen. Der Emitter des Emitterfolgertransistors der letzten Stufe ist mit der Zeilenleitung ZL verbunden.

Beim Einstellen der Information wird wie beim normalen Lesevorgang die Zeilenleitung ZL mit Hilfe des Zeilenschalters ausgewählt. Sind die den Steuertransistoren TR1, TR2, TR3 des Differenzverstärkers zugeführten Adressensignale T4, T5 und T6 derart, daß die Steuertransistoren TR1, TR2 und TR3 gesperrt sind, dann gilt die zugeordnete Zeilenleitung ZL als ausgewählt. In diesem Falle wird die Kollektorspannung der gesteuerten Transistoren TR1, TR2 und TR3 über den Emitterfolger ΤΞ1 auf die Zeiienleitung ZL übertragen. Da nur ein sehr geringer Strom durch den Kollektorwiderstand RC1 fließt, ist diese Spannung ungefähr O Volt und auf der Zeilenleitung ZL stellt sich dann ungefähr eine Spannung von 0,8 Volt ein. Diese Spannung ist durch die Basis-Emitterspannung des Emitterfolgertransistors TE1 bedingt.

Hat dagegen zumindest ein Adressensignal T4, T5,T6 einen derartigen Wert, daß einer der Steuertransistoren TR1, TR2,TR3 im leitenden Zustand ist, so fließt der Strom der Konstantstromquelle S1 über diesen Steuertransistor und den Kollektorwider-

VPA 9/210/5008 -8-

609834/081 5

stand RC1. Der dadurch bedingte größere Spannungsabfall über den Widerstand RC1 bedingt eine negativere Kollektor-· spannung der Steuertransistoren TR1, TR2, TR3, die über den Emitterfolger ΤΞ1 auf die Zeilenleitung ZL übertragen wird. Dort stellt sich dann z.B. eine Spannung von -1,6 Volt ein. Eine solche Zeilenleitung ist nicht ausgewählt.

Der eben geschilderte Betrieb des Zeilenschalters wird sowohl beim Lesevorgang als auch bei der Einstellung der Speichermatrix benutzt.

Solange Informationen aus der Speichermatrix ausgelesen werden, wird die umschaltbare Betriebsspannungsquelle VCP auf O Volt gelegt. Dann ist die Spannung auf -aw£ der ausgewählten Zeilenleitung ZL so, daß die an die Zeilenleitung ZL angeschlossenen Speichertransistoren ST leitend gesteuert sind. Wird auch eine Spaltenleitung SL angesteuert, so kann über die Spaltenleitung die gespeicherte Information aus einem Speicherelement ausgelesen werden. Ist dagegen die Zeilenleitung ZL nicht ausgewählt, dann ist die auf der Zeilenleitung liegende Spannung so, daß die Speichertransistoren ST gesperrt bleiben. Die gespeicherte Information kann nicht ausgelesen werden.

B_eim Einstellen der Informationen in der Speichermatrix wird die umschaltbare Betriebsspannungsquelle VCP auf einen positiven Wert z.B. 6V gelegt. Die Auswahl einer Zeilenleitung ZL erfolgt aber wieder über den Zeilenschalter. Bei einar nicht ausgewählten Zeilenleitung ist zumindest einer der Steuertransistoren TR1, TR2, TR3 des zugeordneten Zeilenschalters leitend gesteuert. Dann aber ist der Referenztransistor RT des Zeilenschalters gesperrt. Der Schalttransistor TR4 der Schaltungsanordnung zum Einstellen der Information ist dagegen im leitenden Zustand. In diesem Falle liegt aber an der Basis des Transistors des ersten Emitterfolgers TE2 eine solche Spannung, die diesen sperrt. Ebenso sind die übrigen Emitterfolgerstufen TE3 und TE4 gesperrt. Das heißt, die positive Betriebsspannung VCP

VPA 9/210/5008 * -9-

609834/081 5

zu tier Zeilenleitung

kann nicht über die Emitterfolgerstufen/ZL gelangen. Vielmehr wird die Spannung auf der Zeilenleitung ZL wie beim Lesevorgang durch den Emitterfolger TE1 des Zeilenschalters festgelegt. Dieser Wert ist aber nicht so groß, daß die an die Zeilenleitung ZL angeschlossenen Speichertransistoren ST so aufgesteuert v/erden, daß ein zum Unterbrechen der Speicherwiderstände RS erforderlicher Strom fließen könnte.

Wird dagegen eine Zeilenleitung ZL ausgewählt, sind also alle Steuertransistoren TR1, TR2, TR3 des Differenzverstärkers gesperrt, dann ist der Referenztransistor RT im leitenden Zustand. Dann wird aber der Schalttransistor TR4 der Schaltungsanordnung zum Einstellen der Information in den Sperrzustand überführt. Die Folge ist, daß positives Potential an die Basis des Emitterfolgertransistors TE2 gelangt. Dieses wird über die folgenden Emitterfolgerstufen TEjS und TE4 auf die Zeilenleitung ZL übertragen. Dort stellt sich eine positive Spannung von z.B. +3,5 Volt ein. Diese Spannung auf der Zeilenleitung ZL genügt, um die an diese Zeilenleitung angeschlossenen Speichertransistoren ST so aufzusteuern, daß ein genügend großer Strom zur Unterbrechung der Speichertransistoren RS durch diese fließen kann.

Um aber ein bestimmtes Speicherelement auswählen zu können, muß zusätzlich noch die zugeordnete Spaltenleitung angesteuert werden. Dies geschieht mit Hilfe der Decoderschaltungen DS1, DS2. Die Auswahl der Spaltenleitungsbank erfolgt über die Signale an den Punkten DA1 bzw. DA2, die von den Datenausgangen D1 bzw. D2 her angesteuert werden.Über den Eingang für das Bausteinauswahlsignal CE kann dann der vorgegebene Strom zur Unterbrechung eines Speicherwiderstandes fließen (Fig.6).

Wird z.B. in das Speicherelement SE eine Information eingeschrieben, also der Widerstand RS1 unterbrochen, dann wird durch den Zellenschalter ZS1 die Zeilenleitung ZL1 ausgewählt und durch die Schaltungsanordnung FS eine positive Spannung von ca.+3,5 -Volt

VPA 9/210/5008 -10-

609834/081 5

auf die Zeilenleitung ZL1 gelegt. Zudem steuert der Spaltendecoäer DS1 den Spaltenschaltertransistor TR5 auf. Ebenso wird über den Ausgang D1 des Leseverstärkers LV1 an den Punkt DA1 eine Spannung angelegt, die den Transistor TR9 aufsteuert. Somit ist ein Stromweg von der umschaltbaren Betriebsspannungsquelle VCP über das Speicherelement SE, den Spaltenschaltertransistor TR5, den Transistor TR9 zum Eingang des Auswahlsignales CE" gegeben. Es kann somit der zum Unterbrechen des Speicherwiderstandes RS1 erforderliche Strom von der umschaltbaren Betriebsspannungsquelle VCP zum Eingang des Auswahlsignales CE fließen. Durch diesen Strom wird der Speicherwiderstand RS unterbrochen und damit die gewünschte Information in das Speicherelement SE eingespeichert. Auf die geschilderte Weise kann jedes Speicherelement ausgewählt und eingestellt werden.

In der Schaltungsanordnung zur Einstellung der Information in der Speichermatrix FS ist noch eine Diode D1 eingefügt. Diese ist notwendig, um beim Lesevorgang eine definierte Kollektorspannung an den Referenztransistor RT des Differenzverstärkers zu legen. Sonst würde nämlich für den Fall, daß der Referenztransistor RT im leitenden Zustand ist, über den Wider- ' stand R1, der einen verhältnismäßig großen Wert hat, ein Strom fließen, der einen Spannungsabfall an diesem Widerstand erzeugt, durch den der Betrieb des Zeilenschalters gestört wird.

Die Ausführung des Leseverstärkers LV ergibt sich aus Figur 4. Dessen Aufbau ist darum interessant, weil der Ausgang D des Leseverstärkers zur Auswahl der Spaltenleitungsbank B verwendet wird. Dazu wird an den Ausgang D eine entsprechende Spannung angelegt, die über den Widerstand RA zu dem Punkt DA des Basis« zweiges des Transistors TR9 bzw. TR1O führt. Auf diese Weise wird der Basis des Transistors TR9 bzw. TR1O ein Potential zugeleitet, durch das diese Transistoren in den leitenden Zustand

VPA 9/210/5008 ' -11-

60983A/08 1 5

gebracht werden. Die übrigen Bauelemente des Leseverstärkers sind für die Einstellung der Information in der Speichermatrix nicht erforderlich und brauchen darum nicht ausführlich erläutert zu werden. Der Leseverstärker besteht aus einem Emitterfolger TE6, einem Differenzverstärker DV2 und einem weiteren Emitterfolger TE7. Mit Hilfe des Transistors T3 wird der Leseverstärker eingeschaltet, VB3 ist eine Referenzspannung.

Aus Fig.5 ergibt sich eine Schaltungsanordnung KS zur Vorbereitung des Leseverstärkers. Durch sie wird das Bausteinauswahlsignal CE in eine Form gebracht, die zur Ansteuerung des Leseverstärkers LV geeignet ist. Die Schaltungsanordnung besteht aus einem Differenzverstärker DV3 und einem Emitterfolger TE8. VB ist eine Referenzspannung.

Die Decoderschaltungen DS können prinzipiell entsprechend dem Zellenschalter (Fig.3) aufgebaut sein, wobei allerdings die Ausgangspotentiale der Decoderschaltungen sich von den Ausgangspotentialen des Zeilenschalters unterscheiden.

Figur 6 zeigt die schaltbare Schaltungsanordnung zur Erzeugung des vorgegebenen Stromes zur Unterbrechung der Speicherwiderstände. Diese Schaltungsanordnung ist nicht auf dem Speicherbaustein angeordnet. Der Strom wird also dem Speicherbaustein von außen zugeführt und zwar am Eingang für das Bausteinauswahlsignal CE. Die Schaltungsanordnung enthält einen Generator GR1, der zwei Spannungen U1 und U2 des im Generator GR1 dargestellten Verlaufs erzeugt. Der Ausgang des Generators GR1 ist mit der Basis eines Schalttransistor.s T5 verbunden. Der Schalttransistor T5 ist über einen Widerstand RE5 an die Spannung U2 angeschlossen. Am Kollektor liegt eine Diode D5, die außerdem mit einer Abfangsspannung VCL verbunden ist. Der Kollektor des Schalttransistors ist an den Eingang für das Bausteinauswahlsignal CE angeschlossen. Die Diode D5 verhindert, daß die Kollektorspannung zu stark absinkt.

VPA 9/210/5008 -12-

609834/0815

Aus Figur 7 ergibt sich, wie die umschaltbare Betriebsspannung VCP aus Betriebsspannungen U3 und U4 erzeugt werden kann. Sie bpstehtais einem Transistor T6, einem als Diode geschalteten Transistor D6 und einem an die Basis des Transistors T6 angeschlossenen Generator GR2. Der Generator GR2 legt an die Basis des Transistors T6 zwei Spannungen der im Generator dargestellten Art an, durch die der Transistor T6 ein- und ausgeschaltet wird. An dem Emitter des Transistors T6, der mit der Diode D6 zusammengeschaltet ist, wird die umschaltbare Betriebsspannung VCP abgenommen. Auch die Schaltungsanordnung gemäß Fig.7 ist ebenfalls nicht auf dem Speicherbaustein angeordnet.

In Figur 8 ist die Schaltung gezeigt, die am Ausgang D des Leseverstärkers LV angeschlossen ist. Mit ihrer Hilfe wird die Spaltenleitungsbank ausgewählt. Sie besteht aus einem Generator GR3, aus zwei komplementären Transistoren T10 und T11, deren Basisanschlüsse und deren Emitter zusammengeschlossen sind und aus einem Widerstand R10. An dem Kollektor des Transistors T10 liegt die Spannung U5, am Kollektor des Transistors T11 die Spannung ü*6 an. Der Generator GR3 schaltet einmal den Transistor T10, das andere mal den Transistor T11 ein. Die in Figur 8 dargestellte Schaltung ist nicht auf dem Speicherbaustein angeordnet.

Aus Figur 9 ergibt sich eine Schaltungsanordnung, durch die die Referenzspannung VB2 erzeugt werden kann. Sie besteht aus Transistoren T12, T13 und Widerständen R12,R13,R14,R15.

Figur 10 zeigt eine Schaltung, mit der die übrigen Referenzspannungen VB, VB1, VB3, VB4, VBf? gewonnen werden können. Sie ist aus Transistoren T14, T15, T16 und Widerständen R16, R17, R18 aufgebaut. Die von der Schaltung abgegebenen Referenzspannungen können selbstverständlich abhängig von der Dimensionierung der verwendeten Bauelemente verschieden groß sein.

VPA 9/210/5008 -13-

609 83 4/0815

Der Vorteil der erfindungsgemäßen Schaltungsanordnung
besteht darin, daß diese Schaltungsanordnung allein
durch das Umschalten einer Spannungsquelle eingeschaltet wird. Die Auswahl der Zeilenleitung erfolgt aber wie
beim Lesevorgang durch den Zeilenschalter. Aus diesem
Grunde kann der Aufwand für die erfindungsgemäße Schaltungsanordnung sehr gering gehalten werden. Ein weiterer Vorteil ist, daß die zum Einstellen der Information in der
Speichermatrix erforderliche Leistung ausschließlich von der umschaltbaren Spannungsquelle aufgebracht wird. Die
normale Funktion der Speichermatrix und ihre Ansteuerung wird durch die erfindungsgemäße Schaltungsanordnung nicht beeinträchtigt.

4 Patentansprüche
10 Figuren

VPA 9/210/5008 -14-

609834/0815

Claims

Patentansprüche

Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwertspeicher, bei dem zwischen Zeilen- und Spaltenleitungen die aus einem Schaltelement und einem unterbrechbaren Widerstand bestehenden Speicherelemente angeordnet sind, bei der die Unterbrechung der Widerstände durch einen von außen vorgegebenen Strom erfolgt, bei dem für jede Zeilenleitung ein Zeilenschalter aus einem Differenzverstärker mit von Adressensignalen gesteuerten, parallel geschalteten Steuertransistoren und einem Referenztransistor und aus einem an die Kollektoren der Steuertransistoren und an eine Zeilenleitung angeschlossenen Emitterfolger vorgesehen ist, dadurch gekennzeichnet, daß ein Schalter vorgesehen ist, dessen Steuereingang zur Zeilenleitungsauswahl mit dem Referenztransistor (RT) verbunden ist, dessen gesteuerte Strecke zwischen einer umschaltbaren Betriebsspannungsquelle (VGP) und der Zeilenleitung ZL angeordnet ist, daß die umschaltbare Betriebsspannungsquelle (VCP) beim Lesevorgang einen ersten Wert hat, bei dem die Zeilenleitung von dem Schalter nicht beeinflußt wird, und daß die umschaltbare Betriebsspannungsquelle (VCP) beim Einstellen der Information im programmierbaren Festwertspeicher einen zweiten Wert hat, der den zur Unterbrechung der Widerstände (RS) der Speicherelemente erforderlichen Strom ermöglicht.
2. Schaltungsanordnung nach Anspruch 1, geknnzeic hn e t durch einen Schalter aus einem ersten Schalttransistor (TR4), dessen Basis mit dem Referenztransistor (RT7) und über einen Widerstand (R1) mit der umschaltbaren Betriebsspannungsquelle (VCP) verbunden ist, dessen Kollektor über einen zweiten Widerstand (RC2) mit der umschaltbaren Betriebsspannungsquelle (VCP) und dessen Emitter mit einer Betriebsspannungsquelle (O Volt) verbunden ist, aus drei in Kette

VPA 9/210/5008 \ -15-

609834/081 5

angeordneten Emitterfolgerstufen, deren Transistoren mit ihren Kollektoren mit der umschaltbaren Betriebsspannungsquelle (VCP) verbunden sind und bei denen die Basis des ersten Emitterfolgertransistors (TE2) mit dem Kollektor des Schalttransistors (TR4), die Ba^isanscblüsse des zweiten und des dritten Emitterfolgertransistors (TE3, ΤΞ4) mit dem Emitter des vorhergehenden Emitterfolgertransistors und der Emitter des letzten Emitterfolgertransistors (ΤΞ4) mit einer Zeilenleitung (ZL) verbunden ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet , daß am Verbindungspunkt zwischen erstem Widerstand (R1) und Kollektor des Referenztransistors (RT) eine Diode (D1) vorgesehen ist, die an die Betriebsspannungsquelle (O Volt) angeschlossen ist.
4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Schaltelement eines Speicherelementes aus einem Transistor (ST) besteht, dessen Steuereingang mit einer Zeilenleitung (ZL), dessen Emitter über den unterbrechbaren Widerstand (RS) mit einer Spaltenleitung (SL) und dessen Kollektor mit der umschaltbaren Betriebsspannungsquelle (VCP) verbunden ist.

VPA 9/210/5008

609834/0815

Leerseite