[go: up one dir, main page]

DE2441170C2 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2441170C2
DE2441170C2 DE2441170A DE2441170A DE2441170C2 DE 2441170 C2 DE2441170 C2 DE 2441170C2 DE 2441170 A DE2441170 A DE 2441170A DE 2441170 A DE2441170 A DE 2441170A DE 2441170 C2 DE2441170 C2 DE 2441170C2
Authority
DE
Germany
Prior art keywords
layer
silicon
oxidation
oxide
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2441170A
Other languages
English (en)
Other versions
DE2441170A1 (de
Inventor
Peter William Dellar Chandlersford Hampshire Webb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2441170A1 publication Critical patent/DE2441170A1/de
Application granted granted Critical
Publication of DE2441170C2 publication Critical patent/DE2441170C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Description

a) auf die Oberfläche des Siliciumkörpers wird eine Oxidationsmaske aufgebracht, deren Fenster dem Muster der zu bildenden versenkten Siliciumoxidschicht entsprechen,
b) durch die Fenster der Oxidationsmaske hindurch wkd der Siliciumkörper in denjenigen Bereichen ausgehöhlt, in denen die versenkte Siliciumoxidschicht zu bilden ist,
c) der Siliciumkörper wird einer Oxidationsbehandlung unterworfen, dadurch gekennzeichnet, daß zwischen den Verfahrensschritten b) und c) die Seitenwände der ausgehöhlten Bereiche (6) des Siliciumkörpers (3) mit einer gegen Oxidation schützenden Maskierungsschicht (16) abgedeckt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maskierungsschicht (16) vom Boden (7) der ausgehöhlten Bereiche (6) bis zu der Oxidationsmaske (5) reicht.
3. Verfahren nach Anspruch 1 oder 2, bei dem die Aushöhlung durch Ätzung unter Verwendung der Oxidationsmaske als Ätzmaske gebildet wird, wobei die Oxidationsmaske lateral unterätzt wird dergestalt, daß ihr Rand über den Rand der Aushöhlung hinausragt, dadurch gekennzeichnet, daß das Material der Maskierungsschicht (16) zunächst sowohl auf der Oxidationsmaske (5) als auch an den Seitenwänden und dem Boden der Aushöhlung (6) aufgebracht wird, daß das so aufgebrachte Material der Maskierungsschicht (16) dann mit einem strahlungsempfindlichen Positivlack (19) überzogen wird, der in der Aushöhlung (6) bis zum Rand der Oxidationsmaske (5) reicht, daß der Positivlack (19) dann mit einer Strahlung belichtet wird, wobei der Positivlack (19) an den Seitenwänden der Aushöhlung (6) du,"ch den Rand der Oxidationsmaske (5) gegen Belichtung abgeschirmt wird, daß anschließend der belichtete Teil des Positivlacks (19) entfernt wird und daß das Material der Maskierungsschicht (16) dann überall dort weggeätzt wird, wo es nicht mehr mit dem Positivlack (19) überzogen ist, wobei der verbleibende Teil des Positivlacks (19) als Ätzmaske dient.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß vor dem Aufbringen des Positivlacks (19) auf das Material der Maskierungsschicht (16) eine dünne strahlungsundurchlässige Schicht (18) aufgebracht wird, die den Positivlack (19) an den Seitenwänden der Aushöhlung zusätzlich gegen die Belichtung abschirmt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die dünne strahlungsundurchlässige Schicht (18) aus Metall besteht.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Material der Maskierungsschicht (16) während des Verfahrensschritts c) in ein isolierendes Oxid umgewandelt wird, daß auf der Halbleiteranordnung belassen
wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Maskierungsschicht (16) so dünn hergestellt wird, daß ihr Materia! während des Verfahrensschritts c) vollständig in das isolierende Oxid umgewandelt wird.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Maskierungsschicht (16) Siliciumnitrid enthält.
9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die versenkte Siliciumoxidschicht (8) bis zu einer Dicke gebildet wird, die der doppelten Tiefe der Aushöhlung (6) entspricht, so daß eine nahezu ebene Oberfläche der Halbleiteranordnung erzielt wird.
Die Erfindung betrifft ein Verfahren zu Herstellung einer Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruchs 1..
Ein Verfahren dieser Art ist aus der DE-OS 21 33 978 bekannt.
Ein solches Verfahren kann bei der Herstellung verschiedener Halbleiteranordnungen, z. B. diskreter Transistoren cder integrierte Schaltungen, verwendet werden. In den GB-PS 12 08 576 - 12 08 578 und 12 35 177 — 12 35 179 sind Verfahren zur Herstellung einer HaIbleiteranordnung beschrieben, bei denen eine Oberfläche eines aus Silicium bestehenden Teiles eines Körpers einer Oxidationsbehandlung unterworfen wird, während die genannte Oberfläche selektiv gegen Oxidation durch eine darauf aufgebrachte Maskierungsschicht maskiert ist. An der Stelle des nicht maskierten Teiles der genannten Oberfläche wächst ein Oxid des Süiciums in dem Silicium an zur Bildung einer Siliciumoxidschicht, die wenigstens über einen Teil ihrer Dicke in den Teil des Siliciumkörpers versenkt ist. Eine derartige örtliche Oxidation von Silicium ist unter der abgekürzten Bezeichnung >» LOCOS« bekannt und ist in einem Aufsatz von Appels und Kooi und anderen mit dem Titel »Local oxidation of silicon and its application in semiconductor device technology« in Philips Research Reports, 25, Nr. 2(April 1970), Seiten 118-132 beschrieben.
Die Maskierungsschicht besteht z. B. aus Siliciumnitrid oder aus Siliciumnitrid auf einer dünnen Siliciumoxidschicht (mit einer Dicke von einigen Zehn nm).
Wie in der GB-PS 12 08 577 beschrieben ist, kann die Siliciumoxidschicht über mehr als die Hälfte ihrer Dicke in das Silicium versenkt werden, wenn der nicht maskierte Teil der Oberfläche nicht nur einer Oxidationsbehandlung sondern auch noch einer Materialentfernungsbehandlung unterworfen wird. Es ist bekannt, eine Aushöhlung in der Oberfläche an der Stelle zu bilden, an der die versenkte Siliciumoxidschicht gebildet werden muß. Eine derartige Aushöhlung kann dadurch gebildet werden, daß vor der Oxidation Silicium von dem genannten nicht maskierten Teil der Oberfläche abgeätzt wird. Die Aushöhlung kann auch dadurch gebildet werden, daß der nicht maskierte Teil oxidiert und das gebildete Siliciumoxid weggeätzt wird, wonach dann die genannte Siliciumoxidschicht dadurch gebildet wird, daß aufs neue oxidiert wird.
h5 Die Tiefe einer derartigen Aushöhlung kann entsprechend der gewünschten Dicke der Oxidschicht gewählt werden, so daß die Oxidschicht über praktisch ihre ganze Dicke in den Teilen des Siliciumkörpers versenkt ist.
Siliciumoxid weist ein spezifisches Volumen auf, das etwa gleich dem Zweifachen des spezifischen Volumens der, Siliciums ist, aus dem dieses Siliciumoxid durch Oxidation erhalten ist. so daß eine Aushöh/ung mit einer Tiefe von etwa 1 μιτι erforderlich ist, um eine 2 μΐη dicke Oxidschicht völlig zu versenken. Auf diese Weise kann eine praktisch ebene Oberfläche aus Siliciumoxid und Silicium in der hergestellten Halbleiteranordnung erhalten werden. Die nach der Oxidation erhaltene Oberfläche ist aber nicht völlig eben, weil am Rande der Oxidschicht, der an die genannte Maskierungsschicht grenzt, eine kleine Erhöhung gebildet werden wird. Diese kleine Erhöhung wird wegen der Form ihres Querschnittes auch als »Vogelkopf« bezeichnet; die Erhöhung wird infolge des größeren spezifischen Volumens von Siliciumoxid bei der an den Seitenwänden der Aushöhlung erfolgenden lateralen Oxidation gebildet Diese Erscheinung wurde bereits von Appels und Paffen in »Philips Research Reports«, Heft 26, Nr. 3, (Juni 1971), Seiten 157—165 beschrieben. Wenn die gegen Oxidation maskierende Schicht eine zusammengesetzte Schicht aus Siliciumnitrid auf Siliciumoxid ist, wird neben dem »Vogelkopf« ein Oxid-»Schnabel« gebildet. Das Vorhandensein dieses Schnabels läßt sich durch eine zusätzliche Zufuhr von Sauerstoff erklären, die seitlich durch die dünne Oxidschicht der zusammengesetzten Maskierungsschicht hin erfolgt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art so auszugestalten, daß die Größe des Vogelkopfes herabgesetzt wird.
Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 gekennzeichnete Erfindung gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Durch das Verfahren nach der Erfindung kann die Größe entstehender Oxid-»Vogelköpfe« erheblich herabgesetzt oder ihre Bildung sogar verhindert werden. Man kann in der Maskierungsschicht ein ähnliches Material verwenden wie in der Oxidationsmaske.
Vorzugsweise wird die Maskierungsschicht derart angebracht, daß sie sich der Oxidationsmaske anschließt, so daß laterale Oxidation über die ganze Seitenwand der Aushöhlung gehemmt wird.
Unter Verwendung der Oxidationsmaske als Ätzmaskierungsschicht kann die Aushöhlung auf einfache Weise durch eine Ätzbehandlung gebildet werden, während der eine seitliche Ätzung an der Seitenwand der Aushöhlung unter dem Rande der Oxidationsmaske stattfindet, so daß der genannte Rand seitlich über der genannten Aushöhlung hervorragt.
Ein derartiger hervorragender Oxidationsmaskenrand kann zusammen mit einem strahlungsempfindlichen Positivlack zur Bildung der Maskierungsschicht auf den Seitenwänden der Aushöhlung verwendet werden, ohne daß eine äußere Maske in bezug auf das Muster der Oxidationsmaske und auf die bereits angebrachte Aushöhlung ausgerichtet zu werden braucht. In diesem Zusammenhang sei auf die GB-PS 13 11 509 verwiesen, in der ein Verfahren zum Ätzen einer Oberfläche unter Verwendung einer Maske beschrieben ist, die eo einen Teil der Oberfläche gegen das Ätzmittel maskiert, wobei die zu ätzende Oberfläche mit dieser Maske in Form einer Ät/.maskierungsschichi versehen wird, die für Strahlung undurchlässig ist, die in einem nächsten Schrill des Verfahrens zur Belichtung eines Photolackes b5 verwendet wird. Dabei wird eine Behandlung entweder während des Anbringcns eier Maske oder in einem darauffolgenden Schritt durchgeführt, mit deren Hilfe eine Aussparung zwischen einem Rand der Maskierungsschicht und dem unterliegenden Teil der Oberfläche gebildet wird, wonach die Maskierungsschicht und der nicht maskierte Teil der Oberfläche mit einem positiven Photolack überzogen wird, der bis in die genannte Aussparung unter dem Rande der Maskierungsschicht vordringt. Wenn die genannte Strahlung auf die Oberfläche gerichtet wird, um den Photolack zu belichten, wird der Photolack in der genannten Aussparung gegen die Einwirkung der Strahlung durch den Rand der Maskierungsschicht abgeschirmt. Der belichtete Teil des Photolacks wird dann entfernt, damit der zu ätzende Teil der Oberfläche freigelegt wird, wonach der freigelegte Teil der Oberfläche geätzt wird.
Unter einem strahlungsempfindlichen Positivlack ist hitr ein strahlungsempfindlicher Lack zu verstehen, von dem eine Schicht erhalten werden kann, von der, nachdem sie der betreffenden Strahlung, für die der Lack empfindlich ist, ausgesetzt worden ist, die bestrahlten Teile besser als die unbestrahlten Teile in bestimmten Längsmitteln löslich sind. Es sind mehrere strahlungsempfindliche Positivlacke, insbesondere Photolacke käuflich erhältlich.
Nach der Bildung der Aussparung kann die Maskierungsschicht auf folgende Weise gebildet werden:
Eine Scnicht des Materials der Maskierungsschicht wird auf der Oxidationsmaske sowie in der Aushöhlung, einschließlich der Seitenwände der Aushöhlung, angebracht; das Material der Maskierungsschicht wird mit einem strahlungsempfindlichen Positivlack überzogen, wobei dieser Lack auch bis unterhalb des hervorragenden Randes der Oxidationsmaske vordringt. Die Strahlung wird auf die Oberfläche des strahlungsempfindlichen Positivlackes gerichtet, um diesen Lack zu belichten, wobei der Lack auf den Seitenwänden der Aushöhlung unterhalb des genannten hervorragenden Randes gegen Belichtung abgeschirmt wird; der bestrahlte Lack wird entfernt und das Material der Maskierungsschicht wird an den Stellen, an denen diese Schicht nicht mit dem Lack überzogen ist, weggeätzt, wobei der verbleibende Lack, der sich auf dem Teil des Materials der Maskierungsschicht auf den Seitenwänden der Aushöhlung befindet, als Ätzmaske dient.
Wenn die Oxidationsmaske aus einem Material, wie Siliciumnitrid, besteht, kann die Maskierungsschicht ungenügend undurchlässig sein, um an sich einen als strahlungsempfindlicher Lack verwendeten Photolack unter ihrem hervorragenden Rand gegen die anzuwendende Strahlung abzuschirmen. Vorzugsweise wird in diesem Falle eine dünne undurchsichtige Schicht, z. B. aus einem Metall, wie Aluminium oder Chrom, vor dem Anbringen des Photolacks auf der Oxidationsmaske und in der Aussparung niedergeschlagen, so daß während der Bestrahlung die undurchsichtige auf der Oxidationsmaske befindliche Schicht dafür sorgt, daß der Photolack auf der Seitenwand der Aussparung gegen die Bestrahlung abgeschirmt wird.
Die Maskierungsschicht kann aus einem Material bestehen, das in der hergestellten Halbleiteranordnung beibehalten werden kann. Diese Schicht kann aber auch aus einem Material bestehen, das während der Oxidationsbehandlung in ein, 7. B. isolierendes, Oxid umgewandelt wird, das in der hergestellten Halbleiteranordnung beibehalten wird. Vorzugsweise wird zu diesem Zweck in der Maskierungsschicht Siliciumnitrid verwendet. Die Maskierungsschicht kann so dünn sein, daß wahrend der Oxidationsbehandlung die ganze Schicht in ein isolierendes Oxid umgewandelt wird. Dabei kann
gegen Ende der Oxidationsbehandlung ein wenig unterliegendes Silicium an den Seitenwänden der Aushöhlung oxidiert werden. Auf diese Weise kann der Siliciumteil, der von der ersten Oxidationsmaske maskiert war, seitlich von in situ gebildetem Siliciumoxid begrenzt werden.
Die Erfindung wird nachstehend beispielsweise an Hand der Zeichnung näher erläutert. Es zeigen
F i g. 1 und 2 Querschnitte durch einen Teil eines SiIiciumkörpers während der ersten Stufe der Herstellung einer Halbleiteranordnung unter Verwendung von LO-COS-Techniken;
F i g. 3 und 4 Querschnitte durch einen dem Teil nach Fig. 1 und 2 entsprechenden Teil nach einem üblichen LOCOS-Oxidationsschritt, wobei angewachsene »Vogelköpfe« und »Schnäbel« aus Oxid dargestellt sind;
F i g. 5 bis 8 Querschnitte durch einen Teil des Halbleiterkörpers nach F i g. 2 während darauffolgender Bearbeitungsschritte unter Anwendung des Verfahrens nach der Erfindung;
F i g. 9 einen Querschnitt durch einen Teil der Körpers nach den F i g. 1,2,5,6,7 und 8 nach Oxidation, und
Fig. 10 einen Querschnitt durch einen Bipolartransistor, der durch ein Verfahren erhalten worden ist, von dem die F i g. 1,2 und 5 bis 9 verschiedene Stufen zeigen.
Bei dem nun zu beschriebenden LOCOS-Verfahren wird eine Siliciumnitridschicht t auf einer Hauptoberfläche 2 eines einkristallinen Siliciumkörpers 3 niedergeschlagen. Das Siliciumnitrid kann aus einem strömenden Gas, das z. B. Silan und Ammoniak enthält, niedergeschlagen werden, während der Siliciumkörper auf einer Temperatur von z. B. etwa 8000C gehalten wird. Die Dicke der Schicht kann z. B. 0,15 μπι sein. In F i g. 1 ist nur ein Teil des Körpers 3 und der Schicht 1 dargestellt.
Dann wird eine Oxidschicht 4 auf der Nitridschicht 1, z. B. durch thermische Oxidation des Nitrids oder durch Niederschlagen, gebildet. Im Falle niedergeschlagenen Oxids kann die Schicht 4 eine Dicke von z. B. 0,2 μπι aufweisen. Durch Anwendung einer photolithographischen Ätztechnik wird die Oxidschicht 4 selektiv entfernt, wodurch eine Oxidmaske auf der Schicht 1 erhalten wird, um ein gewünschtes Muster in der Siliciumnitridschicht zu definieren. Unter Verwendung dieser Oxidmaske als Ätzmaske wird die Nitridschicht 1 durch Ätzen in Phosphorsäure selektiv entfernt Das verbleibende Nitrid dient dann als Ätz- und Oxidationsmaske 5 beim örtlichen Ätzen und Oxidieren des Teiles 3 des Siliciumkörpers.
Fig. 2 zeigt eine derartige Maske 5 in Form einer isolierten Insel.
In der Oberfläche 2 des Teiles 3 des Siliciumkörpers wird nun durch Wegätzen des freigelegten Siliciums eine Aushöhlung in Form einer Nut 6 gebildet. Die Tiefe der Nut 6 wird in Übereinstimmung mit der Dicke des in situ zu bildenden versenkten Oxids und mit dem gewünschten Oberflächenprofil des Siliciums und des Oxids gewählt Um das in situ gewachsene Oxid völlig zu versenken, ist eine Nuttiefe gleich etwa der Hälfte der Oxiddicke erforderlich.
Das erhaltene Profil der Siliciumoberfläche 2, 7 und die Oxidationsmaske 5 sind in F i g. 2 dargestellt Statt das freigelegte Silicium zur Bildung dieser vertieften Oberfläche zu ätzen, könnte das freigelegte Silicium auch oxidiert werden, um eine Oxidschicht teilweise in die Oberfläche zu versenken, wonach diese Oxidschicht weggeätzt werden kann, um dieselbe Oberflächenstruktur 2,7 wie nach F i g. 2 zu erhalten. Dieses andere Verfahren umfaßt jedoch einen zusätzlichen Oxidationsschritt.
Bei einem üblichen LOCOS-Verfahren wird die vertiefte Siliciumoberfläche 2, 7 nach F i g. 2 anschließend einer Oxidationsbehandlung unterworfen, z. B. dadurch, daß sie feuchtem Sauerstoff bei einer Temperatur von 1000"C ausgesetzt wird. Die Oxidationsmaske 5 maskiert den verbleibenden Teil 2 der ursprünglichen Silieiumoberfläche gegen Oxidation, während das Siliciumoxid in dem unmaskierten vertieften Teil 7 zur Bildung einer in den Teil 3 des Siliciumkörpers versenkten Siliciumoxidschicht 8 anwächst. Die erhaltene Struktur ist in F i g. 3 dargestellt. Die Oxidschicht 8 umgibt seitlich einen mesaförmigen Oberflächenteil 10 des Teiles 3. Die ursprüngliche, vertiefte Oberfläche 2, 7 ist mit gestricheiten Linien angegeben. Es sei bemerkt, daß sich am Rande der Oxidschicht 8 ein kleiner Buckel 9 befindet, der den Rand der Nitridmaskierungsschicht 5 heraufdrückt. In einem praktischen Beispiel, bei dem eine derartige 2 μηι dicke Oxidschicht 8 gebildet war, wurde eine Buckelhöhe von 0,8 μπι über der Siliciumoberfläche 2 gemessen. Im allgemeinen wird eine derartige Buckelhöhe während der darauffolgenden Ätzbehandiung, z. B. beim Freilegen von Kontaktfenstern für die Halbleiteranordnung, etwas herabgesetzt.
F i g. 4 zeigt eine etwas andere Struktur, die erhalten wird, wenn die Oxidationsmaske 5 aus Siliciumnitrid auf einer dünnen Siliciumoxidschicht 11 angebracht ist. In diesem Falle hat sich außer einem kleinen Buckel 9 am Runde der versenkten Oxidschicht 8 ein gewachsener Siliciumoxidschnabel 12 gebildet. Die Buckel 9 werden als »Vogelköpfe« und der Schnabel 12 wird als »Vogelschnabel« bezeichnet; der Grund dafür geht aus dem Querschnitt durch das Oxid nach F i g. 4 hervor. Im allgemeinen werden die Buckel 9 durch die Volumenvergrößerung während der lateralen Oxidation von den Seitenwänden der Nut 6 her erhalten, infolge der Tatsache, daß das gebildete Siliciumoxid ein größeres spezifisches Volumen als das ursprüngliche Silicium aufweist. Der Schnabel 12 wird durch beschleunigte laterale Oxidation entlang der Oxidschicht 11 unter der Nitridschicht 5 wegen der Diffusion von Sauerstoff über das Oxid erhalten.
Bei dem im folgenden beschriebenen LOCOS-Verfahren nach der Erfindung werden aber Maßnahmen getroffen, um die Oxidation von Silicium an der Seitenwand der Nut 6 in bezug auf die am Boden der Nut 6 herabzusetzen.
F i g. 5 zeigt in vergrößertem Maßstab den Teil der im Block 15 der F i g. 2 dargestellten Struktur, der erhalten
so wird, nachdem eine weitere Siliciumnitridschicht 16 auf der Oxidationsmaske 5 und auf der ganzen freigelegten Siliciumoberfläche der Nut 6 angebracht worden ist. Auf dieser Nitridschicht 16 ist eine Oxidschicht 17 angebracht Wie nachstehend beschrieben wird, wird ein Teil dieser Oxidschicht 17 danach als Ätzmaske während einer Ätzbehandlung zur Entfernung der zweiten Nitridschicht 16 verwendet, ausgenommen an der Stelle, an der diese sich auf der Seitenwand der Nut 6 unter dem hervorragenden Rand der Oxidationsschicht 5 befindet Um dies zu erreichen werden die folgenden Schritte durchgeführt
Wie in F i g. 6 dargestellt ist, wird ein Metall, z. B. Aluminium oder Chrom, im Vakuum zur Bildung einer dünnen Schicht 18 auf der Oberfläche der Schicht 16,17 niedergeschlagen. Die ganze erhaltene Oberfläche wird auf übliche Weise mit einer Schicht aus einem üblichen Positivlack 19 überzogen, die bis unterhalb des hervorragenden Randes vordringt. Dann wird Ultraviolett-
strahlung auf die Oberfläche der Photolackschicht 19 gerichtet, die auf diese Weise der Strahlung ausgesetzt wird, ausgenommen an der Stelle, an der sie unter dem genannten hervorragenden Rand abgeschirmt wird. Um dafür zu sorgen, daß die Ultraviolettstrahlung nicht bis zu dem Lack auf den Seitenwänden der Nut unter dem hervorragenden Rand vordringt, ist die dünne Schicht 18 zur Bildung einer undurchscheinenden Schicht auf den Nitrid- und Oxidschichten 5, 4, 16 und 17 angebracht. Der belichtete Photolack wird danach durch Lösen in einem üblichen Lösungsmittel entfernt und die so belichtete undurchscheinende Schicht 18 wird durch Ätzen entfernt.
F i g. 7 zeigt die erhaltene Struktur.
Unter Verwendung des verbleibenden Photolacks 19 als Ätzmaske wird die Oxidschicht 17, an der Stelle, an der sie belichtet ist, anschließend durch Ätzen entfernt, so daß die Schicht 17 nur an der Seitenwand der Nut 6 unter dem hervorragenden Rand zurückbleibt. Nach der Entfernung des verbleibenden Photolacks und unter Verwendung der verbleibenden Oxidschicht 17 als Ätzmaske wird dann die zweite Nitridschicht 16 an der Stelle, an der sie belichtet ist, durch Ätzen in heißer Phosphorsäure entfernt, so daß die Schicht 16 nur auf den Seitenwänden der Nut 6 unter dem hervorragenden Rand zurückbleibt. Fig.8 zeigt die erhaltene Struktur. Dadurch ist eine Maskierungsschicht 16 aus Siliciumnitrid auf den Seitenwänden der Nut 6 erhalten worden, die sich der Oxidationsmaske 5 anschließt und den Boden der Nut 6 für die Oxidationsbehandlung frei läßt. Die profilierte Siliciumoberfläche 2, 7 wird dann einer Oxidationsbehandlung unterworfen, z. B. dadurch, daß sie feuchtem Sauerstoff bei einer Temperatur von 10000C ausgesetzt wird. Während der Oxidation bildet sich Siliciumoxid an der Stelle, an der die Siliciumoberfläche auf dem Boden der Nut 6 freigelegt wird, wobei eine Silciumoxidschicht 8 gebildet wird, die in den Teil 3 des Siliciumkörpers versenkt ist und einen mesaförmigen Siliciumteil 10 lateral umschließt. Der verbleibende Oberflächenteil 2 auf diesem mesaförmigen Teil 10 wird gegen die Oxidation durch die Nitridschicht 5 maskiert, wobei nur ein Teil der Dicke der Schicht 5 durch die Oxidation in Siliciumoxid umgewandelt wird. Die Oxidation an der Seitenwand der Nut 6 wird durch die Nitridschicht 16 gehemmt. Die Dicke dieser Nitridschicht 16 kann derart gewählt werden, daß die ganze Schicht 16 gegen Ende der Oxidationsbehandlung in Siliciumoxid umgewandelt ist. Dabei kann gegen Ende der Oxidationsbehandlung die angrenzende Siliciumseitenwand der Nut 6 oxidiert werden, so daß der Rand der Schicht S neben dem Süieium-Mesateil 10 mit dem gewachsenen Oxid der Schicht 8 homogen ist
Die Oxidationsgeschwindigkeit von Siliciumnitrid hängt von der Dichte der gebildeten Nitridschicht ab, aber ist im allgemeinen etwa V30 bis V50 der Oxidationsgeschwindigkeit von Silicium. Es hat sich herausgestellt, daß während des Anwachsens einer 2 μηη dicken Oxidschicht durch Umwandlung des unmaskierten Siliciums etwa 70 bis 80 nm Siliciumnitrid, das aus Silan und Ammoniak gebildet wird, oxidiert wird. Daher ist es beim Anwachsen der Schicht 8 zu einer Dicke von etwa 2 μίτι zu bevorzugen, daß die zweite Nitridschicht 16 eine Dicke zwischen 70 und 80 nm aufweist Um eine derartige Dicke auf den Seitenwänden der Nut 6 unter dem hervorragenden Rand der Schicht 5 zu erhalten, hat es sich als notwendig erwiesen, Siliciumnitrid derart niederzuschlagen, daß eine größere Dicke auf dem Boden der Nut 6 erhalten wird (siehe F i g. 5).
Die nach der Oxidationsbehandlung erhaltene Siliciumoxidschicht ist schematisch in Fig. 9 dargestellt. Es sei bemerkt, daß eine erhebliche Herabsetzung der Höhe des in der Oxidschicht 8 gebildeten Buckels an seiner Grenze mit dem Silicium-Mesateil 10 erreicht wird. Eine noch flachere Oxid-Siliciumoberfläche wird auf diese Weise im Vergleich zu der Oberfläche nach den F i g. 3 und 4 erhalten. Die ursprüngliche profilierte Oberfläche 2,7 ist in F i g. 9 mit gestrichelten Linien angedeutet.
Eine derartige flachere LOCOS-Oxidschicht 8 kann bei diskreten Halbleiteranordnungen, z. B. Bipolar- und Feldeffekttransistoren, sowie für Schaltungselemente, wie Bipolartransistoren, Feldeffektanordnungen und Dioden in integrierten Schaltungen, verwendet werden.
In integrierten Schaltungen kann eine derartige Schicht 8 zur Bildung von Isolierwänden zwischen Schaitungselementgebieten verwendet werden; z. B. kann die Schicht 8 durch eine Halbleiterschicht vom einen Leitungstyp hin bis zu einem Substrat vom entgegengesetzten Leitungstyp oder bis zu einem isolierenden Substrat, z. B. aus Saphir, oder bis zu einer vergrabenen Schicht vom entgegengesetzten Leitungstyp versenkt werden.
F ig. 10 zeigt beispielsweise eine derartige Schicht 8, die in eine η-leitenden epitaktische Schicht 20 auf einem η-leitenden Substrat 21 mit einer höheren spezifischen Leitfähigkeit versenkt ist Nach der Oxidationsbehandlung zur Bildung der Schicht 8 werden ein p-leitendes Basisgebiet 22 und ein n-Emittergebiet 23 in dem Silicium-Mesateil 10 gebildet, derart, daß diese Gebiete an den Rand der versenkten gewachsenen Schicht 8 grenzen. Die η-leitende Schicht 20 und das Substrat 21 bilden das Kollektorgebiet des Bipolartransistors. Danach werden Kontaktfenster in einer dünneren Siliciumoxidschicht freigelegt, die auf der Siliciumoberfläche gebildet ist, während Emitter- und Basis-Metallkontaktschichten 25 und 24 zur Kontaktierung der Emitter- und Basisgebiete 23 bzw. 22 angebracht werden. Diese Kontaktschichten 24 und 25 erstrecken sich über den Rand der Oxidschicht 8 und befinden sich größtenteils auf der Oxidschicht 8. Wegen ihres flacheren Randes kann die Oxidschicht 8 sehr dick sein, wobei die Kapazität zwischen den Kontaktschichten 24 und 25 und der n-leitenden epitaktischen Schicht 20 ohne Gefahr vor der BiI-dung schwacher Stellen in der Metallisierung der Schichten 24 und 25 herabgesetzt werden, welche schwachen Stellen durch einen breiten oder hohen Bukkel am Rande der Schichte auftreten könnten.
Eine mesaförmige Siliciumoxidschicht 8 kann dadurch gebildet werden, daß die Nut 6 vor der Oxidation bis zu einem tieferen Niveau geätzt wird, so daß die dann gebildete Oxidschicht die Nut 6 nicht völlig ausfüüt Die Herabsetzung der Höhe der »Vogelköpfe« könnte auch in diesem Falle in einer derartigen Mesa-LOCOS-Struktür, z. B. für eine Mikrowellendiode, noch vorteilhaft sein.
Statt die Oxidationsmaske 5 direkt auf der Siliciumoberfläche anzubringen, kann diese auf einer dünnen Oxidschicht auf der Siliciumoberfläche angebracht werden. In diesem Falle kann gegebenenfalls die Maskierungsschicht 16 derart angebracht werden, daß sie sich der Oxidationsmaske 5 anschließt um sowohl die Größe eines »Vogelschnabels« sowie eines »Vogelkopfes« herabzusetzen.
Hierzu 3 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung, bei dem in einem Teilbereich eines Siliciumkörpers von dessen Oberfläche her eine zumindest teilweise versenkte Siliciumoxidschicht gebildet wird, wobei folgende Verfahrensschritte angewandt werden:
DE2441170A 1973-09-07 1974-08-28 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2441170C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB4213173A GB1437112A (en) 1973-09-07 1973-09-07 Semiconductor device manufacture

Publications (2)

Publication Number Publication Date
DE2441170A1 DE2441170A1 (de) 1975-03-13
DE2441170C2 true DE2441170C2 (de) 1984-07-12

Family

ID=10422998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2441170A Expired DE2441170C2 (de) 1973-09-07 1974-08-28 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (5)

Country Link
US (1) US3958040A (de)
JP (1) JPS5342635B2 (de)
DE (1) DE2441170C2 (de)
FR (1) FR2243523B1 (de)
GB (1) GB1437112A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3728348A1 (de) * 1987-08-25 1989-03-09 Siemens Ag Mehrlagenverdrahtung fuer hoechstintegrierte halbleiterbauelemente

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966514A (en) * 1975-06-30 1976-06-29 Ibm Corporation Method for forming dielectric isolation combining dielectric deposition and thermal oxidation
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
JPS5246784A (en) * 1975-10-11 1977-04-13 Hitachi Ltd Process for production of semiconductor device
JPS5922381B2 (ja) * 1975-12-03 1984-05-26 株式会社東芝 ハンドウタイソシノ セイゾウホウホウ
JPS5396671A (en) * 1977-02-03 1978-08-24 Oki Electric Ind Co Ltd Manufacture of semiconductor device
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
JPS54115085A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
JPS5538084A (en) * 1978-09-11 1980-03-17 Nec Corp Semiconductor integrated circuit device
US4278705A (en) * 1979-11-08 1981-07-14 Bell Telephone Laboratories, Incorporated Sequentially annealed oxidation of silicon to fill trenches with silicon dioxide
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
US4333965A (en) * 1980-09-15 1982-06-08 General Electric Company Method of making integrated circuits
EP0051488B1 (de) * 1980-11-06 1985-01-30 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelements
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4372033A (en) * 1981-09-08 1983-02-08 Ncr Corporation Method of making coplanar MOS IC structures
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
US4443932A (en) * 1982-01-18 1984-04-24 Motorla, Inc. Self-aligned oxide isolated process and device
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
DE3225961A1 (de) * 1982-07-10 1984-01-12 Engl, Walter L., Prof. Dr.rer.nat., 5120 Herzogenrath Verfahren zum herstellen eines isolationsbereiches bei halbleiteranordnungen
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
JPS5990925A (ja) * 1982-11-17 1984-05-25 Matsushita Electronics Corp 半導体装置の製造方法
US4407696A (en) * 1982-12-27 1983-10-04 Mostek Corporation Fabrication of isolation oxidation for MOS circuit
NL8401711A (nl) * 1984-05-29 1985-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht.
US4538343A (en) * 1984-06-15 1985-09-03 Texas Instruments Incorporated Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
US4583281A (en) * 1985-03-13 1986-04-22 General Electric Company Method of making an integrated circuit
US4631113A (en) * 1985-12-23 1986-12-23 Signetics Corporation Method for manufacturing a narrow line of photosensitive material
US4862232A (en) * 1986-09-22 1989-08-29 General Motors Corporation Transistor structure for high temperature logic circuits with insulation around source and drain regions
US4797718A (en) * 1986-12-08 1989-01-10 Delco Electronics Corporation Self-aligned silicon MOS device
US4714685A (en) * 1986-12-08 1987-12-22 General Motors Corporation Method of fabricating self-aligned silicon-on-insulator like devices
US4749441A (en) * 1986-12-11 1988-06-07 General Motors Corporation Semiconductor mushroom structure fabrication
US4903107A (en) * 1986-12-29 1990-02-20 General Electric Company Buried oxide field isolation structure with composite dielectric
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
JPH0227338A (ja) * 1988-07-15 1990-01-30 Konica Corp 写真フィルム用マガジン
US5443998A (en) * 1989-08-01 1995-08-22 Cypress Semiconductor Corp. Method of forming a chlorinated silicon nitride barrier layer
US5118641A (en) * 1990-09-13 1992-06-02 Micron Technology, Inc. Methods for reducing encroachment of the field oxide into the active area on a silicon integrated circuit
FR2672731A1 (fr) * 1991-02-07 1992-08-14 France Telecom Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
KR950021390A (ko) * 1993-12-29 1995-07-26 김주용 반도체 소자의 소자분리막 형성 방법
KR0149527B1 (ko) * 1994-06-15 1998-10-01 김주용 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
US5861339A (en) * 1995-10-27 1999-01-19 Integrated Device Technology, Inc. Recessed isolation with double oxidation
US5726093A (en) * 1995-12-06 1998-03-10 Taiwan Semiconductor Manufacturing Company Ltd. Two-step planer field oxidation method
US7118991B2 (en) * 2004-04-01 2006-10-10 Delphi Technologies, Inc. Encapsulation wafer process
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US11646361B2 (en) 2021-03-04 2023-05-09 Globalfoundries U.S. Inc. Electrical isolation structure using reverse dopant implantation from source/drain region in semiconductor fin

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1208577A (en) * 1966-10-05 1970-10-14 Philips Electronic Associated Methods of manufacturing semiconductor devices
NL152707B (nl) * 1967-06-08 1977-03-15 Philips Nv Halfgeleiderinrichting bevattende een veldeffecttransistor van het type met geisoleerde poortelektrode en werkwijze ter vervaardiging daarvan.
GB1235179A (en) * 1967-06-08 1971-06-09 Philips Electronic Associated Methods of manufacturing semiconductor devices
GB1235178A (en) * 1967-06-08 1971-06-09 Philips Electronic Associated Methods of manufacturing semiconductor devices
NL157662B (nl) * 1969-05-22 1978-08-15 Philips Nv Werkwijze voor het etsen van een oppervlak onder toepassing van een etsmasker, alsmede voorwerpen, verkregen door toepassing van deze werkwijze.
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
NL7113561A (de) * 1971-10-02 1973-04-04
US3860466A (en) * 1971-10-22 1975-01-14 Texas Instruments Inc Nitride composed masking for integrated circuits
US3810796A (en) * 1972-08-31 1974-05-14 Texas Instruments Inc Method of forming dielectrically isolated silicon diode array vidicon target
DE2409910C3 (de) * 1974-03-01 1979-03-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen einer Halbleiteranordnung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3728348A1 (de) * 1987-08-25 1989-03-09 Siemens Ag Mehrlagenverdrahtung fuer hoechstintegrierte halbleiterbauelemente

Also Published As

Publication number Publication date
DE2441170A1 (de) 1975-03-13
FR2243523B1 (de) 1979-01-05
GB1437112A (en) 1976-05-26
US3958040A (en) 1976-05-18
JPS5342635B2 (de) 1978-11-13
FR2243523A1 (de) 1975-04-04
JPS5065174A (de) 1975-06-02

Similar Documents

Publication Publication Date Title
DE2441170C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2162232A1 (de) Verfahren zum Herstellen einer Schattenmaske
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2540352A1 (de) Verfahren zur selektiven oxydation
DE2162445C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2740757A1 (de) Halbleiter mit mehrschichtiger metallisierung und verfahren zu dessen herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE4003681C2 (de) Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen
DE2438256A1 (de) Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung
DE2450230A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE4447148C2 (de) Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung
EP0028786A1 (de) Ionenimplantationsverfahren
DE3015101C2 (de)
DE69219280T2 (de) Verfahren zur Ätzung eines tiefen Grabens
DE2139631B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee