[go: up one dir, main page]

DE2162232A1 - Verfahren zum Herstellen einer Schattenmaske - Google Patents

Verfahren zum Herstellen einer Schattenmaske

Info

Publication number
DE2162232A1
DE2162232A1 DE19712162232 DE2162232A DE2162232A1 DE 2162232 A1 DE2162232 A1 DE 2162232A1 DE 19712162232 DE19712162232 DE 19712162232 DE 2162232 A DE2162232 A DE 2162232A DE 2162232 A1 DE2162232 A1 DE 2162232A1
Authority
DE
Germany
Prior art keywords
layer
shadow mask
conductivity
etching
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712162232
Other languages
English (en)
Inventor
Martin Paul Bethlehem Pa.; Mac Rae Alfred Urquhart Mac Berkeley Heights N.J.; Lepselter (V.St.A.). P
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2162232A1 publication Critical patent/DE2162232A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • C23F1/04Chemical milling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/115Orientation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/135Removal of substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Description

WESTERN ELECTRIC COMPANY Lepselter, M. P. 37-7
Incorporated
NEW YORK, N. Y. 10038 / USA Verfahren zum Herstellen einer Schattenmaske
Die Erfindung bezieht sich auf Schattenmasken, die beispielsweise bei Halbleitern und damit im Zusammenhang stehender Behandlungsverfahren Verwendung finden. Insbesondere ist die Erfindung auf die Ausbildung selbsttragender Schattenmasken gerichtet.
Die lokalisierte Behandlung von vorgewählten Bereichen bei Halbleitern wird normalerweise erreicht durch die Ausbildung einer Maske auf der Halbleiterfläche und die Durchführung bestimmter Behandlungen wie Ätzung, Diffusion und Ionenimplantation. Bei der Anwendung von Schattenmasken zu diesem Zweck wurde oftmals bemerkt, daß es weit einfacher ist, lediglich die Maske auf der Fläche, die behandelt wird, aufzubringen, wie in der Kontaktphotographie,als die Ausbildung einer Beschichtung auf dem Halbleiter und dann die chemische Entfernung dieser Schicht, wo es erforderlich ist»
Ein Vorschlag für eine solche Schattenmaske ist in dem USA-Patent
209829/1069
3 286 690 offenbart, bei dem die Behandlungsmethode die folgenden Schritte umfaßt: Herstellung einer Oberflächenschicht auf einer Silizium-Unterlage, Maskierung der Schichten um ein bestimmtes Schattenmaskenmuster zu bestimmen und Wegätzen des unmaskierten Teiles und der darunterliegenden Unterlage, Die Oberflächenschicht ist aus Siliziunqdioxyd und ein Teil der Unterlage, größer " im Bereich als die Maskenöffnung, wird entfernt, um einen
unbehinderten Durchgang des Materials durch die Öffnung zu ermöglichen . Die verbleibende Unterlage trägt eine dünne Maske, Solch eine Maske hat die Schwierigkeit, daß sie eine gute Auflösung nicht ermöglicht und wenn zuviel von der Unterlage entfernt wurde, ist ein Selbsttragen nicht länger gewährleistet«
Ein Ziel der vorliegenden Erfindung besteht daher darin, eine selbsttragende Schattenmaske verfügbar zu machen, die in der Lage ist, eine gute Auflösung zu ermöglichen.
Die Erfindung ist gekennzeichnet durch die Ausbildung einer Oberflächenschicht aus Silizium, so daß wenigstens ein Teil der Schicht im wesentlichen von der gewünschten Dicke der Schattenmaske
209829/1069
ist, durchBewirken einer Maskierung der Schicht, so daß ein gewünschtes Schattenmaskenmuster auf wenigstens einem Teil aufgebracht wird, durch Überführen der ungeschützten Teile in eine Leitfähigkeit, die genügend unterschiedlich zu der der übrigen Schicht ist, um eine vorzugsweise Ätzung des Schattenmaskenmusters in Bezug auf die übrige Schicht durchzuführen und vorzugsweise so zu ätzen, um die gesamte Unterlage und wenigstens ein Teil des Schattenmaskenmusters zu entfernen«
Das Verfahren ist bemerkenswert einfach und wirtschaftlich und führt zu sehr dünnen, hoch auflösbaren Schattenmasken. Insbesondere ist in einer Ausführungsform ein· selektives, schnelles Ätzen von n+ - leitendem oder beschädigtem Silizium benutzt worden, welches erzeugt werden kann durch Ionenimplantation bzw, Strahlungseinwirkung, Die Maske wird hergestellt aus epitaktischem Silizium, nicht größer als 50 Mikron Dicke und vorzugsweise im Bereich eines Bruchteils von wenigen Mikron und einem hohen spezifischen Widerstand (vorzugsweise größer als lOhm cm) und wird auf eine n+-leitende
209829/1069
Unterlage aufgebracht. Das gewünschte Muster wird in der Maskenschicht unter Zuhilfenahme üblicher Photolack-Verfahren ausgebildet. Zum Beispiel kann eine Metallschicht auf die epitaktische Schicht aufgebracht werden und das gewünschte Muster durch gewöhnliche Photolithographie ausgebildet werden. Die Metallschicht hat eine Dicke, die genügend ist, um die abgedeckten Teile der epitaktischen Schicht gegen einen Ionenstrahl abzuschirmen. Das Plättchen wird dann einer Implantation mit Dotie rungs stoffen, z.B. Phosphor, ausgesetzt, die zu einer ri*"-Leitfähigkeit führen, und zwar mit einer Energie, die genügend ist, um die offenen Bereiche in der Metallschicht nach unten mit einer n+-Leitfähigkeit bis zum n+-leitfähigen Unterlagematerial zu versehen. An diesem Punkt kann die Metallschicht entfernt oder beibehalten werden und das η -leitfähige Material ist weggeätzt, wobei geeignete, zu bevorzugende Ätzverfahren gewählt werden, wie z.B. jene in der Patentanmeldung beschriebenen.
Die Erfindung soll anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert
209829/1069
werden. In den Zeichnungen zeigen:
Fig. IA bis IC schematische Darstellungen aufeinanderfolgender Verfahrens schritte einer Methode zur Ausbildung einer Schattenmaske;
Fig. 2A bis 2D schematische Darstellungen einer anderen
Ausführungsform, die zu einer festen Struktur führt; und
Fig. 3A bis 3C schematische Darstellungen, die eine
andere Folge von Schritten zur Ausbildung einer Schattenmaske zeigen.
In Fig. IA ist eine η -leitende Siliziumunterlage 10 dargestellt, die eine epitaktische Siliziumschicht 11 trägt. Der spezifische Widerstand der Schicht sollte wenigstens im Bereich einer Größe liegen, die größer als diejenige der Unterlage ist und sollte vorzugsweise einen absoluten spezifischen Widerstand von größer als 1 Ohm cm aufweisen. Die Schicht kann durch irgendein übliches epitaktisches Verfahren ausgebildet werden
209829/1069
und sollte eine Dicke besitzen, abhängig von dem gewünschten Auslösungsvermögen, im Bereich von 0, 5 bis 5 Mikrometer.
Die Schicht 11 ist beschichtet mit einem Maskierungsmaterial, das wiederum durch übliche Photolack-Methoden behandelt ist, um eine Maskierungs schicht 12 auszubilden, die das gewünschte Muster aufweist, das durch die bloßgelegten Bereiche 13 aufgezeigt ist. Für die nachfolgende Ionen-Implantation kann die Maske zweckmäßig eines der am meisten belannten Maskierungsmaterialien sein, wie Aluminium,' Gold oder Nickel von der Stärke von 0, 1 bis 1,0 Mikrometer. Die Maskierungs schicht 12 muß nicht ein Teil der endgültigen Maskierungs struktur bilden und in einem anderen Sinne kann die Maskierungsfunktion in zweckmäßigen Fällen geleistet werden durch eine Schattenmaske gleichartig wie die hergestellte Art. Das wird vorgeschlagen für jene Fälle, wo die Maske Verwendung findet, vorzugsweise einem Ionenstrahl ausgesetzt zu sein.
Der Aufbau nach Fig. 1 wird dann einen Ionenstrahlenbündel ausgesetzt für eine Implantation der Bereiche 13 mit einer Dotierung
209829/1069
die zu einer n ^Leitfähigkeit führt. Dieses Aussetzen soll ausreichend sein, um auf diese Bereiche nach unten bis oder nahezu bis zur Unterlage 10 einzuwirken in einer Konzentration, die den Erfordernissen, die zuvor für das Unterlagematerial begründet worden sind, zu entsprechen. Der sich ergebende Aufbau ist in Fig. IB dargestellt, wobei die Maskie rungs schicht 12 entfernt wurde. Es wird zu sehen sein, daß in nachfolgenden Ausführungsformen, die weiter unten beschrieben worden sind, die Schicht vorteilhafterweise in diesem Stadium des Prozesses beibehalten wird.
Die dotierten Bereiche 13 können wahlweise gebildet werden durch thermische Diffusion von Dotier stoffen durch die bloßgelegten Bereiche der Maskierungsschicht 12. Die Nützlichkeit dieser Alternative hängt bis zu einem gewissen Ausmaß von der Dicke der Schicht 11 ab. Wenn die Schicht 11 sehr dick ist, dann kann eine sehr ausgedehnte seitliche Diffusion auftreten, bevor die Unterflächenbereiche die erforderliche Dotierung empfangen. Somit ist es für eine optimale Auflösung der Endschattenmaske vorzuziehen, daß die Dotierungsregionen durch
209829/1069
Ionen-Implantation gebildet werden.
Ionenimplantation-ß-Verfahren sind in der Lage, Unterflächen-Dotierungsbereiche mit einem Minimum an seitlicher Diffusion zu bilden.
Der zusammengesetzte Aufbau, der jetzt eine sehr dünne, n-Siliziumschicht mit η -Bereichen umfaßt, die durch seine Dicke in einem gewünschten Muster ausgebildet sind, wird auf eine Temperatur im Ausmaß von 650 erhitzt, um die n+ -Bereiche zu aktivieren, und dann einer bevorzugten Ätzbehandlung auszusetzen. Diese Behandlung kann beispielsweise eine elektrolytische Behandlung des Aufbaus als Anode in einem Bad von 5 % Fluor-Wasserstoff säure bei einer Temperatur von 25 C sein und einer
2 Stromstärke im Bereich von 40 - 100 mA/cm . Diese Behandlung gibt eine Ätzrate für das n+-Material , das im Bereich vom Zehnfachen der Ätzrate für n-Silizium ist, das die endgültige Maske bildet. Die elektrolytische Behandlung wird fortgesetzt, bis das η - Material in den Bereichen 13 und der Unterlage schicht 10 entfernt ist, wobei die endgültige Schattenmaske abgezogen
209829/1069
wird, wie in Fig. IC dargestellt ist. Es sollte bemerkt werden, daß sogar, wenn die Bereiche 13 sich nicht vollständig durch die η -Unterlage erstrecken, die bevorzugende Ätzung diese wirksam entfernen wird aufgrund der Einführung der Öffnungen durch den nicht umgewandelten Bereicht während der Elektrolyse, die zu der bevorzugten Entfernung führt.
In jenen Fällen, wo die endgültige Dicke der n-Schicht 11 sehr gering ist, ist es vorteilhaft, das bevorzugte Ätzverfahren auszuwählen, wie es hier für die Ausbildung von steifen oder festen Rippenteilen beschrieben ist. Diese Teile können bequem aus einem Stück mit jenen Bereichen der Schattenmaske hergestellt werden, die nicht an der Maskierungsfunktion teilnehmen.
In Fig. 2A ist ein zusammengesetzter Aufbau gezeigt, ähnlich der nach Fig. IA, mit der Ausnahme, daß die Muster der Widerstands schicht 22 Rippen oder eine Versteifungs struktur bilden, d.h. ein Gitter 24. Die Bezugszeichen 20 und 21 entsprechen dem Bezugszeichen 10 und 11 in Fig. 1 A, Der Auftrag der Fig. 2A ist dargestellt, nachdem er bereits
209829/1069
einem Ätzschritt ausgesetzt wurde, durch den ein Teil der Dicke der Schicht 21 entfernt wurde. Die Folge von Schritten umfaßt mehrfache Ätzungen, die mit mehrfachen Dotierungsvorgängen durchsetzt sind aus dem Grunde, daß die Schicht typischerweise sehr dick ist, um die nötige Dicke für das Versteifungsgitter 24 zur Verfügung zu stellen. Die Maskierungs-
w schicht 22 bleibt*vorteilhafterweise während dieser Schritte
bestehen, Fig. 2B zeigt das Plättchen in einem späteren Stadium des Prozesses, nachdem wenigstens ein weiterer Dotierungsund vorzugsweise Ätzschritt durchgeführt wurde. Es ist zu sehen, daß die Unterlage verdünnt wurde, während die Fenster 23 tiefer geworden sind. Das Verhältnis der Dicke der Versteifungsrippen 24 zu den verdünnten Bereichen der Fenster 23 ist weitgehend eine Angelegenheit der speziellen Wahl Es sollte 2 für einen beträchtlichen Nutzen nicht überschreiten, und es ist kein Vorteil zu sehen, wenn das Verhältnis 20 überschreitet.
Wenn die für die Fensterbereiche 23 letztlich erwünschte Dicke erreicht ist, wird die Maske 22 für die Fenster durch
209829/1069
eine Maske 26 ersetzt, die im einzelnen den Wünschen für die Schattenmaske entspricht. Es ist vom Standpunkt des Wirkungsgrades dieses Maskierungsvorganges erwünscht, daß die Fenster 23 etwa eine Größe von 50 bis 500 Mikrometer haben. Bei der Herstellung sehr kleiner ^letztlich getrennter) integrierter Schaltungen auf einem einzelnen Halbleiterstück ist es günstig für jede Schaltung, ein Fenster einzunehmen.
Der maskierte Aufbau nach Fig. 2C wird ausgesetzt einem Vorgang zum selektiven Entfernen von unmaskiertem Material , wie es in der Fig. durch 25 wiedergegeben wird. Diese selektiv entfernten Bereiche 25 sind als einzelne Öffnungen zum Zwecke der Einfachheit dargestellt, können in der Praxis aber sehr kompliziert sein. Nachdem das Plättchen der selektiven Entfernung der n+ -Schicht 20 ausgesetzt wurde, wobei gleichzeitig oder getrennt die Entfernung der mit 25 bestimmten Bereiche vorgenommen werden kann, und die Mas kie rungs schicht 26 entfernt wurde, verbleibt die Schattenmaske, wie sie in Fig. 2D dargestellt ist. In einigen Fällen mag es erwünscht sein, die Schicht 26 zu behalten für eine größere Integrität und
209829/1069
ein wirkungsvolleres Maskieren.
Das Auflösungsvermögen der endgültigen Schattenmaske kann weiter verbessert werden durch ein Behelfsmittel, wie es in den Fig. 3A, 3B und 3C dargestellt ist. In Fig. 3A ist die n+ - Siliziumunterlage mit 30 bezeichnet und mit einer n-Schicht 31 abgedeckt. Eine Maskierungsschicht 32 wird auf die Fläche der n-Schicht aufgebracht in der Gestalt, in der die Endschattenmaske gewünscht ist, aber mit unterschiedlichen Abmessungen aus Gründen, die noch erläutert werden. Die Dicke der Schicht 30 entspricht der endgültigen Dicke der Schattenmaske. Ein Bereich 33 wird wahlweise entfernt, z.B. durch ein bevorzugtes Ätzverfahren, das im Zusammenhang mit den Fig. 1 und 2 beschrieben wurde. Jedoch wird dieser wahlweise Entfernungs schritt beendet vor dem vollständigen Durchdringen der n-Schicht 30, d.h. die Tiefe des Ätzbereiches 33 ist geringer als die Dicke der n-Schicht. An diesem Punkt wird der Aufbau einer anisotropischen kristallo graphischen Ätzung ausgesetzt. Wenn die Unterlage 30 nach einer kristallo graphischen OOO/"" Ebene orientiert behandelt wird, wird die Ätzung vorzugsweise
209829/1069
längs der -Cll$-Kr:Lsi;al].efc>enen fortgeführt und erzeugt einen geätzten Bereich, wie er in Fig. 3B gezeigt ist. Die Entfernung der temporären Maskierungsschicht 32 und die vorzugsweise Entfernung der n* -Trägerschicht 30 führt zu dem Aufbau,
wie er in Fig. 3C gezeigt ist. Es ist daraus ersichtlich, daß unter Bezugnahme auf Fig. 3C die endgültige Breite des geätzten Bereiches, bezeichnet mit W0, geringer ist als die ursprüngliche Abmessung W1 der Maske. Daher sind die Abmessungen der Maske 32 begrenzt durch die Auflösungsvermögen der Photolithographie, denn diese Auflösung kann verbessert werden
durch die kombinierten bevorzugten Ätzbehandlungen wie beschrieben. Da die £ 11 iy -Kristallebenen 45 zu der Normalen verlaufen, kann die Breite W0 theoretisch unendlich klein sein, wie die Tiefe der kristallographischen Lösung gemacht wird, um die Hälfte der ursprünglichen Abmessung W1 zu erhalten.
Anisotropische, kristallo graphische Ätzungen zur Erzielung dieses Ergebnisses, wie sie beschrieben wurden, sind
bekannt.
Die Ausführungsform der Erfindung ist gedacht für jene hoch-
209829/ 1069
gradigen Auflösungsanwendungsfälle, welche eine endgültige Dicke für die Schattenmaske im Bereich von 50 Mikrometer oder weniger vorschlagen, und dies ist wie auch bei den obigen Ausführungsformen insbesondere wirkungsvoll im Zusammenhang mit der Technologie, die als ''Dünn-Silizium11 bekannt ist, in welcher die Dicke der Maske normalerweise geringer als \Q Mikrometer ist. Für ein wirkungsvolles Maskieren in dem üblichen Sinn würde die Schicht nicht dünner als 0, 1 Mikrometer sein.
Während die vorangegangenen Beispiele beschrieben worden sind im Zusamnaenhang mit einem wahlweisen Entfernen von einem Material mit niedrigem spezifischen Widerstand ist die Erfindung nicht darauf begrenzt. p-n~Übergänge können behandelt werden entsprechend mit einer geeigneten zu bevorzugenden Ätzung.
209829/1069

Claims (9)

PATENTANSPRÜCHE
1.) Verfahren zum Herstellen einer Schattenmaske, bei dem eine Oberflächenschicht auf der Siliziumunterlage erzeugt wird, die Schicht so maskiert wird, daß das gewünschte Schattenmaskenmuster bestimmt wird und die unmaskierten Teile und die Unterlage darunter weggeätzt werden,
dadurch gekennzeichnet, daß die Oberflächenschicht auf dem Silizium so ausgebildet wird, daß wenigstens ein Teil der Schicht von im wesentlichen der gewünschten Dicke der Schattenmaske ist, daß eine Maskierung der Schicht so bewirkt wird, daß das gewünschte Schattenmaskenmuster über wenigstens dem genannten einen Teil angeordnet ist, daß das bloßgelegte Teil in eine Leitfähigkeit übergeführt wird, die genügend unterschiedlich von der der übrigen Schicht ist, um eine bevorzugte Ätzung des Schattenmaskenmusters in Bezug auf die verbleibende Schicht zu ermöglichen und daß vorzugsweise die Ätzung so durchgeführt wird, daß die gesamte Unterlage und wenigstens ein Teil des Schattenmaskenmusters entfernt wird.
209829/1069
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht ausgebildet wird durch die Ausbildung einer ersten Schicht auf dem Silizium mit einer Dicke, die größer ist als die für die Schattenmaske gewünschte, daß die erste Schicht maskiert wird, um ein Muster von Versteifungsrippen von fensterartigen Bereichen zu bilden, daß die freistehenden Teile in eine solche Leitfähigkeit überführt werden, daß sie bevorzugt geätzt werden können in Bezug auf die verbleibenden Teile der Schicht, und daß die bevorzugte Ätzung durchgeführt wird, bis die geätzten Bereiche etwa die für die Schattenmaske gewünschte Dicke aufweisen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß wenigstens ein Teil der Schicht, die die Schattenmasken-
* öffnungen enthält, eine Dicke aufweist, die geringer als
50 Mikrometer und vorzugsweise geringer als 10 Mikrometer ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht eine -(.lOo)"-Kristallorientierung aufweist.
209829/1069
daß die Ätzung ausgeführt wird, um die Schattenmaskenmuster zu einem Teil der erforderlichen Tiefe zu entfernen, und daß die Ätzung vervollständigt wird durch eine kristallogaphische anisotrope Ätzung, die vorzugsweise die {lll}-Kristallebene angreift.
5. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Leitfähigkeit der Unterlage wenigstens das Zehnfache der Leitfähigkeit der Schicht aufweist, und daß die Leitfähigkeit der umgewandelten Bereiche der Schicht wenigstens das Zehnfache der Leitfähigkeit der Schicht besitzt.
6. Verfahren nach einem der vorangegangenen Ansprüche 1-4, dadurch gekennzeichnet, daß die Schicht Bezug auf die Unterlage entgegengesetzten Leitfähigkeitstyp besitzt, und daß die bloßgelegten Bereiche in den gleichen Leitfähigkeitstyp wie die Unterlage umgewandelt werden.
7. Verfahren nach einem der vorangegangenen Ansprüche , dadurch gekennzeichnet, daß die Leitfähigkeitsumwandlung
209829/1069
durch Ionen-Implantation bewirkt wird.
8. Verfahren nach einem der vorangegangenen Ansprüche 1-6, dadurch gekennzeichnet, daß die Leitfähigkeitsumwandlung durch Diffusion von Dotie rungs stoffen bewirkt wird.
9. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Schicht durch Niederschlagen auf der Unterlage ausgebildet wird.
209829/1069
DE19712162232 1970-12-28 1971-12-15 Verfahren zum Herstellen einer Schattenmaske Pending DE2162232A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10159270A 1970-12-28 1970-12-28

Publications (1)

Publication Number Publication Date
DE2162232A1 true DE2162232A1 (de) 1972-07-13

Family

ID=22285447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712162232 Pending DE2162232A1 (de) 1970-12-28 1971-12-15 Verfahren zum Herstellen einer Schattenmaske

Country Status (8)

Country Link
US (1) US3713922A (de)
JP (1) JPS5143946B1 (de)
BE (1) BE776868A (de)
CA (1) CA922025A (de)
DE (1) DE2162232A1 (de)
FR (1) FR2120026B1 (de)
GB (1) GB1377769A (de)
IT (1) IT945643B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3790412A (en) * 1972-04-07 1974-02-05 Bell Telephone Labor Inc Method of reducing the effects of particle impingement on shadow masks
US3769109A (en) * 1972-04-19 1973-10-30 Bell Telephone Labor Inc PRODUCTION OF SiO{11 {11 TAPERED FILMS
US3968565A (en) * 1972-09-01 1976-07-13 U.S. Philips Corporation Method of manufacturing a device comprising a semiconductor body
US4013502A (en) * 1973-06-18 1977-03-22 Texas Instruments Incorporated Stencil process for high resolution pattern replication
FR2241875B1 (de) * 1973-08-21 1977-09-09 Radiotechnique Compelec
US3966577A (en) * 1973-08-27 1976-06-29 Trw Inc. Dielectrically isolated semiconductor devices
US3922184A (en) * 1973-12-26 1975-11-25 Ibm Method for forming openings through insulative layers in the fabrication of integrated circuits
US3962052A (en) * 1975-04-14 1976-06-08 International Business Machines Corporation Process for forming apertures in silicon bodies
US4021276A (en) * 1975-12-29 1977-05-03 Western Electric Company, Inc. Method of making rib-structure shadow mask for ion implantation
US4180439A (en) * 1976-03-15 1979-12-25 International Business Machines Corporation Anodic etching method for the detection of electrically active defects in silicon
US4098638A (en) * 1977-06-14 1978-07-04 Westinghouse Electric Corp. Methods for making a sloped insulator for solid state devices
US4256532A (en) * 1977-07-05 1981-03-17 International Business Machines Corporation Method for making a silicon mask
DE3070833D1 (en) * 1980-09-19 1985-08-08 Ibm Deutschland Structure with a silicon body that presents an aperture and method of making this structure
US4622058A (en) * 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US4966663A (en) * 1988-09-13 1990-10-30 Nanostructures, Inc. Method for forming a silicon membrane with controlled stress
US5234781A (en) * 1988-11-07 1993-08-10 Fujitsu Limited Mask for lithographic patterning and a method of manufacturing the same
US4996627A (en) * 1989-01-30 1991-02-26 Dresser Industries, Inc. High sensitivity miniature pressure transducer
US4919749A (en) * 1989-05-26 1990-04-24 Nanostructures, Inc. Method for making high resolution silicon shadow masks
NL8902758A (nl) * 1989-11-08 1991-06-03 Philips Nv Beeldweergave-inrichting en werkwijzen voor het vervaardigen van een beeldweergave-inrichting.
US5154797A (en) * 1991-08-14 1992-10-13 The United States Of America As Represented By The Secretary Of The Army Silicon shadow mask
JP2001185350A (ja) * 1999-12-24 2001-07-06 Sanyo Electric Co Ltd 被着用マスク、その製造方法、エレクトロルミネッセンス表示装置及びその製造方法
KR100480705B1 (ko) * 2002-07-03 2005-04-06 엘지전자 주식회사 유기 el 소자 제작용 새도우 마스크 및 그 제조 방법
JP6655124B2 (ja) 2018-05-17 2020-02-26 ミネベアミツミ株式会社 荷重検出器、その製造方法、及び荷重検出システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3096262A (en) * 1958-10-23 1963-07-02 Shockley William Method of making thin slices of semiconductive material
US3113896A (en) * 1961-01-31 1963-12-10 Space Technology Lab Inc Electron beam masking for etching electrical circuits
US3421055A (en) * 1965-10-01 1969-01-07 Texas Instruments Inc Structure and method for preventing spurious growths during epitaxial deposition of semiconductor material
NL153947B (nl) * 1967-02-25 1977-07-15 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen, waarbij een selectief elektrolytisch etsproces wordt toegepast en halfgeleiderinrichting verkregen met toepassing van de werkwijze.
GB1186340A (en) * 1968-07-11 1970-04-02 Standard Telephones Cables Ltd Manufacture of Semiconductor Devices

Also Published As

Publication number Publication date
US3713922A (en) 1973-01-30
GB1377769A (en) 1974-12-18
JPS5143946B1 (de) 1976-11-25
CA922025A (en) 1973-02-27
BE776868A (fr) 1972-04-17
IT945643B (it) 1973-05-10
FR2120026A1 (de) 1972-08-11
FR2120026B1 (de) 1977-03-18

Similar Documents

Publication Publication Date Title
DE2162232A1 (de) Verfahren zum Herstellen einer Schattenmaske
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2441170C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2745857C2 (de)
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2160450C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2650511C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE3014363C2 (de)
DE2808701A1 (de) Verfahren zum herstellen von metallisierungsmustern
DE2246115A1 (de) Photovoltazelle mit feingitterkontakt und verfahren zur herstellung
DE2414033B2 (de) Verfahren zur herstellung von halbleitervorrichtungen mit selektiv auf einer oberflaeche eines halbleitersubstrats angeordneten schichten aus einem oxid des substratmaterials
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE1192749B (de) Verfahren zum Aufzeichnen eines ringfoermigen Musters auf der Oberflaeche eines Halbleiterkoerpers
DE2454705A1 (de) Ladungskopplungsanordnung
DE69401243T2 (de) Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2313106A1 (de) Verfahren zum herstellen eines elektrischen verbindungssystems
DE2540352A1 (de) Verfahren zur selektiven oxydation
DE2453279C3 (de) Halbleiteranordnung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes

Legal Events

Date Code Title Description
OHN Withdrawal