DE2346617A1

DE2346617A1 - Verfahren zur pruefung der laufzeitverzoegerung einer funktionalen logischen einheit

Info

Publication number: DE2346617A1
Application number: DE19732346617
Authority: DE
Inventors: Edward Baxter Eichelberger
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1972-10-16
Filing date: 1973-09-15
Publication date: 1974-05-02
Also published as: IT1045381B; US3784907A; DE2346617C3; FR2203231B1; JPS5228613B2; DE2346617B2; JPS4974856A; GB1441774A; FR2203231A1; CA989482A

Description

Böblingen, den 14. September 1973 jo/zi

Anmelderin: International Business Machines

Corporation, Armorik, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: FI 972 117 2346617

Verfahren zur Prüfung der Laufzeitverzögerung einer funktionalen logischen Einheit

Die Erfindung betrifft ein Verfahren zur Prüfung der Laufzeitverzögerung einer funktionalen logischen Einheit nach dem Oberbegriff des Anspruches 1.

In der Vergangenheit hatte man beim Entwurf logischer Schaltungen für Datenverarbeitungsanlagen praktisch vollständige Freiheit und Flexibilität in der Anordnung der einzelnen logischen Schaltkreise, um die logischen Funktionen eines Systems und seiner Untersysteme in Zentraleinheiten, Kanälen und Steuereinheiten, zu verwirklichen, wie sie bei Datenverarbeitungsanlagen benutzt werden. Aufgrund der Ausnutzung dieser Flexibilität ergab sich eine beträchtliche Unterschiedlichkeit in den Schaltungsausführungen und Anordnungen der einzelnen Anlagen. Jede der einzelnen Ausführungsformen hatte ihre eigene besondere Abhängigkeit von den Eigenschaften der in dem System verwendeten einzelnen Schaltungen. Die Schnittstelle, die als Ergebnis dieser verschiedenen Ausführungsformen zwischen dem Entwerfer der logischen Schaltungen und dem Hersteller der Bauelemente bestand, war wohl definiert und die bisher gefundenen Lösungen ließen sich bei der Herstellung der Bauelemente leicht verwirklichen, da die Parameter der einzelnen Schaltkreise, wie Signalanstiegs- und -abfallzeit, und Schaltkreis-

409818/0288

verzögerung, leicht zu prüfen waren.

Mit dem Aufkommen in hohem Masse integrierter Schaltungen ist diese wohldefinierte und verläßlich prüfbare Schnittstelle nicht mehr aufzufinden. Hochgradig integrierte Schaltungen geben sowohl dem Entwerfer der logischen Schaltungen, als auch dem Hersteller die Möglichkeit, hunderte von Schaltungen auf einem einzigen Plättchen aus Halbleitermaterial anzubringen. Dadurch ergibt sich natürlich eine Möglichkeit, die erforderliche Leistung zu verringern, die Arbeitsgeschwindigkeit zu erhöhen und die Kosten der einzelnen digitalen Schaltkreise wesentlich herabzusetzen. Jedoch macht es eine solch außergewöhnlich dichte Anordnung der einzelnen Bauelemente im wesentlichen unmöglich oder zumindest unpraktisch jede einzelne Schaltung, d.h. jeden einzelnen Schaltkreis auf seine bekannten Wechselstrom-Schaltungsparameter zu prüfen. Es war daher notwendig, logische Systeme und Untersysteme in funktionale Einheiten zu unterteilen, deren einzelnen Eigenschaften im wesentlichen gegenüber diesen einzelnen Parametern unempfindlich waren. Ein allgemeines modulares logisches System dieser Art ist beispielsweise in der deutschen Patentanmeldung (Aktenzeichen der Anmelderin: FI 972 023) beschrieben, die gleichzeitig mit dieser Anmeldung eingereicht wurde. Solche funktionale Einheiten erfordern Prüfverfahren, die das gesamte Verhalten der vollständigen funktionalen Einheit messen. Die Meß- und Prüfmethoden der Vergangenheit reichen jedoch nicht aus, um das richtige Arbeiten solcher funktionaler Einheiten festzustellen.

In der Vergangenheit hat man beispielsweise jeden einzelnen Schaltkreis für die üblichen Gleich- und Wechselstromparameter geprüft. Die einzelnen Modulareinheiten wurden zum Prüfen an einer vorgegebenen Anzahl von Eingangs- und Ausgangsanschlußstiften angeschlossen, die Prüfbedingungen wurden diesen Stiften zugeführt und die ausgangsseitigen Signale wurden zur Prüfung abgeleitet. Bei den als funktionale Einheiten aufgebauten hochgradig integrierten Schaltungen steht zwar die gleiche Anzahl von Eingangs-/ Ausgangsstiften zur Verfügung, jedoch enthält die Schaltung

pi 972U7 409818/0288

wesentlich mehr einzelne Schaltkreise. Ein separater Zugriff zu einzelnen Schaltungen ist daher nicht mehr möglich.

Ein typischer Modul kann beispielsweise einhundert Schaltungsplättchen enthalten mit bis zu sechshundert Schaltungen je Plättchen und im Durchschnitt etwa dreihundert Schaltungen pro Plättchen, so daß ein solcher Modul mindestens 30 000 einzelne Schaltkreise enthalten würde. Die Prüfung der Parameter des bekannten Wechselstomverhaltens kann für die einzelnen Schaltkreise nicht mehr durchgeführt werden. Demgemäß muß die Prüfung, durch die ausgewählten, empfindlich gemachten Pfade für die gesamte funktionelle, logische Einheit durchgeführt werden, sei es für die einzelnen Schaltungsplättchen, sei es für den modularen Aufbau oder in einer anderen Schaltungsebene. Eine derartige Prüfung bedarf einer automatischen Prüfmustererzeugung, wobei die Muster dann dem gesamten Logiksystem zugeführt werden.

Bekanntlich bestehen funktionelle Einheiten eines logischen Systems sowohl aus kombinatorischen als auch aus sequentiellen Schaltungen. Obgleich es rechnerische Verfahren für die Berechnung von Prüfungen und Prüfmustern für kombinatorische Schaltungen gibt, sind solche Verfahren doch ungeheuer schwierig auf sequentielle Schaltungen anwendbar und es wurde bis heute keine allgemeine Lösung für das Problem der Erzeugung von Prüfmustern für komplizierte sequentielle logische Schaltungen gefunden. Diese letztgenannten Schaltungen hängen in ihrem Verhalten nämlich nicht nur von vorangegangenen Schaltvorgangen, sondern auch gleichzeitig von den ihnen zugeführten Prüfmustern ab. Demgemäß ist es notwendig, daß alle sequentiellen Schaltungen eines logischen Systems effektiv auf kombinatorische Schaltungen reduziert werden, um ein Prüfverfahren an einem solchen Netzwerk von Schaltkreisen durchführen zu können. Die zitierte Patentanmeldung beschreibt logische Schaltungen, mit deren Hiie es effektiv möglich ist, sequentielle Schaltungen in kombinatorische Form zu überführen. Danach kann man die automatische Erzeugung von Prüfmustern einsetzen, die Prüfmuster für das gesamte logische System liefert.

π 972 117 409818/0288

Die Aufgabe der Erfindung besteht nun darin, die genannten Nachteile bekannter Prüfverfahren zu vermeiden.

Für ein Verfahren zur Prüfung der Laufzeitverzögerung einer funktionalen logischen Einheit nach dem Oberbegriff des Anspruchs 1 besteht die Erfindung darin, daß die im Kennzeichen des, Anspruches 1 aufgeführten Verfahrensschritte ausgeführt werden.

Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.

Gemäß einem wesentlichen Vorteil der Erfindung ist das neue Prüfverfahren bei einem allgemeinen logischen System anwendbar, das eingangs- wie ausgangssei tig abtastbar ist. Es ist auf alle Ebenen der Hierachie modularer Einheiten anwendbar. Das erfindungsgemäße Verfahren ist auch auf solche allgemeinen logischen Systeme anwendbar, die eine einseitig begrenzte Verzögerungsabhängigkeit aufweisen und bei denen die funktioneilen logischen Einheiten ausschließlich vom Auftreten mehrerer, dem System eigenen, Taktimpulszüge, abhängen.

Logische Schaltungen, die durch das erfindungsgemäße Verfahren prüfbar sind, verwenden taktgesteuerte Gleichstrom-Verriegelungsschaltungen für die gesamte interne Speicherung und die arithmetisch- logischen Einheiten des Systems. Diese aus Verriegelungsschaltungen bestehende Gesamtschaltung ist in entsprechend zugeordnete kombinatorische logische Netzwerke unterteilt und in Gruppen angeordnet. Die mehrfachen Taktimpulszüge sind synchron, überlappen sich aber nicht gegenseitig und sind voneinander unabhängig. Gruppen von Verriegelungsschaltungen sind über kombinatorische logische Schaltungen mit anderen Gruppen von Verriegelungsschaltungen verbunden, die durch andere Taktimpulszüge des Systems gesteuert werden.

Um diese eingangs- und ausgangsseitige Abtastung gemäß den erfindungsgemäßen Verfahren durchführen zu können, weist jede Ver-Fi 972 117 4098 18/0288

-s- 23A6617

riegelungsschaltung zusätzliche Schaltungen auf, so daß jede Verriegelungsschaltung als eine Schieberegister-Verriegelungsschaltung arbeitet und mit einem Eingang, einem Ausgang und Schiebesteuereingängen versehen ist, die unabhängig von den Taktimpulszügen des Systems und dem Eingang bzw. Ausgang des Systems sind. Alle diese Schieberegisterstufen sind miteinander zu einem einzigen Schieberegister verbunden, das einen einzigen Eingang, einen einzigen Ausgang und einen Schiebesteuereingang enthält. Mit dieser zusätzlichen Schaltung können alle Systemtaktimpulszüge unwirksam gemacht werden, so daß alle Gruppen von Verriegelungsschaltungen voneinander isoliert sind. Die Wirkung einer solchen Trennung,verbunden mit der Möglichkeit eingangs- und ausgangsseitig abzutasten, besteht darin, daß alle sequentiellen Schaltungen auf kombinatorische Schaltungen zurückgeführt werden. Damit kann man automatisch erzeugte Prüfmuster vorsehen und mit diesen die Laufzeitverzögerungen auf ausgewählten Pfaden der gesamten logischen Einheit messen.

Zur Durchführung des Verfahrens nach der Erfindung wird das logische System zur Vornahme der dynamischen Wechselstrommessungen aufgesetzt. Die Verriegelungsschaltungen, die in Gruppen organisiert sind, werden initialisiert. Dieses erfolgt durch das Einschieben von Prüfmustern in die Verriegelungsschaltungen des Registers, welches den Abtastungszugriff benutzt. Gleichzeitig mit der Initialisierung der Verriegelungsschaltungen wird das Prüfmuster an die Systemeingänge angelegt. Das Anlegen dieser Prüfmuster an die Systemeingänge und an die Gruppen von Verriegelungsschaltungen erfordert die Sensibilisierung (Empfindlichmachung) eines ausgewählten Pfades innerhalb der zu prüfenden logischen Einheit. Ein solcher Pfad verläuft durch ein kombinatorisches Netzwerk mit dem Zweck, die Eingänge der individuellen Schaltungen des Netzwerkes einzustellen, so daß, wenn ein Signal an einem der Primäreingänge verändert wird, die Ausbreitung dieser Änderung durch den betreffenden sensibilisierten Pfad zu einer Meßstelle · verläuft, um eine Veränderung zu bewirken, wird das Signal an einen Primäreingang verändert, d.h. es wird kurz gesagt der Primäreingang verändert. Nach Ablauf einer vorgegebenen Zeit nach der

Fi 972 117 409818/0288

Änderung des Primäreingangs wird jede Veränderung die sich am Ausgang des sensibilisierten Pfades des kombinatorischen Netzwerkes ergibt, gemessen.

Im allgemeinen müssen vier Arten von sensibilisierten Pfaden für die Prüfung der Laufzeitverzögerung in Betracht gezogen werden. Diese sind der Pfad von einem Primäreingang durch ein kombinatorisches Netzwerk zu einem Primärausgang. Ein zweiter Pfad verläuft von einem Primäreingang über ein kombinatorisches Netzwerk zu einer Verriegelungsschaltungsgruppe, die einen Teil des Schieberegister bildet. Ein dritter Pfad führt von einer Verriegelungsschaltungsgruppe/ die ebenfalls einen Teil des Schieberegisters bildet, durch ein kombinatorisches Netzwerk zu einem Primärausgang und der vierte Pfad schließlich führt von einer Gruppe von Verriegelungsschaltungen durch ein kombinatorisches Netzwerk zu einer zweiten Gruppe von Verriegelungsschaltungen. Ein Primäreingang, so wie er in der Beschreibung dieser Erfindung verwendet wird, ist entweder ein Systemeingang oder ein Takteingang, dessen Signal zu einer bestimmten Zeit zu Verfugung gestellt wird. Die Fähigkeit, Prüfmuster in die Gruppen von Verriegelungsschaltungen, die als Schieberegister ausgebildet sind, hinein und wieder herauszuschieben, wobei unabhängige Abtastzugriffe und Steuerungen benützt werden, die mit unabhängigen Taktsignalen gekoppelt sind, ermöglicht die Durchführung dynamischer Prüfungen dieser Arten von Pfaden bezüglich ihrer Laufzeitver zögerungen.

Abhängig von dem betreffenden Pfad, der für die Messung der Laufzeitverzögerung sensibilisiert wurde, beruht die Messung entweder auf der direkten Beobachtung oder erfolgt durch die Verwendung eines anderen Taktimpulszuges, der die Ausgangssignale eines kombinatorischen Netzwerkes in eine Verriegelungsschaltungsgruppe durchschaltet. Auf diesem Wege kann die Information auch wieder herausgeschoben werden, indem der Abtastzugriff und die Steuerung für die Messung verwendet wird. Daher wird in solchen Pfaden, in. denen ein primärer Ausgang verwendet wird, die Messung direkt

«972X17 409818/0288

durchgeführt. In solchen Fällen jedoch, wo die sensibilisierten Pfade zu einer Verriegelungsschaltungsgruppe verlaufen, erfolgt die Messung dadurch, daß die im kombinatorischen Netzwerk entstehenden Signale in eine andere Gruppe von Verriegelungsschaltungen hineingetaktet und dann herausgeschoben werden, indem wiederum der Abtastzugriff und die Steuerungen verwendet werden. In allen Fällen wird aber eine Abfrage durchgeführt, ob sich das Ausgangssignal auf einen neuen Wert geändert hat. Wenn keine Änderung vorlag, dann überschreitet die Laufzeitverzögerung durch die ausgewählten Pfade einen vorgegebenen Wert und die geprüfte Einheit wird als schlecht betrachtet, indem ihre Werte außerhalb der Spezifikation liegen. Andererseits wird, wenn eine Änderung festgestellt wurde eine Angabe darüber abgeben, daß die Laufzeitverzögerung innerhalb der vorgegebenen Spezifikation liegt, so daß die Einheit als gut betrachtet werden kann.

Auf diese Weise werden automatisch erzeugte Prüfmuster nacheinander zu der zu prüfenden funktionellen Logikeinheit übertragen. Jede Gruppe von Prüfmustern wird in das Register eingeschoben und ebenfalls als Eingangssignale an die funktioneile Einheit angelegt. Durch eine gewollt vorgenommene Änderung an einem der Systemeingänge oder in einem der Taktimpulszüge wird ein ausgewählter Pfad durch mindestens einen Teil der logischen Einheit sensibilisiert. Abhängig von dem ausgewählten Teil wird eine Messung vorgenommen, um festzustellen, ob die geforderte Spezifikation bezüglich der Laufzeitverzögerung erfüllt wurde. Durch die Wiederholung dieses Verfahrens mit einer beträchtlichen Anzahl von Prüfmustern eines automatischen Prüfmustergenerators wird eine klare Angabe über die LaufZeitverzögerungen in der Einheit gewonnen.

Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Dabei zeigt:

Fig. 1 ein Blockschaltbild einer Prüfanordnung zur

Ausführung des Verfahrens gemäß der Erfindung,

Fi 972 117 409818/0288

Fig. 2 ein Blockschaltbild des allgemeinen logischen

Systems, das unter Verwendung des erfindungsgemäßen Prinzips geprüft werden kann,

Fig. 3 ein Taktdiagramm der Taktimpuls folgen, die

zusammen mit dem logischen System nach Fig. 2 'verwendet werden,

Fig. 4 ein Blockschaltbild einer Ausfuhrungsform einer

getakteten Gleichstomverriegelungsschaltung aus UND-Inverterstufen zur Verwendung in dem logischen System nach Flg. 2,

Fig. 5 ein Blockschaltbild der Organisation eines allgemeinen logischen Systems für die eingangs- und ausgangsseitige Abtastung des Systems zur Durchführung des erfindunggemäßen Verfahren,

Fig. 6 ein Blockschaltbild einer getakteten Gleichstrom-

Verriegelungsschaltung, die in der Anordnung nach Fig. 5 verwendet wird, die für die eingangs- und ausgangsseitige Abtastung vorgesehen ist,

Fig. 7 ein Flußdiagramm der einzelnen Verfahrensschritte

gemäß der Erfindung,

Fig. 8 ein ausführlicheres Flußdiagranin der Verfahrensschritte zur Durchführung direkter Messungen und

Fig. 9 ein ausführlicheres Flußdiagranm der Verfahrensschritte, die für eine Messung erforderlich ist, die nach einer Abtastung erfolgt.

Das Prüfverfahren gemäß der Erfindung kann zur Überprüfung der Laufzeitverzögerungen auf ausgewählten, empfindlich gemachten

Pi 972 117 4098 18/0288

Pfaden allgemeiner raodularer logischer Systeme benutzt werden die eine einseitig begrenzte Verzögerungsabhängigkeit und die Möglichkeit eingangs- und ausgangsseitiger Signalabtastung aufweisen. Solche Systeme sind insbesondere in der Patentanmeldung der Anmelderin (Aktenzeichen der Anmelderin: FI 972 023) beschrieben. Systeme dieser Art werden in arithmetischen und/oder logischen Einheiten von Datenverarbeitungsanlagen benutzt und bilden alle einen wesentlichen funktioneilen Teil einer Zentraleinheit, eines Kanals, oder einer Steuereinheit in einer Datenverarbeitungsanlage. Die verallgemeinerte übliche logische Konfiguration solcher Systeme ist nicht anwendbar auf die Anordnung und den Aufbau anderer arithmetischer und logischer Einheiten, wie z.B. Speieheranordnungen/ Registeranordnungen oder spezielle Schaltungen, wie Analogschaltkreise, Abfühlverstärker und Treiberverstärker für Druckhämmer.

Die logische Anordnung eines solchen Systems zusätzlich zu der Eigenschaft einseitig begrenzt verzögerungsabhängig zu sein, ist so organisiert und aufgebaut, daß die richtige Arbeitsweise der Schaltung nicht von der Anstiegszeit, Abfallzeit oder Mindestverzögerung eines einzelnen Schaltkreises innerhalb der logischen Einheit abhängt. Die einzige Abhängigkeit besteht darin, daß die Gesamtverzögerung über eine Anzahl von Ebenen oder Stufen der logischen Schaltung geringer ist, als ein bekannter Wert. Eine solche Anordnung wird als ebenenempfindlich bezeichnet.

Ein logisches System soll per Definition dann und nur dann "ebenenempfindlich" sein, wenn das Ansprechverhalten im eingeschwungenen Zustand auf jede zulässige Eingangszustandsänderung unabhängig von der Schaltung und den Leitungsverzögerungen innerhalb des Systems ist. Wenn ferner die Änderung an der Eingangsstufe die Änderung von mehr als einem Eingangssignal betrifft, dann muß das Ansprech-. verhalten unabhängig sein von der Reihenfolge, in der die Eingangssignale sich ändern.

Aus dieser Definition wird leicht klar, daß ein ebenenempfind-_{FI 972 117} 409818/0288

Hohes Arbeiten davon abhängt, daß nur zulässige Änderungen von EingangsSignalen auftreten. Somit umfasst der Begriff ebenenempfindliche Anordnung auch die Beschränkung, in welcher Weise die Änderungen des Eingangssignales auftreten. Wie bereits in der vorgenannten Patentanmeldung beschrieben, sind diese Beschränkungen der eingangsseitigen Signaländerungen fast ausschließlich auf die Taktsignale des Systems anzuwenden. Für andere Eingangssignale, wie z.B. Datensignale gibt es praktisch keine Beschränkung, wann sie auftreten können.

Der Ausdruck Ansprechverhalten im eingeschwungenen Zustand bezieht sich auf den Endwert aller interner Speicherelemente, wie Kippschaltungen, oder Rückkopplungskreise. Ein ebenenempfindliches System soll also als Ergebnis einer Folge von zulässigen Änderungen der Eingangs signale mit ausreichendem zeitlichen Abstand zwischen den Änderungen arbeiten, so daß sich das System auf einen neuen inneren Zustand stabilisieren kann. Diese Zeitdauer wird normalerweise dadurch sichergestellt, daß die Taktsignalimpulsfolgen des Systems benutzt werden, die das dynamische Arbeiten der logischen Schaltung steuert.

Die logische Anordnung eines solchen Systems umfaßt ebenso den Begriff der Anordnung aller interner Speicherelemente, so daß sie als Schieberegister oder Teile von Schieberegistern arbeiten können, deren Zugriffs- und Steuerleitungen unabhängig vom Zugriff und der Steuerung des Systems sind, um diese Anordnung zu verwirklichen, wird jede Speicherung innerhalb der logischen Organisation dadurch verwirklicht, daß man Verriegelungsschaltungen nimmt, die nicht zu wilden Schwingungen neigen, wodurch man logische Schaltsysteme erhält, die gegen irgendwelche Wechselstromeigenschaften unempfindlich sind. Diese Verriegelungsschaltungen sind außerdem auch ebenenempfindlich oder ebenenabhängig. Verwendet man eine solche Schieberegisteranordnung, dann läßt sich eingangswie ausgangsseitig eine Signalabtastung durchführen.

Das ganze System wird durch zwei oder drei überlappende voneinan-_{FI 972 117} 409818/0288

der unabhängige Taktimpulssignalzüge angesteuert. Jedes der Signale in einem Signalzug braucht nur so lange zu sein, wie erforderlich ist, um eine Verriegelungsschaltung einzustellen. Das Erregungssignal und das Durchsehaltsignal für eine getaktete Verriegelungsschaltung sind eine kombinatorische logische Funktion der Eingangssignale des Systems, und der Ausgangssignale der Verriegelungsschaltungen, die wiederum durch andere Taktimpulszüge des Systems, als die eingangsseitigen an den getakteten Verriegelungsschaltungen anliegenden Impulszüge, gesteuert werden.

Ein Weg, dieses Ziel zu erreichen, besteht darin, daß jede solche taktmäßig angesteuerte Verriegelungsschaltung exakt nur durch ein einziges der Taktsignale des Systems gesteuert wird. Wenn das Durchschaltsignal und das Taktsignal beide "eins" sind, dann wird die getaktete Verriegelungsschaltung in den durch das Erregungssignal für diese Verriegelungsschaltung bestimmten Zustand eingestellt.

Ist die Organisation der logischen Schaltungen gemäß diesen Anforderungen gewählt, dann werden durch einen automatischen Prüfgenerator erzeugte Prüfmuster zur Durchführung der Laufzeitverzögerungsprüfung des logischen Systems in Übereinstimmung mit dem erfindungsgemäßen Verfahren zugeführt. Bei der Prüfsignalerzeugung gemäß einer Anordnung nach Fig. 1 werden Prüfmuster einer zu prüfenden Einheit 10 zugeführt. Eine solche Einheit wird als hochintegrierte Halbleiterschaltung hergestellt. Es kann sich dabei um die niedrigste Stufe der Integration, wie z.B. um ein Halbleiterplättchen oder Chip handeln, auf dem hunderte von Schaltungen aufgebaut sind, oder es kann auch eine größere modulare Einheit sein, auf der sich tausende solcher Schaltungen befinden. In allen Fällen befriedigt dies die Anforderung auf eine einseitig begrenzt verzögerungsabhängige Anordnung, die eingangs- wie ausgangsseitig auf Signal abtastbar ist. Eine vollständige Beschreibung einer solchen Organisation wird im nachfolgenden gegeben.

Die der zu untersuchenden und prüfenden Einheit 10 zugeführten

409818/0288

Prüfmuster enthalten sowohl Anreize als auch von dieser Einheit auf einen bestimmten Anreiz zu erwartende Prufantworten. Die Prüfmuster werden durch ein automatisches Prüfsystem erzeugt, das hier als Teil einer Datenverarbeitungsanlage dargestellt ist. Ein Datenverarbeitungssystem, das für diesen Zweck einsetzbar ist, ist das IBM-System 360, Modell 65 oder Modell 85. Ein solches System hätte zusätzlichen Speicherraum von einem Megabyte.

Die Organisation des Systems enthält ferner einen automatischen Prüfgenerator 11 mit einer Liste oder Bibliothek angenommener Fehler 12, die darin gespeichert sind. Es ist ferner ein Satz Steuerkarten 13 einschließlich aller für die Erzeugung der Prüfmuster notwendigen Parameter vorgesehen. Die Steuerkarten 13 enthalten auch das Betriebsverfahren und bestimmen, welche Routinen und Unterroutinen zur Durchführung der Prüfung einer bestimmten zu prüfenden Einheit durchgeführt werden müssen. Die angenommenen Fehler 12 sind ein für jede Art von Schaltungsanordnung oder zu prüfendes Netzwerk ermittelter Algorithmus. Zur Bestimmung der bestimmten zu erzeugenden Prüfmuster und der Pfade, die empfindlich gemacht werden müssen wird eine logische Beschreibung der zu prüfenden Einheit 10 dem automatischen Prüfmustergenerator 11 von 14 zugeführt. Die logische Beschreibung 14 besteht aus der tatsächlichen Schaltung einer bestimmten Einheit und dies dient als Grundlage für die Bestimmung der entsprechenden Prüfung und der dabei möglicherweise auftretenden Fehler.

Der automatische Prüfgenerator 11 liefert die logischen Prüfmuster für die ausgewählten Pfade, die einer zu prüfenden Einheit gemäß Definition durch ihre logische Beschreibung 14, zugeführt werden müssen. Diese logischen Muster werden in dem System einem Compiler 15 zugeführt, der außerdem noch technische Spezifikationen 16 der bestimmten Technologie der zu prüfenden Einheit aufnimmt. Diese Spezifikationen 16 enthalten die Spannungs- und Stromwerte, die in der bestimmten Technologie zur Darstellung der binären Eins und binären Null eines logischen Musters verwendet werden müssen. Der Compiler 15 liefert Technologiemuster von binären Einsen und Nullen

Fi 972 117 4 0 9 8 1 8/0288

mit bestimmten Spannungen und Strömen zum Prüfen des Prüfcompilers und Operationscodeprüfgenerators 17. Compiler und Generator 17 liefert die Prüfmuster, die der zu prüfenden Einheit 10 zugeführt werden.

Wie bereits angegeben, enthalten die Prüfmuster sowohl Anreize für die zu prüfende Einheit, als auch die erwarteten Prufantworten. Prüfmuster für zulässige Laufzeiten werden der zu prüfenden Einheit 10 unmittelbar zugeleitet. Bei Anwendung des erfindungsgemäßen Verfahrens wird die Einheit geprüft und es wird nach Vergleich mit der erwarteten Prüfantwort entweder bei 18 die Einheit als geprüft und gut akzeptiert oder bei 19 als geprüft und schlecht zurückgewiesen. Die Zurückweisung fehlerhafter Einheiten kann außerdem als Teil des Prüfsystems einer Voraussageeinheit 20 zugeführt werden, die der Voraussage möglicher Fehler dient, und die außerdem von dem Prüfcompiler, und Operationsprüfgenerator 17 Prüfdaten zur Voraussage der Fehlerfeststellung erhält. Dieser Teil des Prüfsystems wird auch bei diagnostischem Prüfen herangezogen. Die Voraussageschaltung 20, die der Voraussage der Fehlerursache dient, liefert dann bei 21 eine Voraussage für einen bestimmten Fehler.

Die einzelnen Vorrichtungen, und die Programmsteuerungen, die zur Erzeugung der Prüfmuster und zur Auswahl und Wirksammachung der Pfade erforderlich sind, sind an sich bekannt. Beispielsweise ist das zur Entwicklung der Prüfmuster zur Durchführung kombinatorischer Prüfungen einer zu prüfenden Einheit erforderliche Programm in einem Aufsatz beschrieben mit dem Titel "Algorithmen für die Feststellung von Fehlern in logischen Schaltungen" von W. G. Bouricius, u.a., das im Research Report RC 3117 des IBM Thomas J. Watson Research Center vom 19. Oktober 1970 veröffentlicht wurde. Ein Algorithmus für die Berechnung der Prüfungen auf Fehler ist beschrieben in dem Aufsatz "Diagnose von Automatenfenlern, ein Rechenverfahren und eine Methode" von J. Paul Roth in IBM Journal of Research and Development, Juli 1966. Diese Aufsätze beschreiben wie man programmierbare Algorithmen für die Prüfsignalerzeugung und Prufauswertung entwickelt. Diese enthalten

Fi 972 117 409 8 18/028 8

auch die Ableitung der Daten für angenommene Fehler, die für die automatische Prüfsignalerzeugung notwendig sind.

Die Generierung der Laufzeitverzögerungsprüfungen nach der vorliegenden Erfindung sind ähnlich schwierig, wie die Erzeugung einer kombinatorischen Gleichstromprüfung. Jede Prüfung wird mittels einer kontoinatorischen Funktion, im Gegensatz zu einer sequentiellen Funktion definiert. Daher wird jede mögliche Wechselstromprüfung durch eine der 2ⁿ Kombinationen der η Binärwerte der Systemeingänge in die funktionale logische Einheit und die internen Eingänge der sequentiellen logischen Schaltungen der Einheit bestimmt.

Es sei dabei klargestellt, daß die vorliegende Erfindung nicht in der Erzeugung der Prüfmuster zum Anlegen an einer zu prüfenden Einheit besteht, sondern sich auf das Prüfverfahren der zu prüfenden Einheit richtet, wenn die Prüfmuster an die ausgewählten, empfindlich gemachten Pfade angelegt werden. Um das Prüfen einer Einheit durchzuführen, müssen die Anforderungen der einseitig begrenzten Verzögerungsabhängigkeit und der eingangs- und ausgangsseitigen Abtastbarkeit der zu prüfenden Einheit vorhanden sein. Eine verallgemeinerte, logische Organisation und ein entsprechender Aufbau, bei dem diese Gedanken verwirklich sind, ist in Fig. 2 gezeigt.

Die Schaltung gemäß Fig. 2 besteht aus einer Anzahl kombinatorischer logischer Netzwerke, 30, 31 und 32, die zueinander parallel angeordnet sind. Jedes Netzwerk ist an einer zugehörigen Gruppe von Verriegelungsschaltungen 33, 34 bzw. 35 angekoppelt. Somit ist also das logische System in eine Anzahl von Teile unterteilt, deren jedes für sich aus einem Konfcinationsnetzwerk und eine Gruppe von Verriegelungsschaltungen besteht. Obgleich drei solche Unterteilungen dargestellt sind, sollte doch einleuchten, daß jede kleinere oder größere Zahl parallel gemäß der Erfindung hier angeordnet und vorgesehen sein können. Die Schaltung enthält ein zusätzliches kombinatorisches oder Konbinationsnetzwerk 36,

_FI972117 409818/0288

zur Aufnähme der von den einzelnen Gruppen von Verriegelungsschaltungen kommenden Ausgangssignale und zur Erzeugung der Ausgangssignale des Gesamtsystems, die als Gruppe von Signalen R bezeichnet sind.

Jedes der kombinatorischen Netzwerke 30, 31 und 32 ist ein logisches Netzwerk mit mehrfachen Eingängen und Ausgängen. Es enthält jede Anzahl von Ebenen oder Stufen kombinatorischer Schaltungen in der Form üblicher logischer Schaltkreise. Jedes Netzwerk spricht auf eine bestimmte eingangsseitige Kombination von Signalen an und erzeugt ebenso eine bestimmte Kombination von Ausgangssignalen. Diese Ausgangssignale wie z.B. El, E2, E3, sind tatsächlich Gruppen von Ausgangssignalen, so daß das Symbol El tatsächlich für eil, el2 bis elN steht. In gleicher Weise betreffen die Symbole Gl, G2 und G3 Gruppen von Durchschaltsignalen, die von den einzelnen kombinatorischen Netzwerken abgegeben werden. Die den kombinatorischen Netzwerken zugeführten Eingangs signale sind die externen Eingangssignale, die am Eingang der Gesamtschaltung als eine Gruppe von S solcher Eingangssignale dargestellt sind und als Gruppen von RückkopplungsSignalen, die von den kombinatorischen Netzwerken und Gruppen von Verriegelungsschaltungen kommen. Dabei ist unter dem Ausdruck Gruppe von Schaltungen oder Netzwerken jeweils zu verstehen, daß es sich dabei um eine einzelne Schaltung oder aber um eine wesentliche Anzahl solcher Schaltungen handeln kann.

Damit diese allgemeine Anordnung, nach dem Verfahren gemäß der Erfindung geprüft werden kann, ist es ein notwendiges Erfordernis, daß eine Verriegelungsschaltung oder eine Gruppe von Verriegelungsschaltungen, die durch einen Taktsignalimpulszug gesteuert wird, nicht über kombinatorische logische Schaltungen nach anderen Verriegelungsschaltungen zurückgekoppelt werden können, die durch den gleichen Taktimpulszug gesteuert werden. Somit kann also das Ausgangssignal von der Verriegelungsschaltungsgruppe 33 nicht in das kombinatorische Netzwerk 30 zurückgekoppelt werden, da die Verriegelungsschaltungsgruppe 33 auf den Taktimpulszug Cl anspricht.

Fi 972 117 4 0 98 18/0288

Diese Gruppe von Verriegelungsschaltungen kann dann aber nach den kombinatorischen Netzwerken 31 und 32 rückgekoppelt werden, die beide durch andere Taktimpulszüge angesteuert werden.

Ein Weg, dieser Forderung zu genügen, besteht darin, für jeden Abschnitt in Fig. 2 einen gesonderteten Taktimpulszug vorzusehen. Somit dient der Taktimpulszug Cl zur Steuerung der Verriegelungsschaltungsgruppe 33, Taktimpulszug C2 steuert die Verriegelungsschaltun gsgruppe 34 und Taktimpuls zug C3 steuert die Verriegelungsschaltungsgruppe 35. Die Art und Weise, wie jede Gruppe von Verriegelungsschaltungen genau durch einen dieser Taktimpulszüge gesteuert wird, besteht darin, daß jedes steuernde Taktimpulssignal Ci einer Verriegelungsschaltung Lij zugeordnet ist, die zwei andere Signale aufnimmt: ein Erregungssignal Eij und möglicherweise ein Durchschaltsignal Gij. Diese drei Signale steuern die Verriegelungsschaltung in der Weise, daß dann, wenn sowohl das Durchschaltsignal als auch das Taktsignal den Zustand "Eins" aufweisen, die Veriegelungsschaltung auf den Wert des Erregungsignals eingestellt wird. Ist entweder das Taktsignal oder das Durchschaltsignal eine "Null", dann kann die Verriegelungsschaltung ihren Zustand nicht ändern. Die Taktgabe kann außerdem dadurch vorgenommen werden, daß die Taktimpulszüge unmittelbar auf die entsprechenden Gruppen von Verriegelungsschaltungen ohne Mitwirkung der Durchschaltsignale Gl, G2 und G3 sowie der dazwischen liegenden UND-Torschaltungen einwirken.

Für die normale Arbeitsweise des logischen Systems erfolgt die Steuerung durch die Taktimpulszüge. In Bezug auf Fig. 3, ist mit Cl in Zeitabschnitt 22 auf Eins sowohl C2 und C3 auf binär Null, so daß die Eingänge und Ausgänge des kombinatorischen Netzwerkes 30 stabil sind. Angenommen, daß in der extern zugeführten Gruppe von EingangsSignalen sich nicht alle ändern, dann wird das Taktsignal Cl durch die Verriegelungsschaltungen der Gruppe 33 hindurch geschaltet, wenn die entsprechende Gruppe von Durchschaltsignalen Gl eine binäre Eins aufweisen. Die Verriegelungsschaltungen der Gruppe 33 werden dann auf den Wert der ihnen zugeführten

_FI972117 409 8 1 8/0288

Erregungssignale El eingestellt. Somit können also einige der Verriegelungsschaltungen der Gruppe 33 während des Zeitabschnittes, in dem Cl eine binäre Eins ist, geändert werden. Der Zeitabschnitt 22 braucht nur so lang zu sein, daß die Verriegelungsschaltungen eingestellt werden können. Die Signaländerungen in den Verriegelungsschaltungen durchlaufen unmittelbar die kombinatorischen Netzwerke 31 und 32 über die entsprechenden Rückkopplungsverbindungen. Sie gelangen außerdem weiter an das Kombinationsnetzwerk 36.

Ehe das Taktsignal C2 sein Binärzustand Eins annimmt, müssen die von der Verriegelungsschaltungsgruppe 33 kommenden Ausgangssignale die Kombinationsnetzwerke 31 und 32 durchlaufen haben. Der zeitliche Abstand zwischen den Taktsignalen Cl und C2 liegt im Zeitabschnitt 23, der mindestens so lang sein muß wie die Durchlaufszeit durch das Netzwerk 31.

Wenn das Taktsignal C2 den Wert Eins annimmt, wird das Verfahren mit den Verriegelungsschaltungen in der Gruppe 34 fortgesetzt, die die Erregersignale von Netzwerk 31 einspeichern. In gleicher Weise wird das Taktsignal C3 für die Steuerung der Verriegelungsschaltungsgruppe 35 den Wert "Eins" annehmen. Für eine korrekte und richtige Arbeitsweise des logischen Systems ist es daher erforderlich daß die Dauer der einzelnen Taktsignale groß genug ist, um die Verriegelungsschaltungen einzustellen und daß ein Zeitintervall zwischen aufeinanderfolgenden Taktimpulszügen liegt, das ausreichend lange ist, daß alle Verriegelungsschaltungsänderungen, die durch die Rückkopplungsverbindungen betätigten kombinatorischen Netzwerke durchlaufen können. Eine solche Arbeitsweise erfüllt die Forderung nach einem ebenenempfindlichen System und stellt eine kleinstmögliche Abhängigkeit von Wechselstromparametern dar. Diese Pfade durch das kombinatorische Schaltkreisnetzwerk sind es, die bezüglich ihrer Laufzeitverzögerung ebenso gemäß dem erfindungsgemäßen Verfahren untersucht werden, wie Einstellzeiten der Verriegelungsschaltungen.

409818/0288

FI 972 117

Die Information gelangt in das ebenenempfindliche logische System über eine Gruppe von EingangsSignalen S. Diese Eingangssignale wirken mit dem logischen System zusammen, indem sie das System unter Verwendung der Taktsignale steuern, die mit dem logischen System synchronisiert sind. Der bestimmte TaktZeitpunkt, zu dem die Signale sich ändern, wird gesteuert und dann wird das Eingangssignal auf das bestimmte Kombinationsnetzwerk beschränkt. Wenn beispielsweise in Fig. 2 die Gruppe von Eingangs Signalen S sich immer zum Taktzeitpunkt Cl ändert, dann kann die Eingangssignalgruppe S als Eingangssignal für das Kombinationsnetzwerk 31 oder 32, nicht aber als Eingangssignal für das Netzwerk 30 benutzt werden.

Wenn die externen Eingangssignale in der Weise asynchron sind, daß sie ihren Zustand zu jeden beliebigen Zeitpunkt ändern können, dann werden diese Signale innerhalb des logischen Systems unter Verwendung der Verriegelungsschaltungen synchronisiert. Eine Verriegelungsschaltung nimmt gleichzeitig eingangseitig das Erregungssignal und das bestimmte Taktsignal auf. Die Verriegelungsschaltung kann ihren Einstellzustand nicht ändern, wenn das Taktsignal auf "Null" ist und das Ausgangs signal der Verriegelungsschaltung ändert sich nur in dem Zeitabschnitt, wenn der Taktimpuls "Eins" ist. Selbst dann, wenn die Eingangs signale S sich während der Zeit ändern, in der das Taktsignal auf "Eins" ist, ergeben sich keine Betriebsschwierigkeiten, vorausgesetzt, die Gruppe von Eingangssignalen S verbleibt über den vollen Taktzyklus auf diesem neuen Wert. Die Verriegelungsschaltung ändert dann beim Eintreffen des nächsten Taktsignals ihren Zustand. Wenn sich der Betriebszustand der Verriegelungsschaltung beinahe ändert, könnte während der Zeit, in der der Taktimpuls eine "Eins" ist, ein spitzer Ausgangsimpuls an der Verriegelungsschaltung auftreten. Das ergibt jedoch keinerlei Schwierigkeiten, da das Ausgangssignal dieser Verriegelungsschaltung nur während einer anderen Taktzeit benutzt wird.

Externe Aus gangs signale, wie z.B. die Gruppe von Ausgangssignalen R, rufen normalerweise keine Schwierigkeiten hervor, es sei denn Fi 972H7 409818/0288

es gebe besonders kritische Einschränkungen in bezug auf die Zeitlage dieser Ausgangsimpulse. Die meisten Ausgangssignale sind wahrscheinlich irgendeine Funktion der Ausgangssignale der Verriegelungsschaltungen, die alle durch das gleiche Taktsignal gesteuert werden. Sie bleiben daher für eine gegebene Anzahl von Taktzyklen auf einem gegebenen Wert.

Die in Fig. 2 gezeigte logische Schaltung weist eine einseitig begrenzte Verzögerungsabhängigkeit auf. Sie hat damit eine der Fähigkeiten, die zur Durchführung des erfindungsgemäßen Prüfverfahrens notwendig sind. Die andere Fähigkeit ist die Möglichkeit zur eingangs- und ausgangsseitigen Signalabtastung.

Die Speicherelemente eines solchen allgemeinen Systems sind ebenenempfindliche Vorrichtungen, die sicher arbeiten und nicht zu wilden Schwingungen neigen. Schaltungen, die dieser Forderung entsprechen, werden allgemein als getaktete Gleichstromverriegelungsschaltungen bezeichnet. Eine solche Verriegelungsschaltung zum Halten einer Polarität ist in Fig. 4 aus UND-Inverterstufen aufgebaut gezeigt. Der Speicherteil ist mit 24 bezeichnet, die UND-Inverterstufen mit 25, 26 und die Inverterstufe mit 27.

Die dieser Schaltung zugeführten Eingangssignale sind E und C und das Ausgangssignal wird bei L abgenommen. In Betrieb kann die Verriegelungsschaltung, wenn das Taktsignal C bei Null liegt, ihren Betriebszustand nicht ändern. Geht jedoch das Taktsignal C auf Eins über, dann wird der innere Zustand der Verriegelungsschaltung auf den Wert der Erregung am Eingang E eingestellt.

Zur Ausnutzung des Verfahrens gemäß der Erfindung ist es notwendig, daß das allgemeine logische System den Zustand aller interner Speicherelemente dynamisch überwachen kann. Damit können alle besonderen Prüfpunkte weggelassen werden, alle Phasen manueller Entstörung werden vereinfacht und man erhält eine Normschnittstelle für Betriebs- und Wartungskonsole. Zu diesem Zweck ist bei jeder Verriegelungsschaltung jeder Verriegelungsschaltungsgruppe des

409818/0288

FI 972 117

Systems eine Schaltung vorgesehen, durch die die Verriegelungsschaltung als eine Stufe eines Schieberegisters mit einer von der Systemtaktgabe unabhängigen Schiebesteuerung arbeiten kann, und einer Eingabe/Ausgäbe, die von der Systemeingabe/Ausgäbe unabhängig ist. Die Schaltungsart wird als Schieberegister-Verriegelungsschaltung bezeichnet. Alle diese Schieberegister-Verriegelungsschaltungen eines gegebenen Schaltungsplättchen, Moduls usw., sind zu einem oder mehreren Schieberegistern miteinander verbunden. Jedes der Schieberegister hat einen Eingang und einen Ausgang und an den Klemmen des Aufbaues zugängliche Schiebesteuerleitungen.

Durch Umwandlung getakteter Gleichstromverriegelungsschaltungen in Schieberegisterschaltungen erhält man die Vorteile der Schieberegister-Verriegelungsschaltungen. D.h. bei diesen Schaltungen kann man allgemein die Systemtaktschaltung anhalten, den Betriebszustand aller Verriegelungsschaltungen ausspeichern und/oder neue oder die ursprünglichen Werte in jede Verriegelungsschaltung eingeben. Dies wird als eingangs- und ausgangsseitige Signalabtastung oder -abspeieherung bezeichnet.

Bei dem Prüfverfahren gemäß der Erfindung wird die Laufzeitverzögerungsmessung auf ausgewählten Pfaden durch kombinatorische Schaltungen von sequentieller Prüfung auf kombinatorische Prüfung reduziert, die wesentlich leichter und wirksamer durchzuführen ist. Die eingangs- und ausgangsseitige Abtastung ergibt die notwendige Möglichkeit, sowohl Konstruktionsfehler als auch den Ausfall von Schaltungen beim Einrichten des Systems, beim Systemendtest und der Fehlerdiagnose im Feld, genau festzustellen. Die Schieberegister sind außerdem für Systemfunktionen, wie Schnittpunkt mit einer Konsole, Systemrückstellen und das Setzen von Prüfpunkten, brauchb ar.

Wie aus der Technik allgemein bekannt ist, ist die automatische Erzeugung von Prüfmustern, wie sie im Zusammenhang mit Fig. 1 beschrieben ist, für kombinatorische logische Netzwerke viel leichter durchzuführen, als die Erzeugung von Prüfmustern für komplizierte

409818/0288

FI 972 117

sequentielle logische Schaltungen. Es ist demgemäß erforderlich, die sequentiellen logischen Schaltungen, wie z.B. die internen Speicherschaltungen eines allgemeinen logischen Systems, in eine kombinatorische Form zu überführen. Dies wird durch Hinzufügen zusätzlicher Schaltungen erreicht, die selektiv die getakteten Gleichstomverriegelungsschaltungen in Schieberegisterschaltungen umwandeln und gleichzeitig die Möglichkeit für ein- und ausgangsseitige Abtastung schaffen.

In Fig. 5 ist ein logisches System gezeigt, daß diese zusätzlichen Schaltungen aufweist und von zwei Taktsignalzügen gesteuert wird. Die kombinatorischen Netzwerke 40, 41 und 42 sind gleicher Art wie die im Zusammenhang mit Fig. 2 beschriebenen Netzwerke. Sie sprechen auf Gruppen von EingangsSignalen S, sowie auf die von den Verriegelungsschaltungsgruppen 43 und 44 gelieferten Verriegelungssignale an. Die kombinatorischen Netzwerke 40 und 41 liefern jeweils eine Gruppe von Erregungssignal El, E2 und eine Gruppe von Durchschaltsignalen Gl, G2. über UND-Torsehaltungen 45 und 46 werden die Systemtaktsignale Cl, C2 nach den Gruppen von Verriegelungsschaltungen 43, bzw. 44 durchgeschaltet.

Die Gruppe von Verriegelungsschaltungen 43 und 44 unterscheiden sich von den in Fig. 2 dargestellten dadurch, daß sie als Schieberegister-Verriegelungsschaltungen geschaltet sind. Eine solche Schieberegister-Verriegelungsschaltung ist symbolisch in Fig. 6 dargestellt. Sie enthält zwei getrennte Verriegelungs- und Speicherschaltungen 47 bzw. 52. Die Verriegelungsschaltung 47 ist die gleiche Schaltung wie sie in den Schaltungsgruppen der Fig. 2 benutzt wird und in einer Ausfuhrungsform in Fig. 4 gezeigt ist. Jede solche Verriegelungsschaltung weist einen Erregungseingang E, eine Eingangsklemme C für ein Taktimpulszug, und einen Ausgang für das Ausgangssignal L auf.

Die Verriegelungsschaltung 52 ist die zusätzliche Schaltung, die die Gesamtschaltung zur Schieberegister-Verriegelungsschaltung macht. Sie enthält einen getrennten Eingang U, einen getrennten

409818/0288

FI 972 117

Ausgang V und Schiebesteuerleitungen A und B.

Die zusätzliche Eingangsklemnie U führt nach einer UND-Invertierlogik mit den Torschaltungen 49 und 50, sowie der Invertierstufe 51. Diese Schaltung nimmt außerdem über Leitung 57 die erste Schiebesteuerung von der Eingangsklemnie A auf. Von diesen Torschaltungen 49 und 50 wird eine Kopplung an die Verriegelungsschaltung 47 hergestellt. Am Ausgang der Verriegelungsschaltung 47 ist eine zweite Verriegelungsschaltung angekoppelt, mit einem Speicherteil 52 und den UND-Invertier-Torschaltungen 53, 54, die die Aus gangs signale der Verriegelungsschaltung 47, sowie von dem zweiten Verschiebesteuereingang B Verschiebesignale über die Leitung 5 8 aufnehmen.

Die Schaltung 52 dient der zeitweiligen Speicherung während des Einspeicherns und Ausspeicherns mit Hilfe von Verschiebeimpulsen. Die Schieberegister-Verriegelungsschaltungen dienen dazu, jedes gewünschte Muster aus Eins und Null zum Halten der Polarität nach den Verriegelungsschaltungen 47 zu verschieben. Diese Muster werden dann als Eingangssignale für die kombinatorischen Netzwerke benutzt. Die Ausgangssignale der Verriegelungsschaltung 47 werden dann taktgesteuert nach der Verriegelungsschaltung 52 übertragen und, gesteuert durch das bei B zugeführte Verschiebesignal, zur überprüfung und Messung ausgegeben.

Jede der Gruppen von Verriegelungsschaltungen 43, 44 in Fig. 5 enthält eine Anzahl der in Fig. 6 gezeigten Schaltungen. Diese Schaltungen sind sequentiell miteinander verbunden, so daß die Eingangsklenime U in Fig. 6 die Eingangs leitung 55 in Fig. 5 sein würde. Der Schiebetaktinipuls A wird der ersten Schaltung, beispielsweise Schaltung 47, aller der Verriegelungsschaltungen der Gruppen zugeleitet. In gleicher Weise wird der Schiebetaktimpuls B der zweiten Schaltung jeder Verriegelungsschaltung einer Gruppe zugeleitet. Das Ausgangssignal an der Ausgangsklemme V der Schaltung 52 in Fig. 6 würde als Eingangssignal für die nächstfolgende Verriegelungsschaltung der Gruppe dienen bis zur letzten Verriegelungs-

409818/0288

FI 972 117

schaltung des gesamten Registers, worauf dieses Ausgangsigrial das Äquivalent des Ausgangssignals auf Leitung 56 der Anordnung in Fig. 5 wäre. Die Schieberegister-Verriegelungsschaltungen sind daher mit einem Eingang, einem Ausgang und zwei Schiebetakteingängen zu einem Schieberegister verbunden.

Mit den Erfordernissen der einseitig begrenzten Verzögerungsabhängigkeit und der eingangs- und ausgangsseitigen Abtastbarkeit, wie sie zusammen mit Fig. 5 beschrieben sind, können Prüfmuster vom Prüfcompiler und Operationscode-Prüfgenerator 17 in Fig. 1 benutzt werden, um die zu prüfende Einheit 10 nach dem erfindungsgemäßen Verfahren zu prüfen.

Im allgemeinen sind vier Pfade durch ein solches generalisiertes Logiksystem -vorhanden, das primäre Eingänge und Ausgänge besitzt, die bezüglich ihrer Laufzeitverzögerungen geprüft werden müssen. Zwei dieser Pfade enden an den Primärausgängen und die anderen zwei in einer Gruppe von Verriegelungsschaltungen.

Wie Fig. 5 zeigt, verläuft ein solcher Pfad von einer Gruppe S von Systemeingängen durch das kombinatorische Netzwerk 42 zu einer Gruppe R von Systemantworten. Ein zweiter Pfad führt von den Systemeingängen durch ein kombinatorisches Netzwerk zu einer Gruppe von Verriegelungsschaltungen, wie beispielsweise S, durch das kombinatorische Netzwerk 40 zu der Verriegelungsschaltungruppe 43. Ein dritter Pfad verläuft von einer Verriegelungsschaltungsgruppe, wie beispielsweise 43, durch ein kombinatorisches Netzwerk, wie beispielweise 42, zu den Systemantworten (Antwortausgängen) R. Der vierte Pfad schließlich verläuft von einer Gruppe von Verriegelungsschaltungen zu einer zweiten Gruppe von solchen Schaltungen. Daher wird der Ausgang der Verriegelungsschaltungsgruppe 43 über das kombinatrische Netzwerk 41 auf die Verriegelungsschaltungsgruppe 44 zurückgekoppelt.

Zur Prüfung der Laufzeitverzögerungen in jedem dieser Pfade oder durch irgendwelche Schaltungen, die in Reihe in einem dieser Pfade

4Q9818/0288
FI 972 117

23A6617

eingeschaltet sind, liefert das Verfahren gemäß der Erfindung Systemtakte Cl, C2 von Fig. 5, die abgeschaltet sind, wie der Block 60 in Fig. 7 zeigt. Ein bestimmter Pfad, der von dem Prüfgenerator des System nach Fig. 1 bestimmt wurde, wird dann für die Sensibilisierung (Empfindlichmachung) ausgewählt. In das Schieberegister, gebildet aus den VerriegelungsschaItungsgruppen 43, 44, wird ein Prüfmuster auf der Eingangsleitung 55, gesteuert von den Schiebetakten A und B, die der Block 61 liefert, abgetastet. Die Wirkung dieses Hineinschieben des Prüfmusters ist die Initialisierung der Zustände aller Verriegelungsschaltungen in den Gruppen 43 und 44. Im wesentlichen gleichzeitig mit der Initialisierung der Verriegelungsschaltungs-Zustände in dem Schieberegister wird das Prüfmuster an den Systemeingängen S für den bestimmten ausgewählten und sensibilisierten Pfad des zu prüfenden Logiksystem (Block 6 2) zur Verfügung gestellt.

In seiner allgemeinen Form sorgt das Verfahren gemäß der Erfindung dafür, daß ein Primäreingang (Eingangssignal) geändert wird (Block 63). Dieser Eingang wird direkt mit dem ausgewählten und sensibilisierten Pfad verbunden, so daß dieser dadurch beeinflußt wird. Unter eine.m Primäreingang versteht man einen solchen, der Eingangssignale für den Systemeingang oder einen der Taktsignale zur Verfügung stellt, die von dem bestimmten Pfad abhängig sind, der gerade geprüft wird. Nachdem eine gegebene Zeitperlode verstrichen ist, die einer zulässigen Laufzeitverzögerung in dem ausgewählten und sensibilisierten Pfad entspricht, wird der Ausgang dieses Pfades gemessen, wie es in Block 6 4 angedeutet ist. Wenn diese Messung anzeigt, daß sich dieser Ausgang nicht bei der Anfrage durch Block 65 auf einen neuen Wert ändert, dann wird diese Einheit als schlecht (Block 66) betrachtet.

In ähnlicher Weise wird, wenn, eine Veränderung des Ausgangs des sensibilisierten Pfades während der Abfrage durch Block 6 5 gemessen wurde, dann eine Abfrage gemacht, ob der PrüfVorgang für die funktionelle Logikeinheit vollständig beendet ist. (Block 67). In der Praxis können hunderte und tausende derartiger Tests

4 0 9 8 1 8/0288

FI 972 117

durchgeführt werden, um die Laufzeitverzögerungscharakteristiken der Einheit zu bestimmen. Wenn die Prüfungen noch nicht beendet sind, wird das Verfahren fortgesetzt, wie Block 61 angibt. Wenn die Prüfungen beendet sind, wird die Einheit, wie Block 68 zeigt als in Ordnung angesehen, was bedeutet, daß die betreffenden LaufzeitverzögerungsCharakteristiken, die von dem automatischen Prüfgeneratorsystem eingestellt wurden, eingehalten wurden.

Wie zuvor bereits erwähnt wurde, sind vier allgemeine Typen von Pfaden vorhanden, die während des Ablaufs des erfindungsgemäßen Verfahrens zur Bestimmung von Laufzeitverzögerungen sensibilisiert werden müssen. Ein solcher Pfad verläuft von einem Primäreingang zu einem Primärausgang. Wie Fig. 5 zeigt, führt dieser Pfad von der Gruppe S von Systemeingangssignalen durch das kombinatorische Netzwerk 42 zu einer Gruppe R von Systemantworten. Um eine Änderung in einem Primäreingang herbeizuführen, wird einer der Systemeingänge verändert, und die Messung einer Änderung wird in einer ausführlicheren Implementierung des Messteils des Verfahrens der Erfindung durchgeführt, wie Fig. 8 zeigt. Nachdem eine vorgegebene Zeitperiode vergangen ist, die sich wiederum auf eine zulässige Laufzeitverzögerung bezieht, wird die Messung direkt am Ausgang des sensibilisierten Pfades vorgenommen, wie Block 7O angibt. Die Abfrage wird bei 71 durchgeführt, um zu bestimmen, ob wenigstens eine der Systemantworten der Gruppe R sich verändert hat. Wenn dieses nicht der Fall ist, dann wird die Einheit als schlecht betrachtet, wie Block 74 des Ablaufdiagrammes zeigt. Andererseits wird aber die Abfrage fortgesetzt, um festzustellen, wann die Prüfung beendet ist, wie Block, 72 zeigt. Wenn die Prüfung noch .nicht beendet ist, werden zusätzliche Prüfmuster gemäß dem Verfahren der Erfindung angelegt. Wenn die Prüfung aber vollständig ist und alle Messungen für alle Prüfmuster eine Zustandänderung angegeben haben, dann kann die geprüfte Einheit als gut betrachtet werden, wie Block 73 zeigt.

Die Meßschritte, die für einen Pfad notwendig sind, der von einer Gruppe von Verriegelungsschaltungen zu einem Primärausgang ver-

409818/0288

FI 972 117

läuft, werden in der gleichen Weise durchgeführt. Ein solcher Pfad würde in einer der Schaltungen in der Verriegelungsschaltungsgruppe 43 beginnen, durch das kombinatorische Netzwerk 42 verlaufen und zu einer Gruppe R von Systemantworten führen. Bei der Durchführung der Laufzeitverzögerungsprüfung für einen sensibilisierten Pfad dieses Typs, wird das erforderliche Prüfmuster dazu verwendet, die Zustände der Verriegelungsschaltungen in den Verriegelungsschaltungsgruppen 43 und 44 zu initialisieren, wobei dann das erforderliche Muster der Gruppe S von Primäreingängen angeboten wird. Darüberhinaus werden Eingangssignale an das kombinatorische Netzwerk 40 von der Gruppe S und den Ausgängen der Verriegelungsschaltungsgruppe 44 angelegt, um sicherzustellen, daß die gewünschten Änderungen auch in der Verriegelungsschaltungsgruppe 43 auftreten. Die Prüfung erfolgt dann durch Ansteigen- und Abfallenlassen des Cl-Taktsignalzuges. Dieses bewirkt dann, daß der Zustand einer der Verriegelungsschaltungen in der Verriegelungsschaltungsgruppe 43 seinen Zustand ändert. Diese Zustandsänderung wird über das kombinatorische Netzwerk 42 zu den Systemantworten R übertragen. Die Messung erfolgt dann gemäß der in Fig. 8 dargestellten Methode direkt am Ausgang des sensibilisierten Pfades.

Die Messung erfolgt nach dem Ablauf einer Zeitperiode zv/ischen dem Ansteigen des Signals auf der Cl-Taktzugleitung, um festzustellen, wie es in Block 70 angedeutet ist, ob eine Veränderung in R beobachtet wurde. Dieser besondere, verstrichene Zeitraum ist dann die spezifische zulässige Verzögerung für einen solchen Pfad. Abhängig von dem Ergebnis der Abfrage bezüglich einer Änderung, wie Block 71 angibt, wird das Verfahren der Erfindung in der bereits beschriebenen Weise fortgeführt, wenn der sensibilisierte Pfad von einem Primäreingang zu einem Primärausgang führt. Ähnliche Schritte werden für sensibilisierte Pfade verwendet, die von den Verriegelungsschaltungen der Verriegelungsschaltungsgruppe 44 zu den Systemantworten verlaufen.

Die anderen beiden generellen Arten von sensibilisierten Pfaden

4098 18/02 8 8

FI 972 117

durch eine funktionelle logische Einheit enden in einer Gruppe von Verriegelungsschaltungen. Die Messung wird in der Weise durchgeführt, daß die Signale, die von einem kombinatorischen Netzwerk zur Verfügung gestellt werden, zu einer Gruppe von Verriegelungsschaltungen durchgeschaltet werden und dann die unabhängigen AbtastungsZugriffe und Steuerungen des Systems nach Fig. 5 für das Heraustasten der Zustände der Verriegelungsschaltungsgruppen benützt werden. Auf diese Weise,wird bestimmt, ob sich die Eingänge zu den Verriegelungsschaltungsgruppen auf ihre neuen Werte verändert hatten, bevor der Systemtakt abgeschaltet wurde. Die Verfahrensschritte für diesen Typ von sensibilisierten Pfaden sind in Fig. 9 dargestellt.

Ein solcher allgemeiner Pfad führt von einem Primäreingang zu einer Verriegelungsschaltungsgruppe, beispielsweise von der Gruppe S durch das kombinatorische Netzwerk 40 zu der Verriegelungsschaltungsgruppe 43. Die Prüfung der Laufzeitverzögerung durch einen derartigen Pfad wird dadurch vorgenommen, daß einer der Primäreingänge der Gruppe S (Block 6 3) verändert wird. Danach wird der Taktimpulszug Cl verwendet, indem seine Signale angehoben und gesenkt werden, wie es in Block 75 der Fig. 9 angezeigt ist. Auf diese Weise wird jede Veränderung in den Aus^ gangssignalen des Netzwerkes 40 zu der Verriegelungsschaltungsgruppe 43 durchgeschaltet.

Um die Messung für eine mögliche Änderung durchzuführen, wird der Zustand der Verriegelungsschaltungen in der Gruppe 43 herausgeschoben, indem die Schiebesteuerung verwendet wird; das sind die Takte A und B. Der Zustand dieser Schaltungen erscheint auf der Leitung 56 (Block 76). Die Signalwerte, die auf der Leitung 56 auftreten, werden gemessen und abgefragt (Block 77, 78), um festzustellen, ob eine Änderung in einer Verriegelungsschaltung in einer bestimmten Position aufgetreten war, um so anzugeben, ob die Laufzeitverzögerung kleiner war, als die Zeit zwischen der Änderung am Primäreingang und dem Abfall des Taktimpulszuges Cl. Die Abfrage gemäß Block 78 liefert eine Angabe einer Veränderung.

FI 972 117 409818/0288

Wenn keine Veränderung auftrat, dann wird die geprüfte Einheit als schlecht betrachtet (Block 79). Wenn aber eine Änderung auftrat wird wird wieder eine Abfrage durchgeführt (Block 80), um zu bestimmen, ob die Prüfungen der Einheit vollständig durchgeführt sind. Wenn dieses nicht der Fall ist, wird die Prüfung fortgesetzt, wie es in Block 61 angedeutet ist. Im anderen Falle wird die Einheit für gut befunden (Block 81).

Die vierte generelle Arte von sensibiliserten Pfaden verläuft von einer Verriegelungsschaltungsgruppe über ein kontoInatorisches Netzwerk zu einer zweiten Verriegelungsschaltungsgruppe, beispielsweise von der Verriegelungsschaltungsgruppe 44 durch das kombinatorische Netzwerk 40 zu der Verriegelungsschaltungsgruppe 43. Die entsprechenden Eingangssignale werden an das kombinatorische Netzwerk 40 von der Gruppe S von Primäreingängen und auch als Eingangssignale angelegt, die von der Verriegelungsschaltungsgruppe 44 abgeleitet sind, nachdem die Verriegelungsschaltungsgruppen 43 und 44 während unabhängiger AbtastungsZugriffe und -Kontrollen initialisiert wurden. Darüberhinaus werden geeignete Prüfmustersignale an das kombinatorische Netzwerk 41 von der Gruppe S von Primäreingängen und von der Verriegelungsschaltungsgruppe 43 angelegt, um die gewünschte Änderung in der Verriegelungsschaltungsgruppe 44 sicherzustellen.

Die Prüfung der Laufzeitverzögerung durch diesen sensibiliserten Pfad wird dann so durchgeführt, daß die Pegel auf der Leitung für die C2-Taktimpulszüge angehoben und abgesenkt werden. Nach Ablauf einer vorgegebenen Zeit wird das Potential auf der Leitung für die C1-Taktimpulszüge angehoben und danach wieder abgesenkt. Wenn die Änderung in einer Verriegelungsschaltung aus der Gruppe 44 von Verriegelungsschaltungen eine Schaltung in der Verriegelungsschaltungsgruppe 43 erreicht hat, z.zt. zu der die Potentiale des Taktimpulszuges C2 abgesenkt wurden, dann besteht für die Schaltung in der Verriegelungsschaltungsgruppe 43 ein neuer Zustand. Dieser Zustand kann dann herausgeschoben werden (vgl. Block 76 in Fig. 9) für die Messung (Block 77), und zwar dann, wenn er auf der Leitung

409818/0288

FI 972 117

56 erscheint. Es kann dann die Feststellung getroffen werden, ob die Verzögerung durch den sensibilisierten Pfad zulässig ist.

Das vorstehend beschriebene Verfahren dient zur Prüfung der Laufzeitverzögerungen durch sensibilisierte Pfade kombinatorischer logischer Netzwerke. Die Verzögerungszeiten der Verriegelungsschaltungen werden geprüft, indem Taktimpulse der Impulszüge Cl und C2 minimaler Dauer angelegt werden. Auf diese Weise kann jeder Pfad, der während des normalen Betriebes eines derartigen allgemeinen Logiksystems benutzt wird, nach diesem Verfahren sensibilisiert und geprüft werden. Das Verfahren beinhaltet das Aufsetzen der Verriegelungsschaltungsgruppen .mit vorgegebenen Prüfmustern in den Schaltungen dieser Gruppen. Danach werden die Primäreingänge verändert Abhängig von einem bestimmten Pfad ruft diese Änderung eine Veränderung einer der Gruppen S der Primäreingänge oder eines der Taktimpulszüge hervor. Dann wird nach Ablauf einer vorgegebenen Zeitperiode die Messung durchgeführt, um die Änderung des Ausgangssignals der sensibilisierten Pfades festzustellen und zwar entweder direkt oder mit Hilfe der Taktierung und Durchschaltung der Signale in eine Verriegelungsschaltungsgruppe, wobei dann aber eine Abtastung dieser Verriegelungsschaltungsgruppe für die Beobachtung erfolgen muß. Das Verfahren nach der Erfindung liefert daher eine substanzielle Angabe über das dynamische Verhalten einer funktioneilen logischen Einheit.

409818/0288

FI 972 117

Claims

PATENTANSPRÜCHE

Verfahren zur Prüfung der Laufzeitverzögerung einer funktioneilen logischen Einheit mit einer einseitig begrenzten Verzögerungsabhängigkeit und primären und sekundären Eingängen, die von kombinatorischen Netzwerken und Gruppen von zugeordneten sequentiellen Schaltungen gebildet werden, die unabhängige primäre Eingänge und Ausgänge abtasten können, gekennzeichnet durch folgende Verfahrensschritte:

-Auswählen eines gegebenen Pfades durch mindestens einen Teil der zu prüfenden Einheit zur Sensibilisierung für die Prüfung,

-Initialisieren der Zustände von Schaltungsgruppen,

-Anlegen eines Prüfmusters an mindestens einen Primäreingang des ausgewählten Pfades,

-Ändern eines Primäreinganges des ausgewählten Pfades und

-Messen des Ausgangs des ausgewählten Pfades bezüglich einer Zustandsänderung nach Ablauf einer vorgegebenen Zeitspanne, gemessen von der Änderung des Primäreinganges an, wodurch eine Angabe über die Laufzeitverzögerung durch den ausgewählten Pfad gewonnen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Initialisierung der Zustände der genannten Gruppen dadurch erfolgt, daß ein vorgegebenes Signalmuster mittels eines Abtastzugriffes eingegeben wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Verfahrensschritte mehrmals wiederholt werden, indem

409818/0288
FI 972 117

mehrere Pfade ausgewählt und mehrere Prüfmuster nacheinander angelegt werden.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Ausgang des sensibilisierten Pfades ein Primärausgang der Einheit ist und die Messung direkt erfolgt, indem auf eine Änderung in einem Primäreingang geachtet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß ein sensibilisierter Pfad an einem Primäreingang beginnt und durch ein kombinatorisches Netzwerk verläuft, und die direkte Messung nach Ablauf eines gegebenen Zeitintervalles erfolgt, welches beginnt, nach dem eine Signaländerung an einem der Primäreingänge bewirkt wurde.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß einige Primäreingänge Taktsignäleingänge sind, die mit Gruppen von sequentiellen Schaltungen verbunden sind, und ferner der sensibilisierte Pfad an einer Gruppe der genannten sequentiellen Schaltungen beginnt und durch das kombinatorische Netzwerk verläuft, wobei eine direkte Messung nach Ablauf eines gegebenen Zeitintervalls durchgeführt wird, das beginnt, wenn eine Taktsignaländerung für die Gruppe bewirkt wurde, an der der Pfad beginnt.
7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß einige Primäreingänge Takteingänge sind, die jeweils mit Gruppen von sequentiellen Schaltungen verbunden sind, daß der Ausgang des sensibilisierten Pfades in einer der Gruppen von sequentiellen Schaltungen besteht und die Messung durchgeführt wird, indem eine Änderung des Taktsignals für die Gruppe vorgenommen wird, deren Ausgang zu diesem Pfad gehört und daß danach der Inhalt der genannten Gruppe für die Ableitung einer Angabe einer Änderung in dieser Gruppe ausgegeben wird.

409818/0288

FI 972 117
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der sensibilisierte Pfad an den Primäreingängen beginnt und durch ein kombinatorisches Netzwerk zu der genannten Gruppe von sequentiellen Schaltungen verläuft und daß schließlich die Änderung des Primäreinganges eine vorgegebene Zeit vor der Vornahme einer Änderung des Taktsignales auftritt.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der sensibilisierte Pfad an einer Gruppe von sequentiellen Schaltungen beginnt und durch ein kombinatorisches Neizwerk zu dem Ausgang des Pfades in einer anderen Gruppe Von sequentiellen Schaltungen verläuft und daß die Änderung des Primäreingangs dadurch bewirkt wird, daß das Signal des Taktimpulszuges für eine Gruppe von sequentiellen Schaltungen eine vorgegebene Zeitspanne vor der Messung verändert wird.

π 972 117 409818/0288

Leerseite