DE2309785C2 - Anordnung zur Durchführung eines Verfahrens zur Grundfrequenzermittlung mit gleitendem Entscheiderschwellenwert - Google Patents

Description

Im Hauptpatent ist ein Verfahren zur Ermittlung der Grundfrequenz eines wenigstens zeitweise periodischen Signals, insbesondere eines Sprachsignales, das durch Begrenzung des Frequenzbandes die Grundfrequenz nicht mehr enthält, angegeben. Hierzu wird das Signal um mehrere aufeinander folgende Zeitabschnitte verzögert, die erzeugten zeitverzögerten Signale mit jeweils ein und demselben gerade vorliegenden Momentanwert des Eingangssignals unter Differenzbildung verglichen und die Verzögerungszeit desjenigen zeitverzögerten Signals, das den ersten auftretenden unter einem vorgegebenen Minimalschwellenwert liegenden Differenzpegel liefert, als die der Grundfrequenz entsprechende Periodendauer weiter verwendet.

Zur Durchführung dieses Verfahrens ist im Hauptpatent weiterhin eine Schaltungsanordnung angegeben, die eine Laufzeitkette mit π Stufen vorsieht Weiterhin sind ein im Rhythmus eines Taktes an die Abgriffe der Laufzeitkette angelegter Abtastschalter und ein Vergleicher vorgesehen, der die von den Abgriffen der Laufzeitkette über den Abtastschalter abgegebenen Signalspannungen mit der Spannung des unverzögerten am Eingang der Laufzeitkette anliegenden Signals vergleicht. Außerdem ist ein Zähler vorgesehen, der die den Abtastschalter weiterschaltenden Impulse zählt, bis

ίο vom Vergleicher das erste Minimum zwischen den zu vergleichenden Spannungen festgestellt ist

Diese Schaltungsanordnung weist ferner Differenzverstärker auf, die mit ihrem jeweils ersten Eingang an die Ausgänge der Stufen der Laufzeitkette angeschaltet sind und deren jeweils zweiter Eingang mit dem Eingang der Laufzeitkette verbunden ist Außerdem sind mit Masse verbundene Summierglieder, insbesondere integrierende Glieder, aus wenigstens einem Kondensator vorgesehen, die mit den Abgriffen und über eine Gleichrichterschaltung mit den Ausgängen der Differenzierglieder verbunden sind.

Die Kondensatoren der Summierglieder speichern für eine gewisse Zeit beispielsweise 20 Millisekunden, die Differenzspannung ζ 'sehen dem verzögerten und dem Uiiverzögerten Sprachsignal. Die Anschlüsse der einzelnen Summierglieder sind mit den festen Anschlüssen der Abtastschalter verbunden, der die einzelnen Anschlüsse der Summierglieder im Rhythmus der Speicherzeit, also beispielsweise alle 20 Millisekunden mit dem einen Eingang des Vergleichers nacheinander verhältnismäßig kurzzeitig verbindet. Die Speicherzeit darf nur so lang sein, daß Grundfrequenzänderungen praktisch noch nicht auftreten, da sonst Meßunsicherheiten möglich sind. Der andere Anschluß des Vergleichers ist mit einer Vergleichsspannungsquelle verbunden. Der Abtastschalter wird durch die Takte eines Taktgenerators gesteuert, der Zähler zählt die dem Abtastschalter zugeführten Takte, bis vom Vergleicher ein Minimum zwischen den zu vergleichenden Spannungen festgestellt ist.

Bei bestimmten Verläufen der Grundfrequenz des zu untersuchenden Signals kann es nun geschehen, daß die gespeicherte Spannung mehrerer Summierglieder gleich oder kleiner der Spannung der Vergleichsspannungsquelle ist. In diesem Fall wird der Abtastschalter durch den Vergleicher gestoppt, sobald dieser das erste Minimum zwischen den zu vergleichenden Spannungen feststellt. Damit wird aber auf eine möglichst genaue Ermittlung der Grundfrequenz verzichtet.

so Der Erfindung liegt nun die Aufgabe zugrunde, die geschilderte Schaltungsanordnung nach dem Hauptpatent so zu verbessern, daß auch bei ungünstigen Signalverläufen eine sichere Ermittlung der Grundfrequenz gewährleistet ist.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß ein erster vom Zähler gesteuerter Schalter mit Ruhekontakt vorgesehen ist, der zwischen dem zweiten Eingang des Vergleichers, dem ein Kondensator parallel liegt, und dem Anschluß für die Vergleichs-Spannungsquelle geschaltet ist, daß ein zweiter Schalter mit Arbeitskontakt vorgesehen ist, der zwischen die beiden Eingänge des Vergleichers geschaltet und vom Ausgang des Vergleichers über ein Verzögerungsglied angesteuert ist, daß ein Zwischenspeicher vorgesehen ist, der an den Ausgang des Zählers angeschaltet und dessen Steuereingang mit dem Ausgang des Vergleichers verbunden ist, und daß der Zähler bei Anzeige des ersten Spannungsminimums im Zuge eines Schaltzyklus

des Abtastschalters den ersten Schalter betätigt

Die Erfindung geht also von der Erkenntnis aus, daß eine Verbesserung der Meßgenauigkeit dadurch möglich ist, daß von einer Vergleichsspannung ausgehend die nächste kleinere Abtastspannung als neue Vergleichsspannung genommen wird, und so fortfahrend die niedrigste Spannung, das heißt gas beste Minimum gefunden wird. Dieses Minimum führt zu einem genaueren Meßergebnis.

Der Hauptvorteil der erfindungsgemäßen Anordnung liegt darin, daß die Messungen genauer durchgeführt werden xr.a die Meßergebnisse eindeutig sind. Vorteilhaft ist dabei weiterhin, daß sich der Aufwand nur unwesentlich erhöht

Weitere Vorteile ergeben sich, wenn als deichrichteranordnung ein Doppelweggleichrichter vorgesehen wird und wenn der Eingang der Laufzeitkette über einen Regelverstärker mit dem Signaleingang verbunden wird.

An Hand des in der Zeichnung dargestellten Ausführungsbeispiels soll die Erfindung im folgenden noch näher erläutert werden. Dabei zeigt

F i g. 1 den typischen Spannungsverlauf eines stimmhaften Lautes und

F i g. 2 das Blockschaltbild der Anordnung nach der Erfindung.

Der in F i g. 1 dargestellte typische Spannungsverlauf eines stimmhaften Lautes wurde bei der Erörterung des Hauptpatentes näher erläutert

In der Fig.2 zeigt ein Blockschaltbild die wesentlichen Teile der Anordnung nach der Erfindung und deren Verbindung miteinander. Es ist ein Eingang 8 für das wenigstens zeitweise peridoische Signal vorgesehen, dessen Grundfrequenz bestimmt werden soll. Mit diesem Eingang 8 kann der Eingang eines Regelverstär- J5 kers Kl verbunden sein, der die Aufgabe hat, für eine konstante mittlere Aussteuerung der nachfolgenden Schaltungen zu sorgen. Mit dem Ausgang des Regelverstärkers Vi oder mit dem Eingang 8 ist der Eingang der ersten Stufe r 1 der Laufzeitkette verbunden, die weiteren Stufen der Laufzeitkette τ 2... τη sind entsprechend hintereinander geschaltet. Mit dem Ausgang jeder Stufe der Laufzeitkette ist der erste Eingang jeweils eines Differenzverstärkers AX ... An verbunden, der andere Eingang jedes der Differenzverstärker ist mit dem Ausgang des Regelverstärkers V1 oder mit dem Eingang 8 direkt verbunden und erhält so das unverzögerte Signal. In jedem der Differenzverstärker A\ ... An wird die Differenz zwischen dem unverzögerten Signal und dem Signal gebildet, das nach einer bestimmten, sich von Stufe zu Stufe steigernden Verzögerung am Ausgang der jeweiligen Stufe abgegeben wird. Mit dem Ausgang jedes der Differenzverstärker ist der Eingang einer Gleichrichteranordnung G 1 ... Gn verbunden, die bei einer bevorzugten Variante der erfindungsgemäßen Anordnung aus jeweils einem Doppelweggleichrichter besteht Mit dem Ausgang jeder Gleichrichteranordnung ist ein Summierglied verbunden, das zumindest aus einem Kondensator C1 ...Cn besteht; in Parallelschaltung mit den Kondensatoren können Entladewiderstäude vorgesehen werden, diese Widerstände können aber auch an anderer Stelle in der Schaltung auftreten. Diese Widerstände können entfallen, wenn nach jedem Abtastvorgang die Kondensatoren entladen werden und so für einen nächsten Speicher- und Meßvorgang bereit sind.

Jedes der Summierglieder und damit jeder der Kondensatoren Cl-Cn ist mit einem der festen Anschlüsse des Abtastschalters 5 verbunden. Durch die gestrichelte Leitung L 1 soll angedeutet werden, daß der Abtastschalter 5 von dem mit dem Taktgenerator 4 verbundenen Zähler 6 gesteuert wird. Die von den Summiergliedern abgetasteten Spannungen gelangen zu dem Eingang 71 des Vergleichers 7, der andere Eingang 72 des Vergleichers 7 ist mit einem Kondensa!or C und über einen Schalter 52 mit einer Vergleichsspannungsquelle Ur 1 verbunden. Der Schalter 52 wird übtr die gestrichelt dargestellte Verbindung L 2 von dem Zähler 6 gesteuert. Vor Beginn der Messungen ist der Schalter 52 geschlossen. Bei den eigentlichen Messungen ist 52 geöffnet. Der Schalter 5 schaltet dann von Kontakt Ki... Kn. Bei dem ersten Vergleich, bei dem eine Spannung kleiner als Ur 1 auftritt, gibt der Ve.-gleicher ein Signal ab, das dem Zähler 6 und dem Zwischenspeicher ZS zugeführt wird und durch das zunächst der erreichte Zählerstand in den Zwischenspeicher übertragen wird.

Weiterhin wird das Ausgangssignal des Vergleichers 7 dem Verzögerungsglied τ 0 zugeführt, das dann verzögert den zunächst offenen Schalter 53 kurzzeitig schließt. Dadurch wird diejenige Spannung Ucx eines der Summierglieder auf den Kondensator Cüberlragen, bei deren Vergleich mit der Referenzspannung Ur 1 das erste Minimum aufgetreten ist. Diese Spannung wird damit zur Vergleichsspannung Ur 2, mit der bei den weiteren Messungen die Spannungen der weiteren Summierglieder verglichen werden bis ein erneutes Minimum festgestellt ist. Dies ist dann Ur3. Tritt bei dem Weiterlauf des Schalters 5 ein noch kleineres Minimum auf, so wird dies dann die Spannung Ur4 usw. So wird das niedrigste Minimum gefunden, welches dadurch gekennzeichnet ist, daß beim Weiterlauf des Schalters 5 kein weiterer Ausgangsimpuls am Entscheider 7 auftritt. Der Entscheiderschwellenwert ist somit in diesen Fällen gleitend. Der Zählerstand der dem letzten Ausgangsimpuls des Entscheiders entspricht, wird dann dem Zwischenspeicher entnommen und bei 9' die dazugehörige Grundfrequenz in digitaler Form abgegeben.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Anordnung zur Durchführung eines Verfahrens zur Ermittlung der Grundfrequenz eines wenigstens zeitweise periodischen Signals, insbesondere eines Sprachsignales, mit einer Laufzeitkette mit η Stufen, mit Differenzverstärker!!, die mit ihrem jeweils ersten Eingang an die Ausgänge der einzelnen Stufen der Laufzeitkette angeschaltet sind und deren jeweils zweiter Eingang direkt mit dem Eingang der Laufzeitkette verbunden ist, mit Summiergliedern, die mit Masse verbunden sind und zumindest jeweils einen Kondensator enthalten und über eine Gleichrichteranordnung mit den Ausgängen der Differenzverstärker verbunden sind, mit einem Abtastschalter, dessen feste Anschlüsse mit den Kondensatoren der Summierglieder verbunden sind, mit einem Vergleicher, dessen erster Eingang mit dem Ausgang des Abtastschahers und desser. zweiter Eingang mit einer Vergleichsspannungsquelle verbunden ist, mit einem Taktgenerator, dessen Takte den Abtastschalter steuern und mit einem Zähler, der die dem Abtastschalter zugeführten Takte zählt, nach Patent 2062589, dadurch gekennzeichnet, daß ein erster vom Zähler (6) gesteuerter Schalter (S 2) mit Ruhekontakt vorgesehen ist, der zwischen dem zweiten Eingang (72) des Vergleichers (7). dem ein Kondensator (C) parallel liegt, und dem Anschluß für die Vergleichsspannungsquelle (UrA) geschaltet ist, daß ein zweiter Schalter (S3) mit Arbeitskontakt vorgesehen ist, der zwischen die beiden Eingänge (71 und 72) des Vergleichers geschaltet und vom Ausgang des Vergleichers über ein Verzögerungsglied (rO) angesteuert ist, daß ein Zwischenspeicher (ZS) vorgesehen ist, der an den Ausgang des Zählers (6) angeschaltet und dessen Steuereingang mit dem Ausgang des Vergleichers verbunden ist, und daß der Zähler bei Anzeige des ersten Spannungsminimums im Zuge eines Schaltzyklus des Abtastschalters (5) den ersten Schalter betätigt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß jede Gleichrichteranordnung aus einem Doppelweggleichrichter besteht.

3. Anordnung nach Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß der Eingang der Laufzeitkette über einen Regelverstärker (VY) mit dem Signaleingang (8) verbunden ist.