DE2303596A1 - Datenverarbeitungsanordnung - Google Patents
DatenverarbeitungsanordnungInfo
- Publication number
- DE2303596A1 DE2303596A1 DE2303596A DE2303596A DE2303596A1 DE 2303596 A1 DE2303596 A1 DE 2303596A1 DE 2303596 A DE2303596 A DE 2303596A DE 2303596 A DE2303596 A DE 2303596A DE 2303596 A1 DE2303596 A1 DE 2303596A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- memory
- segment
- capability
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Executing Machine-Instructions (AREA)
- Storage Device Security (AREA)
Description
PIJJSSEY HANDEL UND INVESTMENTS AG 6300 Zug , Schweiz
Gartenstrasse 2
Gartenstrasse 2
Datenverarbeitungsanordnung
Die Erfindung bezieht sich auf eine Datenverarbeitungsanordnung ,und insbesondere auf eine Programi/iunterbrechungsanordnung
zur Verwendung in einer Echtzeit-Datenverarbeitcmgsanordnung
unter Verwendung von Speicherschutzverfahren mit Hilfe sogenannter Segmentbezeichnungen·
Bei solchen Anordnungen ist die gesamte Information im Systemhauptspeicher in Blöcke oder sogenannte Segmente
unterteilt« Jedes Segment wird von einer sogenannten 'Segment-BezeichnungS äefiniert, die aus Basis- und Endadressen
besteht, die die Grenzen des Blocks angeben. Jedes Systemprogramm, das einen Zugriff auf ein Segment
ausüben muß, ist mit einem sogenannten "Fähigkeits11-Wort
("capability"-Wort) für das Segment versehen, das aus der Segmentbezeichnung und aus einer Zugriffsart-Codegruppe
besteht. Wenn ein Zugriff auf die Information in einem Segment durch einen Datenverarbeitungsmodul in
der Datenverarbeitungsanordnung erforderlich ist, wird ein sogenanntes MFähigkeits"-Register, das zuvor mit dem
309831/0991
Fähigkeitswort (Segmentbezeichnung und Zugriffsart-Codegruppe) für das Segment geladen worden ist, dazu verwendet
(a) die absolute, Hauptspeicheradresse des geforderten Informationsworts zu erhalten und (b) die gebildete absolute
Adresse und den erforderlichen Speicherzügriff im Hinblick auf die Segmentgrenzen und die Zugriffsart-Codegruppe
des entsprechenden Fähigkeitsworts zu überprüfen.
In Mehrprozessoranordnungen, bei denen Verfahren der oben angegebenen Art angewendet werden, enthält der Systemspeicher
einen Hauptspeicher, der aus mehreren Speichermodulen gebildet sein kann sowie einen Zusatzspeicher,
der typischerweise ein Magnetplattenspeicher sein kann. Bei der Ausführung irgendeines Anwendungsprogramms
durch einen Datenverarbeitungsmodul wird die Arbeitsinformation nur aus dem Hauptspeicher entnommen und
nur in diesen eingegeben. Folglich werden alle Speicher— Zugriffsoperationen unter der Voraussetzung ausgeführt,
daß die Segmentbezeichnung in dem für den Speicherzugriff verwendeten Fähigkeitsregister ein Segment im Hauptspeicher
definiert. Offensichtlich müssen Einrichtungen vorgesehen sein, mit.deren Hilfe Blöcke oder Segmente zwischen den
Hauptspeichermodulen und dem Zusatzplattenspeicher automatisch übertragen werden können, ohne daß der diese Blöcke benutzende
Datenverarbeitungsmodul bemerkt, daß solche Übertragungen stattfinden. Wenn ein Datenverarbeitungsmodul
versucht, einen Zugriff auf einen InformatioHsblock auszuüben, muß der Block folglich automatisch in einen
Hauptspeicherbereich übertragen werden, wenn er nicht bereits an dieser Stelle war. Außerdem kann es beispielsweise
beim Auftreten eines Fehlers in einem Speichermodul notwendig sein, Informationssegmentein andere Speichermodule
zu verschieben, ehe der fehlerhafte Speichermodul aus dem System entfernt wird. In diesen Fällen muß gewähr-
309831 /0991
leistet sein, daß andere Datenverarbeitungsmodule keinen Zugang zu einem Segment erhalten, das an dem Verschiebungsvorgang beteiligt ist; es ist die Aufgabe der Erfindung,
einen einfachen Mechanismus zur Feststellung eines Zugriffsversuchs auf einen gerade an einem Verschiebungsvorgang
beteiligten Block zu schaffen. Ferner soll mit Hilfe der Erfindung der gleiche Mechanismus dazu verwendet
werden, einen Zugriffsversuch auf einen Block festzustellen, der sieh zur Zeit gerade nicht im Hauptspeicher
befindet.
Nach der Erfindung ist eine Datenverarbeitungsanordnung mit einem Speicher, in dem Information in Segmenten gespeichert
ist, mit wenigstens einer Datenverarbeitungseinheit, die zur Zusammenarbeit mit dem Speicher ausgebildet ist
und wenigstens ein Fähigkeitsregister enthält, das derart ausgebildet ist, daß es ein Fähigkeitswort speichert, das
eine die Basis- und Endadressen eines bestimmten Speichersegments anzeigende Segmentbezeichnung enthält, wobei das
Fähigkeitsregister jedesmal dam* verwendet wird, wenn eine
sich auf das bestimmte Speiehersegment beziehende Speicherzugriffsoperation
von der Datenverarbeitungseinheit ausgeführt wird, in der eine Einrichtung zur Betätigung einer
Programmunterbrechung vorgesehen ist, die im aktiven Zustand die Aussetzung der Verarbeitung des gerade laufenden Programms
und den Beginn der Verarbeitung eines Unterbrechungsdurchführungsprogramms
zur Folge hat, dadurch gekennzeichnet, daß die Datenverarbeitungseinheit (a) mit
Einrichtungen zur Fähigkeitsregisterwiedereinspeicherung versehen ist, die in wenigstens einen Teil des Fähigkeitsregisters eine diskrete charakteristische Codegruppe
laden und (b) mit einer Einrichtung zur Feststellung der diskreten charakteristischen Codegruppe versehen ist, die
309831 /0991
(I) den Informationsinhalt eines Fähigkeitsregisters
bei seiner Verwendung überwacht und (II) die Einrichtung zur Betätigung der Programmunterbrechung nach Feststellung
der diskreten charakteristischen Codegruppe in dem Teil des Fähigkeitsregisters aktiviert.
Mit Hilfe einer solchen Unterbrechungsanordnung kann ein
Datenverarbeitungsmodul zu einem Eintritt in das Unterbrechungsdurchführungsprogramm
jedesmal dann gezwungen werden, wenn ein Fähigkeitsregister verwendet wird, in dem in einem Teil eine diskrete charakteristische Codegruppe
gespeichert ist. Folglich muß nun nur noch eine Anordnung geschaffen werden, die das Einschreiben der
diskreten charakteristischen Codegruppe in den entsprechenden Teil des bestimmten Fähigkeitsregisters bei
Bedarf bewirkt. Typischerweise wird diss dann ausgeführt, wenn (I) das Segment, auf das sich das Fähigkeitsregis^er
bezieht, an einem Verschiebungsvorgang, innerhalb des Systemspeichers beteiligt ist oder wenn (II) das Segment,
auf das sich das zu ladenden Fähigkeitsregister bezieht gerade im Zusatzspeicher sitzt. Der erste Fall wird durch
Zuordnung eines vorbestimmten Anzeigers zum zugehörigen Segmentbezeichnungseintrag in einer Hauptsegmentbezeichnungs-.liste
angezeigt, während der zwoite Fall durch eine bestiamte
Angabe angezeigt wird, die einem Anzeiger zugeordnet ist, der sich auf den Eintrag in der Kauptsegmentlichnungsliste
bezieht.
In der bevorzugten Ausführungsform der Erfindung hat
$@d©r Datenverarbeitungsmodul einer Mehr^rozessorsn©röming
keinen wesentlichsn internen Speicher; er hat vielmehr direkten Zugriff auf alle Ppeichermodule des
Systemspeichers. Jeder Datenverarbeitungsmodul ist
typischerweise so ausgebildet, wie in der Patentanmeldung P 21 62 206.6 angegeben ist. In Fernmeldesystemen, die mit
3 3 3 1
einer Speicherprogrammsteuerung unter Verwendung von Mehrprozessoranordnungen
der oben angegebenen Art ausgestattet sind, kann der Steueralgorithmus typischerweise in mehrere
Anwendungsprogramme aufgeteilt sein, von denen jedes einen bestimmten Aspekt der Vorgänge bei der Herstellung einer Ferasprechverbindung
und bei der Verwaltung des Durchschaltenetzwerks behandelt. Zu irgendeinem Zeitpunkt können sich
mehr als ein Ruf im gleichen Stadium der Herstellung der Rufverbindung befinden, und folglich können die gleichen
Anwendungsprogramme durch verschiedene .Datenverarbeitungsmodule gleichzeitig in der Ausführung begriffen sein.
Folglich müssen die Systemsteuerprogramme einzeln jeden "Durchlauf" eines Anwendungsprogramms, beispielsweise
zu Zwecken der Zeitplanung identifizieren können. Typischerweise wird der Durchlauf jedes Anwendungsprogramms
als ein "Vorgang" angesehen, und vom Standpunkt der Zeitplanung aus,gleicht ein aktiver Vorgang
einer durchzuführenden Aufgabe. Jedem Vorgang wird bei seinem Beginn seine eigene sogenannte "Abspeichergruppe"
und seine "Hinweisliste für reservierte Fähigkeiten" zugewiesen. Jede Abspeichergruppe bildet ein Speichersegment,
in das die Arbeitsparameter jedesmal dann abgespeichert werden, wenn der Vorgang vor seiner
Beendigung ausgesetzt wird. Die Hinweisliste für reservierte Fähigkeiten definiert alle Systemeinrichtungen, die für
die Ausführung des Vorgangs erforderlich sind. Die Systemeinrichtungen enthalten alle Speichersegmente einschließlich
der Hauptspeichersegmente und der Zusatzspeichersegmente und alle Systemhilfseinrichtungen wie Computer-Peripheriegeräte
und dergleichen,die für die Ausführung des Vorgangs nötig sind. Jede Angabe in der Hinweisliste
definiert eine einzelne Systemeinrichtung. Die Angaben in der Hinweisliste für die reservierten Fähigkeiten, die sich
auf Speichersegmente bezieht, enthält ein "Hirweis"-Feld
und ein "Zugriffsartcode"-Feld. Das Hinweis-Feld bestimmt
309831/0991
das erste Wort eines 3-Wort-Eintrags -in der Hauptfähigkeitsliste,
der den Ort des Segments im Speicher definiert, während das Zugriffsartcodefeld .die Art
des Zugriffs (nur Lesen, Lesen-Schreiben) definiert, den der Vorgang auf das Segment ausüben darf. Die
zwei höchstwertigen Bits des Zugriffsartcodefeldes werden zu der Bestimmung verwendet, daß sich der Eintrag
auf ein Speichersegment bezieht. Die Angaben der Hinweisliste für reservierte Fähigkeiten , die sich auf Systemhilf
seinrichtungen, beispielsweise auf ein Segment im Zusatzspeicher oder auf Register in Computer-Peripheriegeräten
usw., beziehen, sind so angeordnet, daß das Zugriffsartcodefeld die Art der Hilfseinrichtung
definiert, während sich das Hinweisfeld auf den die bestimmte Hilfseinrichtung definierenden Eintrag
bezieht. Typischerweise definieren die zwei höchstwertigen Bits des Zugriffsartcodefeldes im wesentlichen
die Art der Hilfseinrichtung.
Gemäß einem Merkmal der Erfindung wird ein Fähigkeitsregister eines Datenverarbeitungsmoduls in dem genannten
Teil mit lauter Nullen geladen, wenn festgestellt wird, daß die zwei höchstwertigen Bits des Zugriffsartcodefeldes
der Eintragung in der Hinweistabelle für reservierte Fähigkeiten, die zum Laden des Fähigkeitsregisters verwendet
wird, eine Hilfseinrichtung und nicht ein Speichersegment definiert.
Gemäß einer weiteren Ausgestaltung der Erfindung werden in dem genannten Teil des Fähigkeitsregisters eines
Datenverarbeitungsmoduls lauter Nullen geladen, wenn das erste Wort des zum Laden des Fähigkeitsregisters verwendeten
Systemfähigkeitslisteneintrags lauter Nullen enthält.
309831 /0991
Mit Hilfe dieser zwei Mechanismen wird ermöglicht, den Datenverarbeitungsmodul zu "Fangen" ("trap")
und zur Durchführung eines Unterbrechungsdurchführungsprogramms
unter Anwendung einer von drei Gegebenheiten zu veranlassen. Diese Gegebenheiten sind :(l) Nullen
im Summenprüfwort des Systemfähigkeitslisteneintrags (II) die Hilfseinrichtungs-Codegruppe im Zugriffsartcodefeld
und (III) eine Null-Codegruppe im Zugriff sartcodefeld. Die erste Gegebenheit ermöglicht einem Systemsteuerprogramm, den Zugriff auf ein Speichersegment durch
alle Anwendungsprogramne typischerweise zu verhindern, wenn das Segment innerhalb des Hauptspeichers verschoben oder
auf den neuesten Stand gebracht wird. Die zweite Gegebenheit veranlaßt den Datenverarbeitungsmodul in ein Unterbrechungsdurchführungsprogramm
einzutreten, so daß beispielsweise ein Systemsteuerungs-Bin-Ausgabe-Durchführungsvorgang
in Verbindung mit der geforderten Systemhilfseinrichtung
ausgeführt werden kann, während die dritte Gegebenheit einem Systemsteuerprogramm ermöglicht,
einen einzelnen Datenverarbe-itungsmodui am Zugriff auf ein bestimmtes Speichersegment zu hindern. Dies kann
dann der Fall sein, wenn andere Anwendungsvorgänge zeitweise den ausschließlichen Zugriff auf das Speichersegment
erfordern.
309831 /0991
Ein Äusführungsbeispiel der Erfindung ist in der Zeichnung, dargestellt. Darin zeigen:
FIge1 ein einfaches Blockschaltbild eines typischen Mehrprozessorsystems,
bei dem die Erfindung anwendbar ist,
Figo2a und 2b zusammen ein Blockschaltbild eines Datenvererbeitungsmoduls,
das die Einrichtung nach der Erfindung enthält,
Figo3 eine Anordnung der Akkumulatorregistersgruppe des
. Datenverarbeitungsffioduls von Fig.2,
Figo4 die Anordnung der Fähigkeitsregistergruppe des Baten-
?srarfa®iturigsmoduls von Fig*2,
FigoP ein Flußdiagramm eines Speiche2*zugriffsbefehls für
€ώη Datenverarbeitungaaicdul,
FIg0Sa ein Schaltbild eines Teils der sekundären Maschinen-
©nzeiger-register,
F£g»S© einen Teil der Fehleranzeigerregister des Daten-Tcrarbeitungsmoduls
von Fig.2,
FIg0? ein Flußdiagramm .der Kikroprogran^relge für das
SGgennante "Fangen1' (-Trapping),
Figo 8 die Eedeutmig gewisser FE!:.:.^l;eitswör-ter# die in
de-n Fähigkeitsregistern mit verdeckter FShlglrei-^
UMB Datenverarbeitungsaicd^lc «n'cbalten simt.
Fig,9 ein schematlsches Diagramm der bei der Ausführung eines
'Fähigkeitsregister-Ladebefehls ausgeführten Operationen,
Fig. 10 ein Flußdiagramm der wesentliche! Abschnitte der Operation,
die bei der bevorzugten Ausführungsform der Erfindung
bei einem Fähigkeitsregister-Ladebefehl ausgeführt wird, und
Fig. 11 ein Schaltbild einer Nulldetektorschaltung , die dem Operandenregister des Datenverarbeitungsmoduls zugeordnet
ist.
Unter Bezugnahme auf Fig.1 soll zunächst eine typische
Mehrpro^essor-Datenverarbeitungsanlage beschrieben werden, die in Modulbauweise organisiert ist und Datenverarbeitungsmodule
verwenden kann, in denen eine bevorzugte Ausführungsform der Erfindung enthalten ist. Die Anlage besteht typischerweise
((E) aus einem Hauptspeicher MEM mit mehreren Speichermodulen SM1
bis SM5, (II) aus mehreren Datenverarbeitungsmodulen PM1 bis PM3,(III) aus mehreren Ein-Ausgabe-Modulen I0M1 bis I0M3,
die Peripheriegeräte PU1 , PU2 und PUA bis PUN bedienen, ' und (IV) aus einer Yfechselverkehrseinrichtung ICM für
den Informationsaustausch zwischen dem Speicher und den Datenverarbeitungsmodulen oder den Ein-Ausgabemodulen.
Die in Fig.1 gezeigte Anzahl der verschiedenen Module ist nur als Beispiel anzusehen. Die Ein-Ausgabemodule I0M1 bis
I0M3 können so angeordnet sein, daß sie ein einziges Peripheriegerät (beispielsweise PU1) oder , über eine
Peripheriegeräte-Vermittlungsschaltung PUASN, mehrere Peripheriegeräte (z.B. PUA bis PUN) in einem Zeitteilverfahren
bedienen.
309831 /0991
Jeder Datenverarbeitungsmodul kann durch die Wechselverkehr seinrichtung ICM mit irgendeinem der Speichermodule SM1
bis SM5 verbunden werden, und der Speicher MSM ermöglicht die Speicherung aller Anwendungs- und Leltprogramme sowie
der Arbeitsdaten und Festwerte für jeden Vorgang·. Während
der Durchführung eines Vorgangs schickt ein Datenverarbeitungsr modul, zur Wechhelverkehrseinrichtung eine Anforderung, die
die gewünschte Speicheradresse angibt, und die Wechselverkehr seinrichtung verteilt die Zugriffsanforderungen in einem
Zeitteilverfahren auf die verschiedenen Speichermodule. Di«? Ein-Ausgabemodule I0M1 bis I0M3 können ebenfalls für
den Austausch von Informationen zwischen bestimmten Speicherbereichen und den Peripheriegeräten einen Zugriff auf den
Speicher ausüben.
Typischerweise kann das Peripheriegerät PU1 ein Plattenspeicher sein,der als Ergänzungsspeicher für den Hauptspeicher
MEM verwendet wird. Unter diesen Umständen ist es von Zeit zu Zeit notwendig, Informationssegmente aus dem
Plattenspeicher zu entnehmen und in bestimmte Bereiche im Hauptspeicher-MEM einzugeben. Eine solche Operation wird
von einem Ein-Ausgabe-Arbeitsvorgang ausgelöst, der dem Ein-Ausgabemodul I0M1 die beteiligten Speicherbereiche
mitteilt und diesem Modul dann überläßt, die erforderliche Übertragung vom Plattenspeicher zum Hauptspeicher asynchron
auszuführen. Nach Beendigung der Übertragung setzt der Ein-Ausgabemodul sein eigenes Unterbrechungsbit in einem
Systemunterbrechungswort SIW , das sich im Speicher befindet. Einige Zeit später reagiert einer der Datenverarbeitungsmodule
auf das gesetzte Systemunterbrechungsbit, und folglich werden irgendwelche Vorgänge, die ausgesetzt waren, und auf die v
Beendigung der Übertragung warteten, für die Fortsetzung freigegeben. Die Vorgänge eines Unterbrechungssystems der
oben angegebenen Art sind in der Patentanmeldung P 21 44 051.7 beschrieben.
309831 /0991
In einer Moduldatenverarbeitungsanlage, für die sich die
Erfindung besonders eignet, wie bereits ausgeführt worden ist, ist der Speicher auf der Basis von Segmenten organisiert.
Alle Programmdaten sowie Prozessarbeits- und Festdaten sind in segmentierter Form auf die verschiedenen Speichermodule
des Systemspeichers verteilt. Jeder Datenverarbeitungsmodul ist mit mehreren sogenannten Fähigkeitsregistern versehen,
die so angeordnet sind, daß sie ein Fähigkeitswort enthalten, das sich auf ein Speichersegment bezieht, auf das der Datenverarbeitungsmodul
bei tier Ausführung des laufenden Vorgangs einen Zugriff ausüben mu£, line solche Anordnung ist in der
Patentanmeldung P 21 62 206.6 beschrieben.
Zwei der Fähigkeitsregister in einem sollchen Datenverarbeitungsmodul
werden dazu verwendet, Fähigkeituwörter festzuhc.l. «m,
die sich auf eine sogenannte Hauptfähigkeitsliste und eine
sogenannte Kinweisliste der reservierten Fähigkeiten
(RF) bezieht. Die Hauptfähigkeitsliste enthält für Je.c.es
Segment des Systemspeichers einen Eintrag, und jeder i'ir:-
trag enthält eine Information, die die Basis- und Endadressen des Segments Affiniert, auf das er sich bezieht. Somit
liefert die Eauptfähigkeitsliste Informationen über den Ort
des Blocks in dem Speicher für jedes Informationssegment. Offensichtlich gehören einige der Informationssegmente einer
Anzahl von Vorgängen gemeinsam an, während andere nur für einen bestimmten Vorgang vorgesehen sind. Jedes Segmentj
auf das ein Vorgang Zugriff haben muß, ist in der RF-Hinweisliste
des Vorgangs aufgezeichnet, und jeder einzelie Punkt
der Liste besteht aus zwei Feldern. Das erste Feld, das Zugriffscodefeld, wird zur Definition der Art des Zugriffs
auf das Segment verwendet, den der Vorgang ausführen kann, während das zweite Feld eine Hinweismarke bezüglich der Basisadresse
der Hauptfähigkeitsliste enthält, die den Beginn des Eintrags der Segmentbezeichnung für das bestimmteSegment
definiert.
309831 /0991
Bei der hier beschriebenen Erfindung wird sowohl vom Eintrag in der Hauptfähigkeitstabelle als auch vom Zugriffscode in der RF-Hinweisliste Gebrauch gemacht, damit für
das " Fangen " (trapping) eines Vorgangs gesorgt wird. Typischerweise wird der Hauptfähigkeitslisteneintrag
markiert, wenn dasSpeichersegment, auf das er sich bezieht, gerade verschoben wird, während der Zugriffscode im zugehörigen
Hinweispunkt markiert wird, wenn der Zugriff auf das bestimmte Speichersegment nur mit dem bestimmten Vorgang
fest verbunden werden soll. Wie oben bereits erwähnt wurde, sind in der RF-Hinweisliste außerdem Hilfsfähigkeitshinweise
enthalten; die hier beschriebene Ausführungsform der Erfindung sorgt für die Rückstellung eines Fähigkeitsregisters, wenn eine der drei obengenannten Bedingungen
festgestellt wird.
Es wird nun unter Bezugnahme auf die Zeichnung ein Datenverarbeitungsmodul
betrachtet, der sich für die Einfügung einer Ausführungsform der Erfindung eignet.
Die Figuren 2a und 2b zeigen die wesentlichen Einzelheiten
eines typischen Datenverarbeitungsmoduls, der eine Ausführungsform der hier beschriebenen Anordnung enthält. Der Datenverarbeitungsmodul
enthält ein Befehlsregister IR, eine Akkumulator/Arbeitsregistergruppe ACC STK, ein Ergebnisregister
RES REG, ein Operandenregister OP REG , ein Mikroprogramm-Leitwerk uPROG, ein Rechenwerk MILL, eine
Vergleichsschaltung COMP, ein Speicherdaten-Eingangsregister SDI REG , zwei Speicherschutz(Fähigkeits>-Registersgruppen
BASE STK und TC/LMT STK, eine Gruppe von Maschinenanzeigeregistern PIR (primär), SIR (sekundär)
und FIR (Fehler), eine Nulldetektorschaltung (ZD), die
dem Operandenregister zugeordnet ist und eine Fangzustands-Feststellschaltung TD, die derart ausgebildet ist,
309831/0991
daß sie den Zugriffscode an den Leitungen AC überwacht.
Typischerweise können die drei Registergruppen (ACC STK, BASE STK und TC/LMT STK) unter Verwendung sogenannter
Zwischenspeichereinheiten (scratch-pad units) aufgebaut sein, und diese Zwischenspeichereinheiten sind mit
Leitungsauswahlschaltungen (SELA, SELB bzw. SELL) ausgestattet, die die Verbindung des benötigten Registers
der Gruppe mit deren Eingangs-und Ausgangsleitungen steuern.
Der Datenverarbeitungsmodul ist für eine Parallelverarbeitung organisiert, doch sind zur Vereinfachung der
Darstellung die verschiedenen Datsnwege in Fig.2a und
Fig.2b als einzelne Leiter dargestellt. Der Datenverarbeitungsmodul
besitzt eine sogenannte Hauptvielfachleitung MHW, eine Speichereingangs-Vielfachleitung SIH
und eine Speicherausgangsvielfachleitung SOH. Jede dieser Vielfachleitungen steht für 24 Bits entsprechend der Größe
eines Speicherworts; der Speicherausgangs-Vielfachleitung
SOH und der Speichereingangs-Vielfachleitung SIH sind Steuersignalvielfachleitungen SOHCS bzw. SIHCS zugeordnet.
Die Steuersignalvielfadieitungen werden dazu verwendet,
Steuersignale zwischen dem Datenverarbeitungsmodul und dem Speicher zu befördern; sie enthalten eine sogenannte
Zeitsteuerleitung und Steuerleitungen für den Speicherzugriff (Lesen, Lesen-Schreiben usw.) über die Vielfachleitung
SIHCS. Der Speicher ist zwar in Fig.2a und Fig.2b nicht dargestellt, doch wird angenommen, daß die Speichereingangs-Vielfachleitung
SIH und die Speicherausgangs-VieL·. fachleitung SOH über die Wechselverkehrseinrichtung mit dem
Systemspeicher verbunden sind. Somit entsprechen die Vielfachleitungen SIH und SOH zusammen mit ihren zugehörigen Steuer-
309831/0 991
Signalvielfachleitungen SIHCS und SOHCS zusammen dem Weg SH von Fig.1.
Den verschiedenen Vielfachleitungen sind eine Reihe von durch Mikroprogrammsignale gesteuerte Und-Gatter zugeordnet,
wie das Und-Gatter G2 (d.h. die Gatter, in dfe die Ziffer 2
eingesetzt ist). Es ist zu bemerken, da3 ^edes Gatter in Wirklichkeit aus 24 Gattern besteht, nämlich eines für jede
Leitung der Vielfachleitung. Diese Gatter werden durch ein Signal unter der Steuerung durch das Mikroprogrammleitwerk
uPROG am unbezeichneten Gattereingang so betätigt, daß sie
das Einschreiben der Daten auf den verschiedenen Vielfachleitungen in die ausgewählten Register nach Bedarf erlauben.
Und-Gatter, wie das Gatter G4, sind auch an den Ausgängen der Register und Registergruppen vorgesehen, damit ein wahlweises
Verbinden der verschiedenen Maschinenregister mit dem Rechenwerk MILL oder der Hauptvielfachleitung MHW 'möglich ist.
In den Figuren 2a und 2b sind auch mehrere Oder-Gatter (d.h. die Gatter in die die Ziffer 1 eingesetzt ist), dargestellt,
die zu Trennzwecken verwendet werden, damit zwei oder mehr Signalwege durch eine Oder-Verknüpfung zu einem
Eingangsweg zusammengeführt werden können.
Diese Zwischenspeicheranheit wird zur Bereitstellung einer
Anzahl von Akkumulatorregistern (ACCO Ms ACC7), die auch als Maskenregister oder Änderungsregister verwendet werden
können, verwendet und das davon benötigte Register wird durch einen Code ausgewählt, der an die Leitungen RSEL entweder
vom Mikroprogrammleitwerk/UPROG oder von einem Registerauswahlfeld
oder einem Änderungsauswahlfeld im Befehlswort des BefehlsregistersIR angeregt wird. In der Akkumulator-
309831 /0991
registergruppe ACC STK ist auch eine Gruppe sogenannter
Verdecktregister enthalten, die ihrerseits ein Befehlszählregister SCR, ein Unterbreehungszulassungsregister IAR,
ein Maschinenfehleranzeigeregister MFI und ein Ablagestapelkellerhinweisregister
DSPP enthalten, wie Fig.3 zeigt. Die Bedeutung dieser Verdecktregister wird später
ersichtlich. Das für eine Operation benötigte Register wird dadurch ausgewählt, daß ein Auswählcode zu der der
Akkumulatorgruppe zugeordneten Auswahlschaltung SELA (Fig.2a) übertragen wird.
Diese Zwischenspeichereinheit wird dazu verwendet, eine Anzahl von nhalbeanFähigkeitsregistern für den Datenverarbeitungsmodul
bereitzustellen. Es wurde bereits oben erwähnt, daß das Speicherschutzsystem mehrere
sogenannte Fähigkeitsregister enthält, von denen jedes ein Fähigkeitswort enthält, das aus einer-Segmentbezeichnung
(Basisadresse und Endadresse) und einem eine erlaubte Zugriffsart angebenden Code besteht. Die Basisregistergruppe
enthält die Basisadressen aller Fähigkeitsregister. Auf der linken Seite von Fig.4 sind die in dieser Gruppe
enthaltenen halben Fähigkeitsregister dargestellt; sie bestehen aus acht sogenannten "Arbeitsspeicher"-Fähigkeit-sregistern
WCRO bis WCR und aus einer Anzahl von Fähigkeitsregistern mit sogenannter "verdeckter
Fähigkeit". In Fig.4 sind nur drei der Register mit verdeckter Fähigkeit dargestellt (DCR, NICR und MCR),
da nur diese Register für das Verständnis der Erfindung von Bedeutung sind. Die ArbeitsspeichereFähigkeitsregister
können durch Auswahlcodefehler in Befehlsregister IR oder durch Mikroprogramm-Steuersignale
309831 /0991
ausgewählt werden, während die Register mit verdeckter Fähigkeit nur durch besondere Befehlswort-Steuercodegruppen
und durch vom Mikroprogramm erzeugte Auswahlcodegruppen ausgewählt werden können.
Die Arbeitsspeicher-Fähigkeitsregister werden für die Speicherung von Fähigkeitswörtern verwendet, die einige
der Arbeitsbereiche des Speichers definieren, zu denen der derzeit aktive Vorgang, der vom Datenverarbeitungsmodul ausgeführt wird, Zugang benötigt. Eines der Arbeitsspeicher-Fähigkeitsregister
wird dazu verwendet, ein Fähigkeitswort festzuhalten, das eine "Hinweisliste
für reservierte Fähigkeiten(RF)" definiert; vereinbarungsgemäß wird die RF-Hinweisliste für den laufenden Vorgang
durch die im Arbeitsspeicher-Fähigkeitsregister WCR6 aufgezeichnete Segmentbezeichnung definiert.
Die Register mit verdeckter Fähigkeit werden zur Speicherung von Fähigkeitswörtern verwendet, die Segmentbezeichnungen
enthalten, die die "Verwa^tungs-Segmente" definieren. Das Fähigkeitsregister DCR ist das Abspeicherbereichs- .
register, und das darin befindliche Wort definiert das Segment, in das die Parameter des gerade laufenden Vorgangs
abzuspeichemshc^wenn die Operationen dieses Vorgangs ausgesetzt
werden. Das Fähigkeitsregister NICR enthält ein Fähigkeitswort, dessen Segmentbezeichnung ein Segment
definiert, in dem eine Hinweismarke gespeichert ist, die die Fähigkeit der Abladespeichergruppe für den
Systemunterbrechungs-Durchführungsvorgang definiert,
auf die ein Zugriff ausgeübt werden soll, wenn von der Fangdetektorschaltung "' TD ejnc Unterbrechung
erzwungen wird. Das Fähigkeitsregister MCR enthält eine Segmentbezeichnung für das Segment, in dem sich die
309831 /0991
Hauptfähigkeitsliste befindet. Die Bedeutung dieser Segmente und ihrer Segmentbezeichnungen wird später bei der genauen
Beschreibung des Betriebs des hier beschriebenen Systems zu erkennen sein.
Jede Basisadresse eines Fähigkeitsregisters bezeichnet:
a) den Speichermodul (acht Bits), in dem sich das Segment befindet?
b) die Basis-oder Anfangsadresse des Segments in dem
Speichermodul (16 Bits)
Diese Gruppe stellt die andere "Hälfte" der Fähigkeitsregister bereit; sie ist auf der rechten Seite von Fig.4
dargestellt. Jedes Fähigkeitsregister wird von einer entsprechenden Zeile sowohl in der Basisadressengruppe
als auch in der Endadressengruppe gebildet. Jeder Speicherplatz .in dieser Gruppe speichert die Bezeichnungsendadresse
und den Code für die zugelassene Zugriffsart des entsprechenden Fähigkeitsworts.
Dieses Register wird über die Hauptvielfachleitung MHW
des Datenverarbeitungsmoduls gespeist; es kann zur vorübergehenden Speicherung des Ergebnisses einer Rechenoperation
verwendet werden.
Dieses Register kann entweder von der Hauptvielfachleitung MHW oder von der Speicherausgangs-Vielfachleitung SOH
gespeist werden; es dient als Zwischenregister für die Bildung einer Speicherzugriffsadresse.Die Versetztwert-
309831 /0991
adresse eines Befehlsworts wird in dieses Register eingegeben,
wenn ein Befehlswort aus dem Speicher geholt wird.
Dieses Register wird zum Speichern der Steuerbitfelder eines Befehlsworts verwendet, wenn dieses aus dem Speicher
geholt wird. Di^ Bedeutung der verschiedenen Felder wird
später bei der Durchführung eines bestimmten Befehls erörtert.
Diese Einheit steuert den Ablauf und die Durchführung der Operationen des Datenverarbeitungsmoduls bei der Ausführung
jedes Befehlsschritts. Die Einheit gibt zeitlich festgelegte Steuersignalfolgen (viPBCS)ab, die folgendes bewirken:
(I) Die bedarfsgemäße Aktivierung der verschiedenen Und-Gatter an den Registereingängen über geeignete Signale an
den unbezeichneten Eingangsleitungen der Gatter,
(II) Die Steuerung des Betriebs des Rechenwerks MILL (Leitungen AUuS),
(III) Die Steuerung des Betriebs der Vergleichsschaltung COMP (Leitung CuS) und
(IV) die Steuerung der Einstellung einiger der Primäranzeiger (Leitungen uPIC) der Sekundäranzeiger (wSIC) und der Fehleranzeiger (uFIC). Das Mikroprogrammleitwerk kann auch
(I) verschiedene Register für die Verwendung einer MikroErogrammfolge über Leitungen CRSEL und RSEL auswählen
(II) den Inhalt des Speichereingangsregisters SDI REG (Leitung +1S) erhöhen und
(III) Speicherzugriffs-Steuercodegruppen an der Vielfach-
309831/0991
leitung SIHCS erzeugen und die Zeitsteuerleitung dieser
Vielfachleitung aktivieren.
Innerhalb des restlichen Abschnitts des Datenverarbeitungsmoduls werden verschiedene Steuer- und Bedienungssignale
erzeugt und in das Mikroprogrammleitwerk uPROG eingegeben. Diese Signale sind folgendermaßen dargestellt:
(a) an den Leitungen AUCS Bedingungssignale aus dem Rechenwerk MILL,
(b) an den Leitungen CIS Bedingungs- und Anzeigesignale
aus der Vergleichsschaltung COMP,
(c) an den Leitungen ICS Anzeigesignale aus den primären und sekundären Anzeigeregistern PIR und SIR ,
(d) an den Leitungen FICS Anzeigesignale aus dem Fehleranzeigeregister
FIR und
(e) an der Leitung OP=O ein Anzeigesignal aus der Nulldetektor schaltung ZD.
Diese Einheit ist ein konventionelles Rechenwerk, das parallel Rechenoperationen an den Datenwörtern durchführen
kann, die ihm über seine beiden Eingänge zugeführt werden. Ein im Rechenwerk erzeugtes Ergebnis wird über die Hauptvielfachleitung
MHW einem vom Mikroprogramm festgelegten Bestimmungsort zugeführt. Die jeweils vom Rechenwerk MILL
durchgeführten Operationen sind durch die Rechenwerk-Mikroprogrammsteuersignale AUuS festgelegt. Bestimmte
309831 /0991
Bedingungssignale, beispielsweise ein Oberlaufsignal, werden
vom Rechenwerk MILL erzeugt und entweder in das Primär-Jinzeigecregister
PIR oder in das Mikroprogrananleitwerk «PROG
(Signale AUCS ) eingegeben·
Biese Schaltung vergleicht die in das Speicherdaten-Eingangsregister
SDI REG eingegebenen Adressen xhaa die angeforderten
Zugriffsoperationen mit den Grenzen (d.h. Basisadresse und Sndadresse) und mit der Codegruppe für die zugelassene
Zugriffsart des sich auf den Speicherzugriff beziehenden Fahigkeitsworts.Die Bedingungsanzeigeausgangssignale CIS,
die von der Vergleichsschaltung erzeugt werden, werden in das Mikroprogrammleitwerk ^uPROG eingegeben· Die
Bedeutung der Funktion der Vergleichsschaltung wird später erkennbar werden.
Dieses Register wirkt als'Ausgangsregister für die vom
Datenverarbeitungsmodul zum Speicher zu gebenden Daten; die Adressendaten oder Arbeitsdaten zur Zuleitung zum
Speicher werden in diesem Register gesammelt, ehe sie über die Speichere ingangs-Vielfachleitung SIH zum
Speicher geleitet werden.
Dieses Register wird dazu verwendet, acht primäre Anzeiger bei der Aussetzung eines Vorgangs (in der
Abspeichergruppe dieses Vorgangs) festzuhalten. Typischerweise sind folgende primäre Anzeiger enthalten:
309831/09St
Bit O - Arithmetisches Ergebnis ist gleich Null Bit 1 - Arithmetisches Ergebnis ist kleiner als Null
. Bit 2 - Überlauf des arithmetischen Ergebnisses Bit 3 - Schreibe inverse Parität
Bit 4 - Zweite Gruppe
Bit 5 - Interface-Fehler-Sperre Bit 6 - Halt
Bit 7 - Erster Versuch
Bit 8 bis 23 - Reserve
Bit 5 - Interface-Fehler-Sperre Bit 6 - Halt
Bit 7 - Erster Versuch
Bit 8 bis 23 - Reserve
Die ersten drei Anzeiger werden von allen Datenbefehlen beeinflußt, während die restlichen fünf Anzeiger von der
internen Hardware und von gewissen Steuerprogrammen beeinflußt werden.
Dieses Register wird dazu verwendet, in erster Linie für den internen Gebrauch durch das Mikroprogrammleitwerk uPROG
bestimmte Anzeigerbits festzuhalten. Typischerweise enthält dieses Register Rechenoperation- Fehlersteuerungs- und
Unterbrechungsanzeiger, und es enthält zwei Bits (die Bits und 14), die für die hier beschriebene Anordnung wichtig sind.
Das Bit 11 zeigt das Vorhandensein eines "Fangw-Zustandes
(TRAP-Zustand) an, während das Bit 14 der Unterbrechungsanzeiger ist. Diese beiden Anzeiger sind in Fig.6a dargestellt,
auf die später noch genauer Bezug genommen wird.
Dieses Register wird dazu verwendet, Fehlerzustandsanzeiger zu speichern; typischerweise können Anzeiger für Parität,
Fähigkeitsfeldüberschreitung und Fähigkeitszugriffsfeldüberschreitung in ihm enthalten sein. Die vier Bits dieses
309831/0991
-2Z-
Registers mit dem höchsten Stellenwert werden dazu verwendet, die Identität des benutzten Fähigkeitsregisters
zu speichern, wenn ein auf eine Fähigkeit bezogener Fehlerzustand festgestellt wird. Diese vier Bits (MIF 20 bis 23)
des Fehleranzeigerregister FIR sind in Fig.6b dargestellt; sie werden auch dann benutztfwenn der "Fang'^Anzeiger
("TRApu-Anzeiger) gesetzt ist· Der größte Teil des Inhalts
desFehleranzeigerregisters wird in das Maschinenfehler-Anzeigerregister MFI in der Akkumulatorregistergruppe
ACC STK eingeschrieben, nachdem eine Fehler- oder Fanganzeige erfolgt.
Diese Schaltung überwacht den Inhalt des Operandenregisters OP RlG (Fig.2b), wenn es verwendet wird, und sie erzeugt
an der Leitung OP = 0 einen kennzeichnenden Aus gangs zustand für das Mikroprogrammleitwerk uPROG, wenn der Inhalt des
Registers Null ist. Das Schaltbi7«.d der Nulldetektor schaltung
ist in Fig.11 dargestellt." Sie besteht aus vier NOR-Gattern GZD1 bis GZD4 mit jeweils sechs Eingängen sowie aus einem
NAND-Gatter GZD5 mit vier Eingängen und einem Negator IZD. Das aus 24- Bits bestehende Ausgangssignal des Operandenregisters
an der Leitung OPREG O/P ist in vier Gruppen zu je sechs Bits aufgeteilt; jede Gruppe ist dabei an ein ■
NQRdXäfeter,angeschlossen. Die NOR-Gatter GZD1 bis GZD4
erzeugen somit am Ausgang Signale mit dem Signalwert 1, wenn an allen Eingängen der Signalwert 0 anliegt. Folglich
erzeugt das NAND-Gatter GZD5 an seinem Ausgang ein Signal mit dem Signalwert 0 nur dann, wenn alle Ausgangssignale
des Operandenregisters den Signalwert 0 haben. Dar Negator IZD
erzeugt daher ein Signal mit dem (kennzeichnenden) Signalwert an der Mikroprogramm-Zustandssignalleitung OP = 0.
309831/09 91
Diese Schaltung "besteht nach Fig.6a aus einem einfachen
NAND-Gatter mit zwei Eingängen, das den "Fang"-Anzeiger MIS 11 des Sekundäranzeigerregisters SIR über die Leitung TI ansteuert.
Das NAND-Gatter wird mit den zwei höchstwertigen Bits an den Leitungen LIM MSB und LIM HSB-1 des Zugriffsart-Codefeldes
jedesmal dann gespeist, wenn ein Fähigkeitsregister verwendet wird. Folglich liegt an der Leitung TI
nur dann'ein Signal mit dem Signalwert O an, wenn die zwei
zuvor erwähnten Bits beide den Wert 1 haben. Alle anderen Kombinationen dieser zwei Bits erzeugen an der Leitung TI
ein Signal mit dem Signalwert 1, das bewirkt, daß das Fanganzeigerbit gesetzt wird.
Wie oben erwähnt wurde, überwacht die Fangdetektorschaltung TD von Fig. 2b die zwei höchstwertigen Bits des Zugriffsart-Codefeldes
jedes Fähigkeitsregiste«s , wenn es verwendet wird, und nach Feststellung eines Fangzustandes in dem Register
bewirkt sie das Setzen des "Fang"-Anzeigers im Sekundäranzeigerregister SIR. Die folgende Tabelle zeigt die Bedeutung
der verschiedenen Kombinationen der zwei höchstwertigen Bits des Zugriffsart-Codefeldes eines Fähigkeitsworts.
Bit 22 | Bit 23 | Bedeutung |
1 | 1 | Aktivspeicherblock (Segment")-Fähigkeit |
1 | 0 | Passivspeicher(Zusatzspeicher)-Block (Segment)-Fähigkeit |
O | 1 | Hilfsfähigkeit |
O | 0 | Nullfähigkeit |
309831 /0991
Aus den obigen Ausführungen ist zu erkennen, daß bei allen Bitkombinationen, bei denen nicht beide Bits den Wert 1 haben,
eine außerhalb des normalen, gerade laufenden Vorgangs liegende Aktivität erforderlich ist. Für den Fall, daß die
Zugriffsart-Codegruppe ein Zusatzspeichersegment (Bits 10)
ist ein Seitenwechselvorgang (page changing) erforderlich. Wenn die Zugriffsart-Codegruppe eine Hilfsfähigkeit definiert
(Bits 01) muß ein Ein-Ausgabe-Vorgang durchgeführt werden, während bei der Definierung einer Nullfähigkeit auf einen
Fangdurchführungsvorgang Bezug genommen werden muß, da der Gebrauch des Fähigkeitsregisters fehlerhaft sein kann.
Es ist daher zu erkennen, daß die Feststellung eines
"Fangn-Zustandes beim Gebrauch eines Fähigkeitsregisters
die Ausführung der Mikroprogrammfolge nVorgangswechsel"
erfordert, die den gerade, .'laufenden Vorgang aussetzt
und zu einem Fangdurchführungsvorgang ("trap handling") umschaltet.
Fig.5 zeigt allgemein die Operationen, die für jeden Datenverarbeitungsmodulbefehl ausgeführt werden, der einen
Zugriff auf Informationen erfordert, die sich gerade nicht im Datenverarbeitungsmodul selbst befinden. Ss wird nun
der Betrieb des Datenverarbeitungsmoduls von Fig.2a und Fig.2b
entsprechend den in Fig.5 angegebenen Schritten betrachtet. Im ersten Schritt (A) wird die vom Speicher an der Vielfachleitung
SOH erzeugte Information, das Befehlswort, in das Befehlsregister IR (Fig.2b) durch die unter der
Steuerung durch das Mikroprogramm erfolgende Aktivierung des Gatters G1 eingegeben. Die Gatter G2 und C3 werden
ebenfalls unter der Steuerung durch das Mikroprogramm zu diesem Zeitpunkt aktiviert, so daß der Versetztadressenabschnitt
des Befehlsworts in das Operandenregister OP REG eingegeben wird.
309831/0991
Im zweiten Schritt (B) wird die erforderliche externe Adresse aufgebaut; dies erfolgt durch Addieren der Versetztadresse
im Operandenregister zur Basisadresse eines bestimmten Fähigkeitsregisters,das vom Befehlswort bestimmt ist. Dies
wird mit Hilfe des Mikroprogramraleitwerts lrPROG dadurch
erreicht, daß (I) an Leitungen CRSEL die bestimmte Fähigkeitsregister-Auswahlcodegruppe
angelegt wird, (II) die Gatter· G4 und G5 geöffnet werden, (III) dem Rechenwerk MILL
die Durchführung einer Additionsoperation befohlen, wird und (IV) das Gatter G6 geöffnet wird. Im Anschluß daran
kann das Ergebnis (Versetztadresse plus Segmentbasisadresse) über das Rechenwerk MILL wieder zurückgeführt werden, wobei
das Gatter G7 aktiviert ist, nachdem unter Verwendung dor Leitungen RSEL ein von einem Befehlswort definierter Mderungsakkumulator
ausgewählt ist, wenn eine Adressenänderung verlangt wird.
Das Anbieten der Fähigkeitsregister-Auswahlinformation an
den Leitungen CRSEL im Schritt B wirkt auch auf die andere Hälfte des Fähigkeitsregisters, so daß der Fangdetektorschaltung
DT ermöglicht wird, die zwei höchstwertigen Bits der Zugriffsart-Codegruppe (TC) zu überwachen; der Schritt C
von Fig.5 zeigt diese Funktion. Wenn die Zugriffsart-Codegruppe
ein Speichersegment definiert, werden die Schritte D, E und F ausgeführt. Bei diesen Schritten wird die Art des
geforderten Zugriffs geprüft, es wird überprüft, ob die gebildete Adresse noch innerhalb der Grenzen des geforderten
Segments liegt, und es wird außerdem geprüft, ob der geforderte Zugriff mit dem Zugriff verträglich ist, der vor dem
Zugriff auf den Speicher und der Durchführung der Befehlsfunktion (Schritt G ) zugelassen wurde· Venn eine der
Prüfungen in den Schritten D, B und F ein negatives Ergebnis
309831/0991
hat, dann wird der Fehleranzeiger gesetzt, und der Datenverarbeitungsmodul
wechselt den Vorgang zu einem Pehlerabhändlungsvorgang. Für den Fall, daß die Prüfung der zwei höchstwertigen
Bits der Zugriffsart-Codegruppe in dem vom Befehlswort angegebenen Fähigkeitsregister, die inr Schritt C von
Fig.5 ausgeführt wird, keinen Erfolg hat (Leitung n) wird der Schritt T ausgeführt, ehe der Eintritt in eine "Fanga-Mikroprogrammfolge
erfolgt. Der Schritt T wirrt durch das getaktete Setzen des Bits 11 des Anzeigerregisters MIS
und der Steuerung durch die Fangdetektorschaltung TD ausgeführt, wie in Fig.6a zu erkennen ist
Fig.7 zeigt das Flußdiagramm der "Fang^-Mikroprogrammfolge;
dieses Flußdiagramm wird nun unter Bezugnahme auf die Arbeitsgänge des Datenverarbeitungsmoduls der Figuren
2a und 2b-beschrieben. Das Setzen des "Fang"-Anzeigers
MIS 11 (Fig.6a) hat zur Folge, daß das "Fang"-Signal
zum Mikroprogrammleitwerk uPRGCJ (Fig.2b) als eines
der Anzeigersteuersignale ICS geleitet wird. Die "Fang*-
Mikroprogrammfolge läuft folgendermaßen ab:
Bei diesem Schritt öffnet das Mikroprogrammleitwerk uPROG
(Fig. 2b) das Gatter G, so daß die vier höchstwertigen Bits im Fehleranzeigerregister FIR auf den laufenden Zustand
der Signale an den Leitungen CRSEL gesetzt werden. Es sei daran erinnert, daß der nFangH-Anzeiger während der Ausführung
des Schritts B von Fig.5 gesetzt ist; folglich liegt an den Leitungen CRSEL die Adressencodegruppe des Fähigkeitsregisters, das von dem Befehlswort bestimmt ist, dessen
Segmentbezeichnung sich auf die Versetztadresse des Befehlsworts bezieht. Fig.6b zeigt diese Operation, wenn
die Gatter G8/20, G8/21, G8/22 und G8/23 (die in Fig.2b
309 831/0991
funktionell als Gatter G8 dargestellt sind, von dem vom
Mikroprogramm erzeugten Fang-Setzsignal TSS geöffnet werden, so daß die Kippschaltungen MIF 20 bis 23 entsprechend der
Codegruppe an den Leitungen CRSSL gesetzt werden.
Bei diesem Schritt werden die Gatter G9 und G10 der Figuren
2a und 2b unter der Steuerung durch das Mikroprogramm geöffnet,
und an die Leitungen HSEL wird eine Codegruppe angelegt, die das Maschinenfehler-Anzeigerregister MFI
(Fig. 3) in der Akkumulatorregistergruppe ACC STK definiert. Folglich werdea der Inhalt des Fehleranzeigerregister FIR
(und insbesondere dessen Bits 2.0 bis 23) in das Maschinenfehler-Anzeigerregister
MFI geschrieben.
Bei diesem Schritt wird wirksam aufgezeichnet, daß der
IIFanglf-Anzeiger gesetzt worden ist, so daß der Unterbrechungsdurchführungsvorgang
im Anschluß daran den Grund für einen Eintritt in den Vorgang kennt. Der Unterbrechungsdurchführungsvorgang
macht von einem Unterbrechungsannahmewortakkumulator IAR (Fig.3) in der Akkumulatorregistergruppe ACC STK Gebrauch, und ein Bit dieses
Akkumulators wird ausschließlich für den Gebrauch als "Fangannahme"-Bit (M trap accepted H) reserviert. Tatsächlich
ist das normale Unterbrechungssystem des Datenverarbeitungsmoduls der hier beschriebenen Anordnung das in der Patentanmeldung
P 21 44 051 .7 beschriebene Unterbrechungssystem, und die Unterbrechungsdurchführung ist so organisiert,
daß sie zur Bestimmung der Ursache für den Eintritt vom
/0991
-2B-
Unterbrechungsannahraewort Gebrauch macht. Das "Fangannahme "-Bit
wird dadurch gesetzt, daß unter der Steuerung durch das Mikroprogramm die Gatter G7 und G1O geöffnet werden,und daß
das Rechenwerk MILL angewiesen wird, das "Fangannahme"-Bit
auf den Wert 1 zu setzen, nachdem in der Alkumulatorregistergruppe
ACC STK der Unterbrechungsannahmewort akkumulator ZAB. ausgewählt worden ist·
In diesem Stadium hat der Datenverarbeitungsmodul die Operationen des vor der Erzeugung des Signals TI von ihm ausgeführten
Vorgangs wirksam gesperrt. Nun muß der Datenverarbeitungsmodul eine Vorgangswechseloperation ausführen, -.
damit der laufende Zustand der Parameter des gesperrten Vorgangs im Systemspeicher aufbewahrt werden.
Es wurde oben bereits erwähnt, daß ;Jeder Vorgang mit einer
sogenannten Abspeichergruppe FDS (Fig.8) ausgestattet ist; das Segment, in dem sich diese Gruppe befindet, wird von
der Segmentbezeichnung im Äbspeicherf ähigkeitsregister DCR
definiert. Jede Abspeichergruppe enthält Informationen über den Zustand des gerade laufenden Vorgangs , beispielsweise
die Werte der reservierten Fähigkeitshinweise (RCP) entsprechend federn der Arbeitsspeicher-Fahigkeitsregister WCRO
bis WCR5. Diese Speicherplatze in der Abspeichergruppe werden mit den entsprechenden Mnweismarken geladen, wenn ein
Fähigkeitsregister geladen wird, wie in der Patentanmeldung P 21 62 206.6. beschrieben ist. Bei einem Wechsel (d.h. einem
Aussetzendes laufenden Vorgangs wird das Abspeicherbereichsegment Jedoch auch zum Speichern folgender Informationen
verwendet: Der Inhalt der Register der Akkumulatorregister-
309831/0991
gruppe ACC STK, die Hinweismarken für das Programmcodesegment des gerade laufenden Vorgangs (Fähigkeitsregister WCR7)» die
Hinweisliste auf reservierte Segmente des gerade laufenden Vorgangs (Fähigkeitsregister WCR6) sowie der Wert des
Befehlszählregisters SCR. Fig. 8 zeigt den Aufbau des Abspeicherbereichs· Während der Vorgangswechselfolge
bewirkt der Schritt 4 von Fig.7 das Abspeichern des Inhalts jedes Akkumulators ACCO bis ACC7 und der laufenden Einstellung
eines Zeitplan-Zeitgeberregisters STR sowie des Inhalts des Primäranzeigerregisters PIR. Die tatsächlichen Operationen,
die im Datenverarbeitungsmodul der Figuren 2a und 2b ausgeführt werden ,erfordern S(I) die Bildung der ersten Abspeicherbereichsadresse
durch Auswahl (über die Leitungen CRSEL) der DCR-Basisadresse und durch Zugriff auf den Speicher
(durch Öffnen der Gatter G5, G11, G12, G13 und G14 mit
den üblichen Grenz/Zugriffs-Prtifanordnungen) an der Abspeichergruppe, wobei die Adresse der Abspeichergruppe
ebenfalls für nachfolgende Abspeichergruppenzugriffe (durch öffnen des Gatters G15 gleichzeitig mit dem
Öffnen des Gatters G11) im Irgebnisregister RSS REG
aufbewahrt wird und (II) die Durchgabe der relevanten Registerinhalte (über die Gatter G7 , G11 und G14)für
jeden Einritt in die Akkumulatorregistergruppe ACC STK mit einer Fortschreibung der Zugriffsadresse um 1 (durch
öffnen derGatter G16 und G7 und durch Erteilung der Anweisung an das Rechenwerk HILL die Addition einer 1
auszuführen).Die oben mit (I) und (II) bezeichneten
Operationen werden für den Speicher aus den Akkumulatoren ACCO bis ACC7 und für das Zeitplan-Zeitgeberregister STR
in der Akkumulatorregistergruppe ACC STK in der Abspeichergruppe wiederholt. Die Primär anzeiger werden durch öffnen
der Gatter G17, G11 und G14 nach der Adressierung der
309831/0391
Abspeichergruppe am nächsten Speicherplatz in die Abspeichergruppe
eingegeben.
In der Abspeichergruppe befindet sich auch eine Kellerrspeicherhinweismarke
PDP, und der an dieser Stelle befind,
liehe Wert bezieht sich auf den in Fig. 8 unter ihm liegenden verbleibenden Bereich, der als "Kellerspeicher"-Abschnitt
("push-down&Abschnitt ) beschrieben v/ird. Der Wert des
Kellerspeicherhinweises bestimmt das zur Zeit zugängliche, aus drei Wörtern bestehende "Paket" im Kellerspeicherabschnitt,
und er ist ein Versetztwert aus der Basis des Abspeicherbereichssegments.Die Kellerspeicherhinweismarke PDP wird
in das Abladestapelkellerhinweisregister DSPP (Fig.3) in der Akkumulatorregistergruppe ACC STK geschrieben, wenn
der entsprechende Vorgang für die Verarbeitung durch den Datenverarbeitungsmodul ausgewählt ist. Dieses
Hinweisregister DSPP wird dann benutzt, wenn ein Aufruf oder eine Rückkehr von verschachtelten Unterprogrammen
und das Verschachteln dieser Unterprogramme durch die aus drei Hörtern bestehenden. Pakete des Kellerspeicherabschnitts
der Abspeichergruppe ausgeführt wird. Jedes Paket enthält die Hinweismarken für die Fähigkeitsregister
WCR7 und WCR6 zusammen mit dem relativierten V/ert des
Befehlszählregisters SCR. Somit sorgt der Schritt 4 von
Fig.7 auch dafür, daß in den Abspeicherbereich die
Abspeicherhinweismarke PDP zusammen mit dem entsprechenden Wert aus dem Hinweisregister DSPP eingegeben wird.
Schritt 5 ; Zugriff auf die Unterbre chungsdur chf ührungs-Abspeicherhinweismarke
Bei einer normalen Vorgangswechselfolg· · wird der Datenverarbeitungsmodul
in dem entsprechenden Befehlswort mit der
309831/099!
nach Tanten versetzten Ausgabe der RF-Hinweisliste des
Vorgangs versorgt, die zur Ausübung eines Zugriffs auf die Bauptfähigkeitsliste verwendet wird, um die Abspeiehergruppe
für den Vorgang zu erhalten, zu dem die Vorgangswechsel gemacht werden soll. In der derzeit vorliegenden
Situation erfolgt die Vorgangswechselfolge -. jedoch automatisch (d.h. als Ergebnis der Einstellung des "Fang"-Anzeigers
), und somit muß die Abspeichergruppe für den ünterteecnungsdurchfünrungsvorgang auf anders tfeise erhalten
werden.
Fig.8 zeigt einen zugewiesenen Normalunterbrechungsblock HIB, der dem Datenverarbeitungsmodul zugewiesen ist, und auf den
lit Hilfe des Segmenthinweises im Kormalunterbrechungsfäliigkeitsregister
NICR Bezug genommen wird. DieserBlock ist so angeordnet, daß er einen Abspeichergruppenhinweis IDAP für den
Unterbrechungsdurchführungsvorgang sowie die dafür vorgesehene Codegruppe für die erlaubte Zugriffsart enthalt«
Ia Schritt 6 von Fig.7 wird dieser Abspeichergruppenhiiareis
dazu verwendet,den Eintrag in der Hauptfähigkeitsliste zu erhalten, in dem die Grenzwerte um die Summenprüfcodegruppen
für die Abspeichergruppe des ühterbrechiungsdurchführungsvorgangs
gespeichert sind. Die tatsächlich durchgeführten Operationen sind die gleichen wie die, die zum Laden eines
Fähigkeitsregisters verwendet werden (wie später noch beschrieben wird ) mit der Ausnahme, daß das Mikroprograemleitwerk/uPROG
(Fig.2) das Abspeicherfähigkeitsregister DCR über die Auswahlleitungen CRSEL definiert, in die der
Segaenthinweis eingegeben werden soll. Das tatsächliche Laden des Äbspeicherf ähigkeitsregisters DCR wird im Schritt 6 des
Flußdiagramms von Fig.7 ausgeführt.
309831/0991
Der Schritt 3 wurde dazu verwendet, in dieses Register einen
Zustand einzugeben, von dem derünterbrechungsdurchführungsvorgang
festgestellt hat, daß er die Feststellung eines I!Fang"-Zustandes angibt. Es sei ebenso daran erinnert, daß
das Fehleranzeigerregister FIE und das Maschinenfehleranzeigerregister
MFI bei den Vorgangswechseloperationen nicht beteiligt sind; in ihnen sind daher zur Ze.it in
den Bits 20 bis 23 der Gruppenadressencode für das verwendeteFähigkeitsregister gespeichert, wenn der
"Fang^-Zustand festgestellt worden ist. Diese zuletzt
genannten Speicheroperationen werden in den Schritten und 2 von Fig.7 ausgeführt. Folglich kann der Unterbrechungsdurchführungsvorgang
durch Bezugnahme auf die Bits 20 bis 23 im Maschinenfehleranzeigerregister MFI
die Adresse des verwendeten Fahigkeitsregisters erhalten.
Diese Adresse kann natürlich auch zum Berechnen des Speicherplatzes
in der Abspeichergruppe des ausgesetzten Vorgangs verwendet werden, an dem der reservierte Fähigkeitshinweis
für das Fähigkeitsregister gespeichert ist. Folglich kann der iJnterbrechungsdurchführungsvorgang durch Lesen des
Hinweisworts und durch Prüfen dessen.Zugriffsart-Codegruppe
im Grund feststellen, warum der Vorgang sich im Fangzustand befindet. Wenn das Segment, auf das ein Zugriff
ausgeübt werden muß, im Zusatzspeicher sitzt, wird ein Plattenabhandlungsvorgang zur Eingabe des erforderlichen
Segments in den Speicher zugeteilt. Wenn die Zugriffsart-Codegruppe eine Hilfsfähigkeit definiert, wird ein
Ein-Äusgabe-Durchführungsvorgang zugeteilt, der die erforderliche Aktion ausführt, während der Vorgang ausgesetzt
wird und auf die Freigabe des fraglichen Segments wartet, wenn die Zugriffsart-Codegruppe eine *NuHB-FMhigkeit ist.
309831/0991
Bei diesem Schritt wird das erst vor kurzem geladene AbspeicherfMhigkeitsregister
DCR , das nun natürlich den Abspeichergruppen-Segmenthinweis des Unterbrechungsdurchführungsvorgangs
enthält, dazu verwendet, die verschiedenen Parameter dieses Vorgangs in die entsprechenden Register
des Datenverarbeitungsmoduls zu übertragen. In Fig. 8 unten ist die Anordnung des Abspeicherbereichsegments dargestellt.
Jedes der Fähigkeitsregister WCRO bis WCR7 wird durch Verwendung der zugehörigen , in der Abspeichergruppe gespeicherten
Hinweismarke geladen, damit ein Zugriff auf die Hauptfähigkeitsliste in der gleichen Weise ausgeübt
wird, die für einen Befehl zum Laden eines Fähigkeitsregisters angewendet wird; - der absolute Wert des
Inhalts des Befehlszählregisters SCR wird hergeleitet, wenn es durch die Addition des Besisadressenwerts aus
dem Fähigkeitsregister WCR7 geladeiwird.
Nach Vollendung der Operationen des Schritts 7 von Fig.7
sind die Operationen des VorgangswechseOs auf dan Unterbrechungsdurchführungsvorgang
vollständig. Der Unterbrechungsdurchführungsvorgang muß jedoch von der Tatsache Kenntnis haben, daß die Unterbrechung angenommen ist;
dies wird durch Bezugnahme auf die Codegruppe erreicht, die in das Unterbrechungsannahmeregister IAR in der
Akkumulatorregistergruppe ACC STK im oben angegebenen
Schritt 3 eingegeben worden ist. Es sei bemerkt, daß der Inhalt dieses Registers von dem Abspeicher-oder Entnahmevorgang
der Schritte 4 bzw· 7 nicht betroffen ist.
309831/0991
Aus den obigen Ausführungen ist zu erkennen, daß mit Hilfe
der hier beschriebenen Anordnung die Möglichkeit geschaffen wird, jedesmal in einen Unterbrechungsdurchfli hrung s vor gang
einzutreten, wenn ein Fähigkeitsregister ve:rtwendet wird, das
eine Zugriffsart code gruppe enthält, deren höchstwertige
Bits andere Werte als 11 aufweisen. Es muß nun noch gezeigt werden, wie diese Bits mit einer Codegruppe geladen werden
können, die von dem Wert 11 abweicht·
Wie oben bereits erwähnt wurde, werden alle FMhigkeitsregister
entsprechend den Verfahren geladen, die in der Patentanmeldung P 21 62 206.6 beschrieben sind. Fig.9 zeigt
schematisch die bei einem Befehl von Fähigkeitsregistern durchgeführten Operationen·
In Fig.9 sind zehn in Klammern gesetzte Bezugszeichen
angegeben, die die zehn grundlegenden Schritte der Mikroprogrammfolge
zum Ladaa von Fähigkeitsregistern bezeichnen. Bin Plußdiagramm dieser Mikroprogrammfolge ist in Fig·
dargestellt. Die verschiedenen Schritte sind in Fig. 10 mit S1 bis S10 entsprechend den Bezugszeichen von Fig.9
bezeichnet, während die drei Schritte, die für die hier beschriebene Anordnung wesentlich sind, mit SX, SY und SZ
bezeichnet sind.
Die nachfolgende Beschreibung ist entsprechend den Schritten
von Fig. 10 in Abschnitte unterteilt; auf die Figuren 2a, 2b und 9 wird häufig Bezug genommen.
309831/0991
Bei diesem Schritt erfolgt ein Zugriff auf den Programntblock
CRCB (Fig.9) des laufenden Vorgangs, damit eine Leseoperation am nächsten Befehlswort mit Hilfe einer Adresse ausgeführt
wird, die durch die Einteilung des Befehlszählregisters SCR relativ zur Basisadresse des Fähigkeitsregisters WCR7 Destimmt
ist. In den Figuren 2a und 2b werden diese Operationen unter der Steuerung durch das Mikroprogrammleitwert «PROG dadurch
ausgeführt, daß
(I) unter verwendung der Leitungen RSEL das Befehlszählregister SCR ausgewählt v/ird,
(II) unter Verwendung der Leitungen CRSEL das Fähigkeitsregister
WCR7 ausgewählt wird,
(III) die Gatter G18 und G7 aktiviert werden,
(IV) dem Rechenwerk KELL die Durchführung einer Addiiaonsoperation
befohlen wird,
(V) das Gatter G11 geöffnet wird,
(VI) die Vergleichsschaltung COMP zur Durchführung von Zugriffsart- und Grenzwertprüfungen aktiviert wird und
(VII) das Gatter G14 und die Vielfachleitung SIHCS aktiviert
werden·
Der Weg fi) von Fig,9 zeigt diesen Schritt an·
3098 31 /0991
cß
Bei diesem Schritt wird das Eingeben des Befehlsworts, auf das im Schritt S1 ein Zugriff ausgeübt "worden ist, in den
Datenverarbeitungsmodul gesteuert. Das MikroprogramBleitwert
jaPROG (Fig. 2b) öffnet die Gatter G1, G2 und G3» wenn
das Signal an der Zeitsteuerleitung der Speichersteuersignal-Vielfachleitung SOHCS anzeigt, daß das Befehlswort an der
Speichesausgangs-Vielfachleitung SOH anliegt· Das gelesene
Befehlswort ist in Fig.9 oben dargestellt; es besteht
aus mehreren Verwaltungsfeldern (BiIs,10 bis 24) und aus
einem Adressenversetztfeld A(Bits>1 bis 9)· Die Verwaltungsfelder definieren ί
(a) mit Hilfe der Bits 10 bis 12 (CRPT) das Fähigkeitsregister
WGR7, das sich auf die RF-Hinweisliste bezieht,
(b) in den Bits 13 bis 15 (MOD) den als Adressenänderungsregister zu verwendenden Akkumulator,
.i.A.
(c) in den Bits 16 bis 18(CRL) das zu ladende Fähigkeits register,
(d) in den Bits 19 bis 23 (IDCR) die Funktionscodegruppe, die in diesem Fall den Befehlsgeber zum Laden des Fähige
keitsregisters bestimmt, und
(e) im Bit 24 (S) das direkte oder Speicheroperatione-Bit.
Der ¥eg (2) von Fig. 9 gibt diesen Schritt an.
309831/0991
Bei diesem Schritt bringt das Mikroprogrammleitwerk liPROG
von Fig,2a die Leitungen CRSEL in einen solchen Zustand,
daß das vom CRPT-FeId des Befehlsworts bestimmte Arbeits-Fähigkeitsregister
ausgewählt wird. Der Weg (3) von Fig.9 gibt diese Operation an.
Schritt
Sh
-Adressierung von RCP ;
Bei diesem Schritt wird die Adresse des RF-Hinweis-Datenworts gebildet? der Weg (4) von Fig.9 gibt diese Operation
an. Das Mikroprogrammleitwerk uPROG aktiviert die Gatter Gk
und G5 und befiehlt dem Rechenwerk MILL eine Addittmsoperation
auszuführen und die Gatter G11 und G14 zu aktivieren·
Gleichzeitig mit der Aktivierung des Gatters G14 wird an
die Speichersteuersignal-Vielfachleitung SIHCS eine Lesecodegruppe angelegt, und die Zeitsteuerleitung wird aktiviert.
In diesem Schritt legt das Mikroprogrammleitwerk an die Leitungen SCSEL von Fig. 2a die Information aus dem CRL-FeId
an, damit das zu ladende Fähigkeitsregister (WCRX von Fig.9) ausgewählt wird. Der Weg (5) von Fig.9 gibt
diesen Schritt an.
Bei diesem Schritt wird das RF-Hinweis-Datenwort (d.h. die Zugriffsart-Codegruppe des Fähigkeitsworts und die
Adressenversetzung des RF-Hinweises) in dem Datenverarbeitungsmodul aus der Speicherausgangs-Vielfachleitung SOH
eingegeben. Die Zugriffsart-Codegruppe wird in den TC-Abschnitt
309831/0991
- 58 -
der Endadressengruppe LIM STK an dem im Schritt S5 ausgewählten
Speicherplatz eingegeben, während das ganze Wort einschließlich der Zugriffsart-Code gruppe und der RF-Hinweisadressenversetzung
in das Operandenregister OP REG eingegeben wird. Diese Operationen, die in Fig.9 durch den Weg (6) angegeben
sind,. werden uaterder Steuerung durch das Mikroprogramm durch Aktivieren der Gatter G2, G3 und G19 in den Figuren 2a
und 2b ausgeführt, wenn die Zeitsteuerleitung der Speichersteuersignal-Vielfachleitung
SOHCS aktiviert wird.
Bei diesem Schritt, der durch den Weg (7) in Fig.9 angegeben
ist, wird der im Operandenregister OP REG (Fig.2b) sitzende
RF-Hinweis in die Abspeichergruppe der derzeit laufenden Vorgänge zu dem Speicherplatz umgespeichert, der für das
zu ladende Fähigkeitsregister reserviert ist. Diese Operation wird unter der Steuerung durch das Mikroprogramm dadurch
ausgeführt, daß ■
(I) über die Leitunge CRSEL das Fähigkeitsregister DCR der Abspeichergruppe des Vorgangs ausgewählt wird,
(II) das Gatter G5 aktiviert wird,
(III) eine Versetztadressen-Codegruppe an den Leitungen GOS erzeugt wird, die die Versetztadresse des in der Abspeichereruppe
benötigten Worts bestimmt,
(IV) das Rechenwerk MILL zur Durchführung einer Aktionsoperation aktiviert wird,
(V) die Gatter G11 und G14 aktiviert werden und
309831/0991
(VI) ein Zugriff auf den Speicher zur Durchführung einer Scbreiboperation ausgeführt wird. Bei der nachfolgenden
Schreiboperation ist der Inhalt des Operandenregisters beteiligt, der über die Gatter G4, G11 und G14 in den
Speicher gegeben wird.
Bei diesem Schritt wird die im Schritt S6 in den TC-Abschnitt der Endadressen-Gruppe LIM STX eingegebene Zugriffsart-Codegruppe
daraufhin überprüft, ob sie sich auf eine NichtSpeicherfähigkeit bezieht (d.h. ob die höchstwertigen Bits
den Wert Tf haben). Diese Operation wird dadurch ausgeführt, daS die Leitungen CRSlL mit der Codegruppe im CRL-FeId eines
Befehlsworts aktiviert werden und daß der Zustand des Signals an der Leitung TI geprüft wird. Bezugnehmend auf Fig.6a
sei daran erinnert, daß das Signal an der Leitung TI erzeugt wird, wenn die !lFangn-Detektorschaltung TD einen
"Fangn-Zustand feststellt , (d.h. wenn die zwei höchstwertigen
Bits der Zugriffsart-Codegruppe nicht den ¥ert 11 haben). Es ist zu beachten, daß der nFang"-Anzeiger
in den Sekundäranzeigern nicht gesetzt ist, da diese Anzeiger zu diesem Zeitpunkt (an der Leitung CIK) nicht
getaktet werden. Wenn das Signal an der Leitung TI den Signalwert 1 hat, wird der Schritt SY ausgeführt.
Bei diesem Schritt wird wieder das Fänigkeitsregister ¥CRX ausgewählt, und die Gatter G19 und G20 von Fig.2a und Fig.2b
werden unter der Steuerung durch das Mikroprogramm aktiviert. Dies hat zur Folge, daß in beide Hälften des Fähigkeits-
309831/0991
registers WCRX der Wert O (der laufende Ausgangswert aus
dem Rechenwerk MILL an der Hauptvielfachleitung MHW) eingeschrieben wird. Wenn die Zugriffsart-Codegruppe
einer Fähigkeit, wie sie in der RF-Hinweisliste enthalten ist, von der Zugriffsart-Codegruppe eines Speichersegments
abweicht, wird folglich der gesamte Inhalt des entsprechenden Fähigkeitsregisters einschließlich der Zugriffsart-Codegruppe
so wie er geladen werden soll,auf den Wert O zurückgestellt·
Wenn das Ergebnis der Prüfung im Schritt SX negativ war (d.h. wenn das Signal an der Leitung TI den Wert 0
hatte), wird der Schritt S8 ausgeführt.
Bei diesem Schritt wird das erste Wort des 3-Wort-Eintrags in der Hauptfähigkeitsliste MCT gelesen. Diese Operation
ist in Fig.9 durch den Weg (8) dargestellt; sie umfaßt:
(I) die Auswahl des Fähigkeitsregisters MCR ,
(II) die Aktivierung der Gatter G4 und G5,
(III) die Aktivierung des Rechenwerks MILL zur Durchführung
einer Additionsoperation und
(IV) die Aktivierung der Gatter G11 und G14 unter der
Steuerung durch das Mikroprogramm.
Wenn die Speicherleseoperation beendet ist, werden die Gatter G2 und G3 geöffnet, und das Summenprüfwort wird
in das Operandenregister eingegeben.Zu diesem Zeitpunkt
wird auch das Gatter G15 geöffnet, damit die MCT-Adresse
309831/0991
aufbewahrt wird.
Wie oben erwähnt wurde, wird jeder Eintrag in der Hauptfähigkeitsliste
(MCT in Fig.9) von drei Wörtern gebildet. Das erste Wort ist so ausgebildet, daß es eine Summenprüfcodegruppe
hinsichtlich der zwei anderen Wörter des Eintrags ist. Wenn eine Verschiebung erfolgt, zeigt der Verschiebungsvorgang dem Rest des Systems an, daß der Zugriff auf das
beteiligte Segment zeitweise ausgesetzt werden soll, indem an die Stelle des Summenprüfeodeworts des Hauptfähigkeitslistensintrags
ein ausschließlich aus Nullen bestehendes Wort eingeschrieben wird. Da die Summenprüfeodegruppe S-CX
für den in das Fähigkeitsregister WCRX zu ladenden Segmenthinweis derzeit im Operandenregister sitzt, wird
der Schritt SZ daher für die Prüfung benutzt, ob das Segment verschoben wird.
Das Mikroprogrammleitwerk «PROG (Fig.2a und Fig.2b) überprüft
den Zustand des Signals an der Leitung OP = 0 aus der Nulldetektorschaltung ZD darauf, ob die Summenprüfcodegruppe
den Wert 0 hat. Die Nulldetektorschaltung ZD ist in Fig.11 dargestellt, und es ist zu erkennen, daß
die NOR-Gatter GZD1 bis GZD4 an ihren Ausgängen Signale mit dem Signalwert 1 erzeugen, wenn alle Eingangssignale
an den Leitungen OP REG 0/P den Signalwert 0 haben, wodurch
am Ausgang des NAND-Gatters GZD5 ein Signal mit dem Signalwert 0 erscheint, das schließlich an der Leitung OP = 0
zu einem Ausgangssignal mit dem Signalwert 1 wird. Wenn eines oder mehrere der Eingangssignale an den Leitungen
OP REG 0/P den Signalwert 1 haben, erzeugt das NOR-Gatter,
309831/0991
an dem diese Leitung oder diese Leitungen enden, ein
Ausgangssignal mit dem Signalwert O, das ein Ausgangssignal mit dem Signalwert 1 am Gatter GZ5 und ein Ausgangssignal
mit dem Signalwert 0 an der Leitung OP=O zur Folge hat·
Wenn das Signal an der Leitung OP = 0 den Signalwert hat, wird der Schritt S7 ausgeführt, ehe die Mikroprogrammfolge
zum Fähigkeitsregisterladen verlassen wird. Wenn jedoch an der Leitung OP = 0 der Signalwert 0 anliegt,
wird der Schritt S9 ausgeführt.
Bei diesem in Fig.9 durch den Weg (9) angegebenen Schritt
wird die Basisadresse des Hauptfähigkeitslisteneintrags
in die Basisadressenhälfte der Fähigkeitsregistergruppe an dem Speicherplatz eingeschrieben, der vom CRL-FeId
des Befehlsworts bestimmt ist.
Bei diesem Schritt, der in Fig.9 durch den We,g (10)
angegeben ist, wird die Endadresse des Hauptfähigkeitslisteneintrags
in die Endadressenhälfte des zu ladenden Fähigkei-tsregisters (WCRK) eingelesen. Dieser Schritt
beendet die Ladeoperation des Fähigkeitsregisters.
Aus den obigen Ausführungen geht hervor, daß durch die hier beschriebene Anordnung ein Eintritt in einen Unterbrechungsdurchführungsvorgang
erzwungen wird, wenn ein mit einer bestimmten Codegruppe (d.h. mit lauter Nullen) geladenes Fähigkeitsregister verwendet wird.
309831/0991
Der Mechanismus zum Laden des Fähigkeitsregisters mit der bestimmten Codegruppe setzt ein, wenn (I) die Summenprüf«
codegruppe der Hauptfähigkeitsliste auf Null gesetzt wird, oder wenn (II) die Zugriffsart-Codegruppe der Fähigkeit
für den Vorgang von einer ein Spe icher segment anzeigenden
Codegruppe abweicht. Der erste Fall ermöglicht das "Fangen™
(trapping) aller Vorgänge, die auf das Segment Bezug haben (d.h. wenn das Segment verschoben werden soll), während
der zweite Fall zum selektiven "Fangen" eines einzelnen Vorgangs (wenn die zwei höchstwertigen Bits der Zugriffsart-Codegruppe
den Wert OO haben) oder zum "Fangen" des für den Eintritt in einen Hilfseinrichtungs-Arbeitsvorgang
oder dergleichen bereiten Vorgangs verwendet werden kann, der den Zugriff auf eine Einrichtung erfordert, die
sowohl außerhalb des Datenverarbeitungsmoduls als auch außerhalb der Speichermodule liegen.
Ein einziges Risiko bleibt jedoch in Bezug auf eine Speichersegmentverschiebung noch bestehen. Dies ist
deshalb der Fall, weil einer oder mehrere Datenverarbeitungsmodule eines ihrer Fähigkeitsregister mit der
Fähigkeit für das bestimmte Segment vor der Verschiebungsentscheidung geladen haben können. Dieser Situation
kann durch den Segmentverschiebungsvorgang begegnet werden, der zur Folge hat, daß an alle diese Datenverarbeitungsmodule
ein Unterbrechungsbefehl angelegt wird. Nach dem Eintritt in den Unterbrechungsdurchführungsvorgang
kann jeder Datenverarbeitungsmodul wieder zu dem unterbrochenen Vorgang zurückgeführt werden. Es
sei daran erinnert, daß jede Vorgangwechseloperation mit einem Wiederladen der Arbeitsspeicher-Fähigkeitsregister
unter Verwendung des RF-Hinweises in der ^bspeicher-
309831/0991
gruppe des Vorgangs, zu dem gewechselt wird, verbunden ist.
Folglich gewährleistet der oben angegebene Mechanismus, €bß bereits geladene Fähigkeitsregister wirksam mit
dem Signalwert 0 überschrieben werden.
In der obigen Beschreibung ist auf verschiedene Einrichtungen
Bezug genommen worden.In "Zum Verständnis digitaler Computer" von Paul Siegel, herausgegeben von John Wiley & Sons, New York
und London und in "Digitale Computer, Bauelemente und Schaltungen" von R.K. Richards, herausgegeben von Van Nostrand
& Company Inc., New York sind typische Beispiele von Einrichtungen
angegeben, die in den in der Zeichnung angegebenen Blockelementen mit Ausnahme der Zwischenspeichergruppen
und des Mikroprogrammleitwerks verwendet "werden können. Im Kapitel 16 des von Jerry Eimbinder verlegten und von
John Wiley & Sons Inc. herausgegebenen Buchs mit dem Titel "Halbleiterspeicher" werden jedoch Informationen über
typische Platz-(oder Zeilen-)adressierbare Direktzugriffsspeicher angegeben, die sich in idealer Weise für die Herstellung
von Zwischenspeichergruppen eignen. Im Kapitel 14 des gleichen Buchs finden sich Informationen über die
Herstellung eines Mikroprogrammleitwerks unter Verwendung von Festwertspeicherelementen.
Patentansprüche
309831/0991
Claims (8)
- PatentansprücheDatenverarbeitungsanordnung mit einem Speicher, in dem Information in .Segmenten gespeichert ist, mit wenigstens einer Datenverarbeitungseinheit, die zur Zusammenarbeit mit dem Speicher ausgebildet ist, und wenigstens ein """Fähigkeit sregister enthält, das derart ausgebildet ist, daß es ein Fähigkeitswort speichert, das eine die Basis- und Endadressen eines bestimmten Speichersegments anzeigende Segmentbezeichnung enthält, wobei das Fähigkeitsregister jedesmal dann verwendet wird, wenn eine sich auf das bestimmte Speichersegment beziehende Speicherzugriffsoperation von der Datenverarbeitungseinheit ausgeführt wird, in der eine Einrichtung zur Betätigung einer Programmunterbrecnung vorgesehen ist, die im aktivierten Zustand die Aussetzung der Verarbeitung des gerade laufenden Programms und den Beginn der Verarbeitung eines Unterbrechungsdurchführungsprogramms zur Folge hat, dadurch gekennzeichnet, daß die Datenverarbeitungseinheit(a) mit Einrichtungen zur Fähigkeitsregisterwiedereinspeicherung versehen ist, die in wenigstens einen Teil des Fähigkeitsregisters eine diskrete charakteristische Codegruppe laden und(b) mit einer Einrichtung zur Feststellung der diskreten charakteristischen Codegruppe versehen ist, die(I) den Informationsinhalt eines Fähigkeitsregisters bei seiner Verwendung überwacht und(II) die Einrichtung zur Betätigung der Programmunterbrechung nach Feststellung der diskreten charakteristischen Codegruppe in dem Teil des Fähigkeitsregisters aktiviert.309831/0991
- 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher ein erstes Informationssegment enthält, in dem eine Hinweisliste für reservierte Fähigkeiten gespeichert ist, tie zu einem gerade aktiven Vorgang gehört, der von der Datenverarbeitungseinheit ausgeführt wird-, daß der Speicher ein zweites Informations segment mit einem Eintrag für jede Systemhilfseinrichtung enthält, daß jeder Eintrag in der Hinweisliste eine Systemhilfseinrichtung definiert,zu der der Vorgang Zugang hat, daß jeder Eintrag die Form eines Hinweises auf die Basis einer Hauptfähigkeitsliste und einer Codegruppe für die zugelassene Zugriffsart aufweist, die die Art der Systemhilfseinrichtung und die Art des zugelassenen Zugriffs des aktiven Vorgangs auf die Systemhilfseinrichtung definiert, und daß die Datenverarbeitungseinheit eine erste Fangzustands- Feststelleinrichtung enthält, die auf Zugriffsart-Codegruppen anspricht , die Nichtspeichersegment-Systemhilfseinrichtungen definieren.
- 3« Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Datenverarbeitungseinheit eine zweite Einrichtung zur Feststellung eines Fang-Zustandes enthält, die auf eine vorbestimmte Fang-Kennzeichenbedngung in einem Eintrag der Häuptfähigkeitsiiste anspricht.
- 4. Anordnung nach Anspruch 3,dadurch gekennzeichnet, daß die erste -. oder die zweiteEinrichtung zur Feststellung eines Fang-Zustandes im aktivierten Zustand das Arbeiten der Einrichtungen zur Fähigkeitsregisterwiedereinspeicherung herbeiführt.
- 5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß jeder sich auf ein Speichersegment beziehende Eintrag der Haupt-3 0 9 8 3 1/0991fähigkeitsliste aus zwei Teilen besteht, daß der erste Teil des Eintrags die Segmentbezeichnimg des entsprechenden Speichersegments festhält raid daß der zweite Teil des Eintrags eine Segmentbezeichnungs-Prüfcodegruppe definiert, die derart aufgebaut ist, daß sie normalerweise die Basis- und Endadressen gemeinsam angibt, und daß sie mit der vorbestimmten Fang-Kennzeichenbedingung überschrieben werden kann, wenn der Zugriff auf das von dem Eintrag definierte Speichersegment ausgesetzt werden soll·
- 6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß jeder sich auf ein Speichersegment beziehende Eintrag in derHauptfähigkeitsliste drei Datenwörter enthält, von denen das erste die Segmentbezeichnungs-Prüfcodegruppe speichert, und daß die vorbestimmte Fang-Kennzeichenbedingung dadurch angegeben ist, daß in dem ersten Wort lauter Nullen gespeichert sind.
- 7· Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,daß cLe. Einrichtung zur Feststellung der diskreten charakteristischen Codegruppe die zwei höchstwertigen Bits der in dem Fähigkeitsregister gespeicherten Codegruppe für die zugelassene Zugriffsart überwacht.
- 8. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in der Datenverarbeitungseinheit mehrere Fähigkeitsregister zusammen mit Einrichtungen vorgesehen sind, die die Identität des .benutzten Fähigkeitsregisters aufzeichnen, wenn die diskrete charakteristische Codegruppe festgestellt wird·309831/0991. H9 ··Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB360172A GB1410631A (en) | 1972-01-26 | 1972-01-26 | Data processing system interrupt arrangements |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2303596A1 true DE2303596A1 (de) | 1973-08-02 |
DE2303596C2 DE2303596C2 (de) | 1985-11-21 |
Family
ID=9761409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2303596A Expired DE2303596C2 (de) | 1972-01-26 | 1973-01-25 | Datenverarbeitungsanordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3771146A (de) |
CA (1) | CA978654A (de) |
DE (1) | DE2303596C2 (de) |
GB (1) | GB1410631A (de) |
ZA (1) | ZA73406B (de) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3893084A (en) * | 1973-05-01 | 1975-07-01 | Digital Equipment Corp | Memory access control system |
FR2258112A5 (de) * | 1973-11-30 | 1975-08-08 | Honeywell Bull Soc Ind | |
FR2269150B1 (de) * | 1974-04-25 | 1977-10-28 | Honeywell Bull Soc Ind | |
US4104718A (en) * | 1974-12-16 | 1978-08-01 | Compagnie Honeywell Bull (Societe Anonyme) | System for protecting shared files in a multiprogrammed computer |
US4010450A (en) * | 1975-03-26 | 1977-03-01 | Honeywell Information Systems, Inc. | Fail soft memory |
US4037214A (en) * | 1976-04-30 | 1977-07-19 | International Business Machines Corporation | Key register controlled accessing system |
US4038645A (en) * | 1976-04-30 | 1977-07-26 | International Business Machines Corporation | Non-translatable storage protection control system |
US4037207A (en) * | 1976-04-30 | 1977-07-19 | International Business Machines Corporation | System for controlling address keys under interrupt conditions |
US4041462A (en) * | 1976-04-30 | 1977-08-09 | International Business Machines Corporation | Data processing system featuring subroutine linkage operations using hardware controlled stacks |
US4074353A (en) * | 1976-05-24 | 1978-02-14 | Honeywell Information Systems Inc. | Trap mechanism for a data processing system |
SU615538A1 (ru) * | 1976-07-07 | 1978-07-15 | Предприятие П/Я В-2892 | Устройство дл выбора информации из блока пам ти |
US4093986A (en) * | 1976-12-27 | 1978-06-06 | International Business Machines Corporation | Address translation with storage protection |
US4342082A (en) * | 1977-01-13 | 1982-07-27 | International Business Machines Corp. | Program instruction mechanism for shortened recursive handling of interruptions |
US4268904A (en) * | 1978-02-15 | 1981-05-19 | Tokyo Shibaura Electric Co., Ltd. | Interruption control method for multiprocessor system |
US4409653A (en) * | 1978-07-31 | 1983-10-11 | Motorola, Inc. | Method of performing a clear and wait operation with a single instruction |
NL7907179A (nl) * | 1979-09-27 | 1981-03-31 | Philips Nv | Signaalprocessorinrichting met voorwaardelijke- -interrupteenheid en multiprocessorsysteem met deze signaalprocessorinrichtingen. |
GB2059652B (en) * | 1979-09-29 | 1983-08-24 | Plessey Co Ltd | Memory protection system using capability registers |
GB2060225B (en) * | 1979-09-29 | 1983-05-25 | Plessey Co Ltd | Multi-programming data processing system process suspension |
FR2472231B1 (fr) * | 1979-12-20 | 1986-02-21 | Cii Honeywell Bull | Dispositif d'adressage d'elements d'informations dans une table a plusieurs entrees, enregistree dans une memoire |
US4399504A (en) * | 1980-10-06 | 1983-08-16 | International Business Machines Corporation | Method and means for the sharing of data resources in a multiprocessing, multiprogramming environment |
JPS5987566A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Ltd | メモリアクセス検出方式 |
US4545016A (en) * | 1983-01-07 | 1985-10-01 | Tandy Corporation | Memory management system |
US4608688A (en) * | 1983-12-27 | 1986-08-26 | At&T Bell Laboratories | Processing system tolerant of loss of access to secondary storage |
US4561051A (en) * | 1984-02-10 | 1985-12-24 | Prime Computer, Inc. | Memory access method and apparatus in multiple processor systems |
US4757533A (en) * | 1985-09-11 | 1988-07-12 | Computer Security Corporation | Security system for microcomputers |
US4930068A (en) * | 1986-11-07 | 1990-05-29 | Nec Corporation | Data processor having different interrupt processing modes |
JPH01246602A (ja) * | 1988-03-29 | 1989-10-02 | Mitsubishi Electric Corp | プログラマブルコントローラ用特殊機能ユニット |
DE68924755D1 (de) * | 1988-10-31 | 1995-12-14 | Ibm | Mehrfachverarbeitungssystem und Verfahren für gemeinsame Speichernutzung. |
DE3901457A1 (de) * | 1989-01-19 | 1990-08-02 | Strahlen Umweltforsch Gmbh | Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit |
US5287523A (en) * | 1990-10-09 | 1994-02-15 | Motorola, Inc. | Method for servicing a peripheral interrupt request in a microcontroller |
US5666515A (en) * | 1993-02-18 | 1997-09-09 | Unisys Corporation | Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address |
US5513337A (en) * | 1994-05-25 | 1996-04-30 | Intel Corporation | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type |
DE19739530C1 (de) * | 1997-09-09 | 1998-12-24 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Interruptsignals für einen Mikroprozessor |
US6412081B1 (en) * | 1999-01-15 | 2002-06-25 | Conexant Systems, Inc. | System and method for providing a trap and patch function to low power, cost conscious, and space constrained applications |
US6975679B2 (en) | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
US7020788B2 (en) | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
US6976158B2 (en) | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
US7003543B2 (en) | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
US7467178B2 (en) | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
US6952711B2 (en) | 2001-06-01 | 2005-10-04 | Microchip Technology Incorporated | Maximally negative signed fractional number multiplication |
US6985986B2 (en) | 2001-06-01 | 2006-01-10 | Microchip Technology Incorporated | Variable cycle interrupt disabling |
US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
US6937084B2 (en) | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
US6934728B2 (en) | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
US7007172B2 (en) | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
US7467324B1 (en) | 2004-09-30 | 2008-12-16 | Ayaya Inc. | Method and apparatus for continuing to provide processing on disk outages |
US8589728B2 (en) * | 2010-09-20 | 2013-11-19 | International Business Machines Corporation | Job migration in response to loss or degradation of a semi-redundant component |
US10642752B2 (en) * | 2017-07-28 | 2020-05-05 | Intel Corporation | Auxiliary processor resources |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1524150A1 (de) * | 1965-04-05 | 1970-03-19 | Ibm | Einrichtung zur Steuerung von Programmunterbrechungen bei elektronischen Datenverarbeitungsanlagen |
DE2126206A1 (de) * | 1970-05-26 | 1971-12-09 | Plessey Handel Investment Ag | Datenverarbeitungsgerat |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US27230A (en) * | 1860-02-21 | Improved ventilating-valve for delivery of liquids | ||
US27251A (en) * | 1860-02-21 | Improvement in compositions formed of caoutchouc | ||
US3573736A (en) * | 1968-01-15 | 1971-04-06 | Ibm | Interruption and interlock arrangement |
US3562717A (en) * | 1968-02-23 | 1971-02-09 | Gen Electric | System protection apparatus |
US3609697A (en) * | 1968-10-21 | 1971-09-28 | Ibm | Program security device |
US3573855A (en) * | 1968-12-31 | 1971-04-06 | Texas Instruments Inc | Computer memory protection |
DE2064383C3 (de) * | 1970-01-12 | 1981-02-26 | Fujitsu Ltd., Kawasaki, Kanagawa (Japan) | Datenverarbeitungsanlage mit mehreren zentralen Verarbeitungseinrichtungen |
US3671940A (en) * | 1970-03-19 | 1972-06-20 | Burroughs Corp | Test apparatus for digital computer |
-
1972
- 1972-01-26 GB GB360172A patent/GB1410631A/en not_active Expired
-
1973
- 1973-01-19 ZA ZA730406A patent/ZA73406B/xx unknown
- 1973-01-22 CA CA161,812A patent/CA978654A/en not_active Expired
- 1973-01-22 US US00325707A patent/US3771146A/en not_active Expired - Lifetime
- 1973-01-25 DE DE2303596A patent/DE2303596C2/de not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1524150A1 (de) * | 1965-04-05 | 1970-03-19 | Ibm | Einrichtung zur Steuerung von Programmunterbrechungen bei elektronischen Datenverarbeitungsanlagen |
DE2126206A1 (de) * | 1970-05-26 | 1971-12-09 | Plessey Handel Investment Ag | Datenverarbeitungsgerat |
Also Published As
Publication number | Publication date |
---|---|
AU5134573A (en) | 1974-07-25 |
CA978654A (en) | 1975-11-25 |
US3771146A (en) | 1973-11-06 |
DE2303596C2 (de) | 1985-11-21 |
GB1410631A (en) | 1975-10-22 |
ZA73406B (en) | 1973-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2303596A1 (de) | Datenverarbeitungsanordnung | |
DE2645537C2 (de) | ||
DE2126206C3 (de) | Datenverarbeitungseinrichtung mit Speicherschutzanordnung | |
EP0635792B1 (de) | Verfahren zur Koordination von parallelen Zugriffen mehrerer Prozessoren auf Resourcenkonfigurationen | |
DE3300260C2 (de) | ||
DE2350884C2 (de) | Adreßumsetzungseinheit | |
DE3300261C2 (de) | ||
DE3309418C2 (de) | Schaltungsanordnung für eine Fernmeldeanlage, insbesondere Fernsprechvermittlungsanlage, mit mindestens zwei Rechnern zum abwechselnden Steuern von Vermittlungsvorgängen | |
DE2717702C2 (de) | Speicher-Zugriff-Steuersystem | |
DE19535546B4 (de) | Verfahren zum Betreiben eines durch ein Realzeit-Betriebssystem gesteuerten Realzeit-Computersystems | |
DE1524788C3 (de) | Schaltungsanordnung zum Erkennen und zum automatischen Ersetzen von schadhaften Speicherstellen in Datenspeichern | |
DE1499206B2 (de) | Rechenanlage | |
DE2144051A1 (de) | Programm Unterbrechungsanordnung für eine Datenverarbeitungsanlage | |
DE3009872A1 (de) | Verfahren und schaltungsanordnung zum regenerieren von in einem dynamischen mos-speicher gespeicherten daten | |
EP0062141B1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
DE2558417A1 (de) | Datenverarbeitungssystem | |
DE2242279C3 (de) | Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittlungssystems | |
EP0151810B1 (de) | Verfahren und Schaltungsanordnung zum Prüfen eines Programms in Datenverarbeitungsanlagen | |
DE2610428A1 (de) | Anordnung zur steuerung der zwischenspeicherung von zwischen zwei funktionseinheiten zu uebertragenden daten in einem pufferspeicher | |
DE3787213T2 (de) | Verzögerungsverwaltungsverfahren und -vorrichtung. | |
DE2629800A1 (de) | Schaltungsanordnung zur erholung nach einer stoerung des verarbeiterspeichers in einer zeitmultiplex-nachrichtenvermittlungsanlage | |
DE1774866C3 (de) | Schaltung zur Bestimmung der Adresse einer in einem Speicher einer Datenverarbeitungsanlage enthaltenen, gesuchten Information | |
DE3918453C2 (de) | LRU-Schaltung | |
DE2523795B2 (de) | ||
DE2544071C3 (de) | Mehrstufiges Arbeitsspeichersystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8127 | New person/name/address of the applicant |
Owner name: PLESSEY OVERSEAS LTD., ILFORD, ESSEX, GB |
|
8128 | New person/name/address of the agent |
Representative=s name: PRINZ, E., DIPL.-ING. HAUSER, G., DIPL.-CHEM. DR.R |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |