DE2255210A1 - Datenspeicherschaltung - Google Patents

Description

7461-72/kö/S
RCA Docket No.: 64,226
Convention Date:
November 22, 1971

RCA Corporation, New York, N.Y., V.St.A,

Datenspeicherschaltung

Die Erfindung betrifft eine Datenspeicherschaltung mit einem Halbleiterbauelement, das zwei ,verschiedene Zustände annehmen kann. Die Datenspeicherschaltung ist für Schieberegister, ins besondere für dynamische Schieberegister, in denen Information statisch speicherbar ist, geeignet.

Dynamische Schieberegister erfordern normalerweise weniger Schaltungselemente und sind daher weniger kostspielig als statische Schieberegister. Jedoch verwenden dynamische Schieberegister Kondensatoren für die zeitweilige Speicherung, und während des Umlaufs der gespeicherten Daten muß Energie in die Register eingegeben werden, um den Ladungsverlust in diesen Kondensatoren zu kompensieren. Dynamische Schieberegister kommen daher im allgemeinen mit einem geringeren Schaltungsaufwand aus als statische Schieberegister,- benötigen jedoch mehr Betriebsenergie, und auße£ dem ist wie bei anderen dynamischen Systemen die Möglichkeit des Auftretens von Fehlern verhältnismäßig groß, da die einzelnen Stufen ständig zwischen verschiedenen Betriebszuständen geschaltet werden. Ein weiterer Nachteil von mit Halbleiterbauelementen arbeitenden Schieberegistern besteht darin, daß die gespeicherte Information zerstört werden kann, wenn die Energiezufuhr auch nur kurzzeitig unterbrochen wird.

309822/0795

omm.

Der Erfindung liegt die Aufgabe zugrunde, eine Datenspeicher^ schaltung zu schaffen, die bei einem Schaltungsaufwand, der mit dem von dynamischen Schaltungen vergleichbar ist, die obigen Schwierigkeiten vermeidet.

Eine Datenspeicherschaltung der eingangs genannten Art ist erfindungsgemäß gekennzeichnet durch eine Einrichtung, die zur dynamischen Übertragung von binären Datenbits durch die Speicher^ schaltung das Halbleiterbauelement auf den einen Zustand einstellt und in diesem Zustand hält; und durch eine Einrichtung zum statischen Speichern der Datenbits mit einer Einrichtung, die bei Empfang einer Steuerspannung und des der Schaltung zugeleiteten Bits das Halbleiterbauelement, wenn das zugeleitete Bit den einen Wert hat, in den einen Zustand und, wenn das zugeleitete Bit den anderen Wert hat, in den anderen Zustand schaltet. Es wird also je nach dem Wert des eingegebenen Datenbits die Schwellenspannung des Halbleiterbauelements auf entweder den einen oder den anderen der beiden Zustände eingestellt.

Die Erfindung wird nachstehend an Hand der Zeichnung im einzelnen erläutert. Es zeigen:

Figur 1 ein idealisiertes Diagramm der Schwellenspannung (V s als Funktion der angelegten Gate-Substrat-Spannung eines für die erfindungsgemäße Schaltung verwendbaren MNOS-Transistors;

Figur 2 ein die Arbeitscharakteristik eines MNOS-Transistors mit den Eigenschaften nach Figur 1 wiedergebendes Diagramm;

Figur 3 das Schaltschema eines Schieberegisters mit erfindungsgemäßer Datenspeicherschaltung; und

Figur 4 ein Diagramm, das in der Schaltung nach Figur 3 auftretende Signal- und Spannungsverläufe wiedergibt.

Ein bekannter Typ von Halbleiterbauelementen, der für die erfindungsgemäße Datenspeicherschaltung geeignet ist, hat eine veränderliche Schwellenspannung (V_), die auf elektrischem Wege auf je einen von mehreren Werten eingestellt werden kann, indem man zwischen die Steuerelektrode (Gate-Elektrode) und das Substrat des Bauelements eine Spannung mit einer einen gegebenen Wert

309822/0795

übersteigenden Amplitude legt, wobei die eingestellte Schwellenspannung; (V_T) über einen erheblichen Zeitraum erhalten bleibt. Zu dieser Klasse von Halbleiterbauelementen gehören Feldeffekttransistoren mit einem MIS-Aufbau (Metall-Isolator-IIalbleiter), in dem Ladung gespeichert werden kann;

Ein spezielles, .jedoch nicht einschränkend aufzufassendes Beispiel hierfür ist ein Feldeffekttransistor, dessen Isolierschicht aus einer Siliciumnitrid-Siliciumdioxyd-Doppelschicht besteht und der gewöhnlich als MNOS-Transistor (Metall-Nitrid-Oxyd-Silicium) bezeichnet wird. Ein solcher MNOS-Transistor kann nach üblichen Verfahren für MOS-Transistoren (MetaLl-O.xyd-Halblei.ter) hergestellt werden, außer daß unmittelbar vor dem Metallisierung^ Vorgang das Gate-Oxyd sehr dünn gemacht und zwischen dem Silicium dioxyd und der Gate-Elektrode eine Nitridschicht angebracht wird. Der so erhaltene Transistor kann entweder einen P-Kanal' oder einen N-Kanal haben und weist zwei die beiden Enden des stromführenden Kanals bildende Hauptelektroden sowie eine Gate-Elektrode zum Steuern der Stromleitung im Kanal auf. Der Transistor hat die gleichen allgemeinen Eigenschaften wie ein herkömmlicher MOS-Transistor, außer daß aufgrund der zusätzlichen isolierenden Nitridschicht über dem dünnen Oxydgebiet an oder nahe der Grenzfläche zwischen den beiden Isolatoren Ladung gespeichert werden kann, so daß sich die in Figur 1 und 2 gezeigten Charakteristiken ergeben.

Figur 1 zeigt in idealisierter Darstellung die Hysteresischarakteristik der Schwellenspannung V als Funktion der anliegenden Gate-Substrat-Spannung (V._oo)- für einen P-Kanal-MNOS-Feldeffekttransistor. V ist definiert als diejenige Gate-Source-Spannung, bei der ein Stromfluß im Kanal des Feldeffekttransistors einsetzen kann. Der mit V-. bezeichnete Punkt entspricht dem Tiefwert von V , und der mit V₁^ bezeichnete Punkt entspricht dem Hochwert von V_r . 'beispielsweise kann V den Wert -2 Volt und V „ den Wert -10 Volt haben. Die Bezugsspannungen -V_n„„ und V_tl_„ sind diejeni-

KLr Ktr

gen Gate-Source-Spannungen, bei denen der Feldeffekttransistor seinen Zustand ändert, d.h, umschaltet. Die Werte von V und

309822/0795

V _rr hängen von dem .jeweils verwendeten Bauelement sowie von der

verwendeten Impulsbreite ab; im vorliegenden Fall sei vorausgesetzt, daß diese Werte zwischen -15 Volt und +15 Volt liefen. Das heißt, wenn zwischen Gate und Substrat (oder Halbleiterkörper) eine Spannung: von 15 Volt in einer die Stromleitung unterbindenden Polarität gelegt wird, schaltet der Transistor auf die niedrige Schwellenspannung (V-), während bei Anlegen einer Spannung von 15 \^rolt zwischen Gate und Substrat (oder Halbleiterkörper) in einer die Stromleitung bewirkenden Polarität der Transistor auf die hohe Schwellenspannung (V_TIJ) schaltet.

Figur 2 zeigt die Arbeitscharakteristik des P-Kanal-MNOS-Feldeffekttransistors mit der Hysteresischarakteristik nach Figur 1. Für den einen Zustand (Kurve A) beträgt die Schwellenspannung (V_TI ) -2 Volt, während sie für den anderen Zustand (Kurve B) -10 Volt (V_T„) beträgt. Das heißt, im einen Fall (Kurve A) erfolgt Stromleitung, wenn die Gate-Elektrode um 2 Volt negativer ist als die Source-Elektrode, und im anderen Fall (Kurve B) erfolgt Strom leitung, wenn die Gate-Elektrode um 10 Volt negativer ist als die Source-Elektrode. Sobald die Schwellenspannung V_ einmal eingestellt ist, verhält sich der MNOS-Transistor wie ein MOS-Transistor mit dieser gegebenen Schwellenspannung, vorausgesetzt, daß die Gate-Spannung nicht den Wert der einen oder der anderen Pezugsspannung über st e irrt.

Die Schaltungsanordnung nach Figur ,3 enthält zwei Stufen eines η-stufigen Schieberegisters, wobei die einzelnen Stufen identisch ausgebildet sind. Jede Stufe hat einen ersten Abschnitt (P-Kanal-Feldeffekttransistoren Tl, T2, T3), der durch einen ersten Taktimpuls (φ-.) gesteuert wird, und einen zweiten Abschnitt (P-Kanal-Feldeffekttransistoren T4, T5, TC), der durch einen zweiten Taktimpuls (φ_?) gesteuert wird. Der die Datensignale empfangende Eingang 16 ist an die Gate-Elektrode des verstärkenden und polaritätsumkehrenden Transistors Tl angeschlossen. Die Source-Drain-Strecke dieses Transistors Tl liegt zwischen einem Anschluß 3, dem eine Betriebsspannung Y' zugeleitet ist, und einem Schaltungspunkt 30. Die Source-Drain-Strecke des als Last arbeitenden Transistors T? liegt /wischen dom Schaltung?:-

3038^2/0795

225521U

punkt 30 und einem-Anschluß 5, dem eine Betriebsspannung: V_ßl zu geleitet ist. Die Source-Drain-Strecke des als Torelement arbeitenden Transistors T3 liegt zwischen dem Schaltungspunkt 30 und der Gate-Elektrode 46 des Transistors T4. Ein Anschluß 7, dem der φ..-Taktimpuls zugeleitet ist, ist an die Gate-Elektrode 26 des Transistors T2 und an die Gate-Elektrode 3 6 des Transistors T3 angeschlossen.

Der als Verstärker und Polaritätsumkehrer arbeitende Transistor T4 ist ein MNOS-Feldeffekttransistor mit den oben erläutei? ten, in Figur 1 und 2 wiedergegebenen Eigenschaften. Um ihn von den anderen Transistoren der Stufe zu unterscheiden, sind bei ihm zwischen der Gate-Elektrode und dem Halbleiterkörper Strichelchen gezeichnet. Die Source-Drain-Strecke des Transistors T4 liegt zwischen einem Schaltungspunkt 60 und einem Anschluß 9* dem eine Betriebsspannung V_c„ zugeleitet ist. Die Source-Drain-Strecke des als Last arbeitenden Transistors T5 liegt zwischen dem Schaltung^ punkt 60 und einem Anschluß 11, dem eine Betriebsspannung V^_? zugeleitet ist. Die Source-Drain-Strecke des als Torelement arbeitenden Transistors T6 liegt zwischen dem Schaltungspunkt 60 und der Gate-Elektrode l6a eines Transistors TIa. Ein Anschluß 13, dem der φ„-Taktimpuls zugeleitet wird, ist an die Gate-Elektrode 56 des Transistors T5 und an die Gate-Elektrode 66 des Transistors Τ6 angeschlossen. Die gestrichelt dargestellten Kondensatoren Cl und C2 stellen die Gesamtkapazität der Schaltungspunkte 16 bzw. 46 dar. Diese Kondensatoren speichern zeitweilig die den entsprechenden Schaltungspunkten zugeleitete Ladung.

Die zweite Stufe (sowie die nicht gezeigten nachgeschalteten weiteren Stufen) ist in ihrem Aufbau und in ihrer Arbeitsweise der ersten Stufe identisch, und ihre entsprechenden Schaltungselemente sind mit den gleichen Bezugszeichen wie die betreffenden Schaltungselemente der ersten Stufe, jedoch mit angefügtem Kleinbuchstaben a bezeichnet.

Die Arbeitsweise der Schaltungsanordnung nach Figur 3 wird am besten an Hand der Signalverlaufe nach Figur 4 verständlich. Während des Zeitintervalls Pl sind sämtliche MNOS-Transistoren

309822/0795

- 6 - 225521t)

auf den Zustand ihrer niedrigen Schwellenspannung (V ) von -2 Volt eingestellt, die ungefähr gleich der Schwellenspannung V der MOS-Transistoren der Schaltung ist. Die Schwellenspannung \' des MNOS-Transistors braucht nicht genau gleich der Schwellenspannung V der MOS-Transistoren zu sein, muß ,-jedoch in der Nähe dieser Schwellenspannung liegen. Unter dieser Voraussetzung arbeitet das Schieberegister als ein herkömmliches dynamisches Register mit Informationsübertragung von Stufe zu Stufe durch das Register. Um die MNOS-Transistoren auf den V -Zustand einzustellen, wird zwischen Gate-Elektrode und Halbleiterkörper der Transistoren eine Sperrspannung von 20 Volt gelegt. Zu diesem Zweck werden die Spannungen V„ und V^. auf +20 Volt und die Spari nungen V„„, V sowie die Taktimpulse φ₁ und ψ auf 0 Volt geschaltet .

Bei V₀₁ = + 20 Volt und ψ = 0 Volt ist der Transistor T2 leitend und erscheint am Schaltungspunkt ,30 im wesentlichen die volle Vp -Spannung von +20 Volt. Bei V„. = +20 Volt ist der Transistor Tl, dessen Gate-Spannung entweder 0 oder -10 Volt beträgt, ebenfalls leitend und liegt am Schaltungspunkt 30 im wesentlichen die volle V_C1 -Spannung. Selbst wenn der Transistor Tl gesperrt wäre, würd-e die Spannung von +20 Volt am Schaltungspunkt 30 dadurch nicht beeinflußt. Der Transistor T3 ist leitend, da seine (dem Schaltungspunkt 30 gemeinsame) Source-Elektrode +20 Volt und seine Gate-Elektrode 36 eine Spannung von 0 Volt (^₁ =0) führt. Es gelangt daher zur Gate-Elektrode 46 des Transistors T4 im wesentlichen die volle Spannung von +20 Volt von V_ni und V

U X öl

Die Spannung von +20 Volt an der Gate-Elektrode des Transistors T4 ergibt sich durch Aufladung der Gate-Kapazität über die Kanäle der Transistoren T2 und T3. Dies beansprucht eine endliche Zeitspanne.

Bei V_ = 0 Volt und φ₂ = 0 Volt sind die Transistoren T5 und T6 gesperrt und ist der Schaltungspunkt 60 an keinerlei Poteri tial angeklammert. Da dem Schaltungspunkt 60 niemals eine positive Spannung zugeführt ist, beträgt sein Potential 0 Volt oder weniger. Mithin führt die an den Schaltungspunkt 60 angeschlossene Elektrode (Drain-Elektrode) des Transistors T4 eine Spannung

309822/0795

von höchstens O Volt, und die an den Anschluß 9 angeschlossene Elektrode (Source-Elektrode) des Transistors T 4 führt die Spannung V₀, die ebenfalls 0 Volt beträgt. Der Transistor T4 führt daher an seiner Gate-Elektrode eine Spannung von +20 Volt und an seiner Source-Drain-Strecke eine Spannung von 0 Volt, und durch diese Spannungen xtfird der Transistor T4 (sowie sämtliche entsprechenden MNOS-Transistoren in den anderen Registerstufen) auf den niedrigen Schwellenspannungszustand (V _T) eingestellt.

Bei auf ungefähr -2 Volt eingestelltem V„, der MNOS-Transistoren und bei ungefähr auf dem gleichen Wert befindlichem V der übrigen MOS-Transistoren kann das Register als ein übliches dynamisches Schieberegister betrieben werden. Die dem Register während dieser Phase zugeleiteten Spannungen sind in Figur 4 für das Zeitintervall P 2 gezeigt. Die während des Intervalls P2 den Transistoren zugeleiteten Spannungen werden zwischen 0 und -10 Volt fehalten, um sicherzustellen, daß die MNOS-Transistoren nicht über den kritischen Wert von 15 Volt hinaus beansprucht werden. Die normale Betriebsart einer Stufej die allgemein bekannt ist, ist in Kürze wie folgt:

Ein Dateneincangssignal, das entweder 0 Volt (willkürlich definiert als binäre "0") oder -10 Volt (willkürlich definiert als binäre "1") betragen kann, wird dem Dateneingang 16 zugeleitet. Dieses Datensignal wird mittels eines aktivierenden A₁-Taktimpulses in den ersten Abschnitt eingeschleust und vorübergehend (in polaritätsverkehrter Form) in der Schaltungskapazität (C2) des zweiten Abschnitts gespeichert. Das vorübergehend gespeicherte Signal wird vom Schaltungsounkt 4^ unter Steuerung durch einen φ_-Taktimpuls zum Aussrangspunkt 16a übertragen und dabei abermals in seiner Polarität umgekehrt. Der Schaltungspunkt l6a ist natürlich der Signaleingang für die nächstfolgende Stufe. Während des dynamischen Betriebs können beide Taktimpulse φ., und <)>2 den Wert 0 Volt haben, .-jedoch dürfen nicht beide gleichzeitig den Wert -10 Volt (Aktivierungswert·) haben. Während des dynamischen betriebs sind normalerweise zunächst φ.. = -10 und φ₀ = 0, dann φ.. - φ — 0, dann φ₁ = O und φ₀ = -10, dann ^₁ = <j>„ = 0, woraufhin sich do.r /'.yklus wiederholt.

309822/07 9B

Wenn φ₁ , das normalerweise 0 Volt ist,, auf -10 Volt schaltet, werden die Transistoren T3 und T2 eingeschaltet (leitend). V.ei leitendem Transistor Tl (d.h. -10 Volt an seiner Gate-Elektrode) sind die Transistoren Tl und T2 beide leitend, indem ihre Source-Drain-Strecken in Reihe zwischen \' (-10 Volt) und \' (0 Volt:) liegen. Die Transistoren sind so anpef ertigt, daß die Impedanz des Last -Transistors T2 im leitenden Zustand erheblich größer ist als die des Verstärker-Transistors Tl. Aufgrund von Spannungstei 1 erviirkung liegt daher die Spannung am Schaltungspunkt 30 nahe bei Massepotential, und es sei hier vorausgesetzt, daß sie tatsächlich auf Massepotential (0 Volt) liegt. Der Tor-Transistor T3 mit -10 Volt an seiner Gate-Elektrode ist leitend und koppelt das 0-\ olt-Signal am Schaltungspunkt .10 zur Gate Elektrode 46, die den Kondensator C2 auf 0 Volt auflädt.

Wenn φ auf -10 Volt schaltet, leiten bei gesperrtem Transistor Tl (d.h. 0 Volt an seiner Gate-Elektrode) die Transistoren T2 und T3 im Source-Folgerbetrieb, wodurch die Spannung an der Gate-Elektrode 46 des Transistors T4 in negativer Richtung gegen -10 Volt gedrückt wird. Aufgrund der Schwellenspannungsabfälle der Transistoren T2 und T3 (voraussetzungsgemäß -2 Volt) wird die Spannung an der Gate-Elektrode 46 auf ungefähr -6 Volt begrenzt. Wenn der Impuls φ₁ auf 0 Volt zurückschaltet, werden die Transistoren T2 und T3 gesperrt, und die Spannung an der Gate-Elektrode 46 bleibt wegen der Haltewirkung der Kapazität C2 an der Gate-Elektrode 46 erhalten.

Es erzeugt also, wenn der Taktimpuls φ₁ von 0 Volt auf -10 Volt schaltet, der Abschnitt 1 jeder Stufe an seinem Ausgangspunkt (46) das Komplement des am Eingang 16 anstehenden Datensignal s.

Der Abschnitt 2 ,jeder Stufe arbeitet bei auf V eingestelltem V des M'iO^-Transistors (z.H. T4 ) in der gleichen Weise wie der Abschnitt 1. Und zwar erzeugt der Abschnitt 2 an seinem Ausgang l6a das Komplement des an seinem Eingang 4<" anstehenden Datensignals , wenn der Taktimpuls φ von 0 Volt auf -10 Volt schaltet. So wird im Anschluß an die Eingabe eines Taktimpulses

309822/0 7 95

φ. und eines Taktimpulses φ ein Eingangssignal vom Eingang 16 einer Stufe zum Eingang l6a der nächsten Stufe übertragen.

Man kann eine Kette oder Folge von Eingangsimpulsen seriell in das Register eingeben und die in der oben beschriebenen Weise in das Register eingegebene Information dann statisch und leistungslos speichern, indem man die verschiedenen Betriebsspan, nungen in der für das Zeitintervall P3 in Figur 4 gezeigten Weise verändert. Und zwar werden V > ν_ς , V und der Taktimpuls φ₂ auf O Volt und V^₁ sowie der Taktimpuls φ. auf -20 Volt geschaltet. .

Wenn V , V und φ~ den Wert 0 Volt haben, sind die Transistoren T5 und To gesperrt. Die Spannung am Schaltungspunkt 60 beträgt ungefähr 0 Volt,(wie oben erläutert), und da V_QO an 0 Volt angeklammert ist, beträgt die vom Substrat der MNOS-Transistoren angenommene Spannung ungefähr 0 Volt.

Es sei angenommen, daß unter den obigen Voraussetzungen der Transistor Tl leitend ist (d.h. -10 Volt am Eingang 1-6). Wenn V und φ₁ den Wert -20 Volt haben, sind die Transistoren T2 und T3 ebenfalls leitend. Die Transistoren Tl und T2 sind leitend, indem ihre Source-Drain-Strecken in Reihe zwischen V_C1 und V^₁ liegen. Jedoch liegt, da die Impedanz des^Transistors T2 im leitenden Zustand erheblich größer ist als die des Transistors Tl und da V^₁ bei 0 Volt liegt, die Spannung am Schaltungspunkt 30 aufgrund von Spannungsteilerwirkung dicht bei 0 Volt. Der Transistor T3 koppelt die am Schaltungspunkt 30 anstehende Spannung von ungefähr 0 Volt auf die Gate-Elektrode 46 des Transistors T4· Die Gate-Spannung des MNOS-Transistors T4 liegt somit dicht bei 0 Volt, und die Source-Drain-Strecke führt ebenfalls eine Spannung von oder nahe 0 Volt. Die Beaufschlagung des MNOS-Transistors T4 mit Gate-Substrat-Spannung ist somit niedriger als der kritische Wert von 15 Vo₁It, und der Transistor bleibt ungestört in seinem V ,-Zustand, auf den er zuvor eingestellt worden ist. Wenn daher der Transistor Tl leitet, ist die Spannung am Schaltungspunkt 30 stets positiver als -15 Volt, und die Schwellenspannung des MNOS-Transistors bleibt auf V™, eingestellt.

309822/0795

Es sei jetzt angenommen, daß unter den obigen Voraussetzungen der Transistor Tl gesperrt ist (d.h. 0 Volt am Eingang 10)· Bei gesperrtem Transistor Tl und leitenden Transistoren T2 und T 3 geht die Spannung am Schaltungspunkt 30 gegen -20 Volt. Der Transistor T3 leitet im Source-Folgerbetrieb, wodurch der Kondensator C2 auf annähernd den Pegel von -20 Volt aufgeladen wird. Wegen der Schwellenspannungsabfälle der Transistoren T2 und T3 ist jedoch die tatsächliche Spannung etwas positiver als -20 Volt (z.B. -l6 Volt). Der Transistor T4 hat somit an seiner Gate-Elektrode eine Spannung von ungefähr -16 Volt und an seiner Source Drain-Strecke eine Spannung von ungefähr 0 Volt. Es liegt also ander Gate-Isolation eine Spannung von mehr als 15 λ'οΐΐ, und zwar in einer den Transistor leitend machenden Polarität. Diese Spannung übersteigt den kritischen Wert von 15 Volt und reicht aus, um den Transistor in seinen hohen Schwellenspannungszustand (V ) zu schalten.

Bei den Schaltungsspannungen entsprechend dem Intervall P3 in Figur 4 bleibt also, wenn am Eingang 16 einer Stufe eine binäre "1" (-10 Volt) ansteht, die Schwellenspannung des MNOS-Transistors T4 der Stufe auf V , während, wenn am Eingang 16 einer Stufe eine binäre "0" (0 Volt) ansteht, der MNOS-Transistor T4 der Stufe auf die Schwellenspannung V eingestellt wird.

Aus der obigen Erläuterung wird deutlich, daß bei Durchführung des für das Zeitintervall P3 beschriebenen Vorganges nach Beladen des Registers die Zustände der MNOS-Transistoren (V

oder Vt-) den zuvor dynamisch an den verschiedenen Eingängen 16, l6a, I6b...l6n gespeicherten Bits entsprechen. Sobald diese Vorgänge durchgeführt sind, kann die Betriebsenergie für die Schaltungsanordnung vollständig abgeschaltet werden, und die MNOS-Transistoren bleiben für lange Zeit (hunderte von Stunden) in den Zuständen, auf die sie eingestellt sind, so daß sie die Registerdaten über diesen Zeitraum statisch speichern.

Die im Register statisch gespeicherte Information kann nach dem Zeitraum der leistungslosen Speicherung wieder herausgeholt werden, indem man dem Register die für das Zeitintervall P4 in

309822/0795

2255.21 Q

Figur 4 gezeigten Spannungen zuleitet. Als erstes werden für das Zeitintervall von P40 bis P41 die Spannungen V<-,„ und φ_ auf 0 Volt und Vg₁, V_D1, V_D2 und φ_χ auf .-10 Volt geschaltet. V_gl wird auf -10 Volt geschaltet, um sicherzustellen, daß auch bei leiten dem Transistor Tl die Spannung am Schaltungspunkt 30 dadurch nicht beeinflußt wird.

Wenn V^₁ und (J)₁ den Wert -10 Volt haben, leiten die Last-Transistoren (T2, T2a) und die Tor-Transistoren (T3, T3a) im Abschnitt 1 sämtlicher Stufen im Source-Folgerbetrieb unter Entladung der Schaltungskapazitäten (C2, C2a) gegen -V₀₁ Volt. Bei Arbeiten im Source-Folgerbetrieb ergibt sich an .jedem Transistor ein Spannungsabfall, der gleich ist seiner Schwellenspannung, die voraussetzungsgemäß. 2 Volt beträgt. Die auf die Gate-Elektrode der Transistoren T4 und T4a gekoppelte Spannung beträgt daher annähernd -6 Volt.

Die an der Gate-Elektrode des MNOS-Transistors T4 auftretende Spannung von -6 Volt liegt in der Mitte des Bereiches zwischen

V (-2 Volt) und V (-10 Volt), und als Folge davon bleiben die auf V^_n eingestellten MNOS-Transisboren gesperrt, während die auf·

V _T eingestellten Transistoren leitend werden. Wenn der Taktim-

-I. Ij

puls (J)₁ zum Zeitpunkt P41 in Figur 4 auf 0 A^oIt zurückgeschaltet wird, bleiben die Gate-Elektroden der MNOS-Transistoren aufgrund der in ihren Kapazitäten angesammelten Ladung auf -6 Volt. Durch einen zum Zeitpunkt P41 auf -10 Volt geschalteten Taktimpuls φ v/erden die Tor-Transistoren im Abschnitt 2 sämtlicher Stufen leitend gemacht und die Ausgänge (Schnltunrspunkt 60, 60a ...usw.) der H":0S-Transistoren mit dem Eingang (16a, l('b...usw.) der ,-jeweils nächsten Stufe gekoppelt. Wenn beispielsweise der Transistor T/? auf V _T eingestellt ist und folglich leitet, so liegt die Spannung a.m .Schaltungspunkt ('0 dicht bei 0 Volt, und diese Spannung wird durch den Transistor T6 auf den Eingang des Transistor? TIa gekoppelt. Wenn .jetzt der Transistor- T4a auf V , ein-/rr;Rtel3t ist, so leitet er nicht, und der Schaltungspunkt öOa wird' gegen -10 Volt aufgeladen, und diese Spannung wird über den Tor-Transistor T6a auf den E.inranp lC-h des Transistors TIb (nicht /τ;:.'Γ> i fi,) der nächsten Stufe rckoppolt.

3 098 2 2/079B

Der Schwellenspannungszustand der Transistoren, der entsprechend gegebenen Binärdaten eingestellt worden ist, wird daher in normale Spanr.unpswcrte rückgewandelt und um einen Abschnitt nach unten verschoben. Die in den MNOS-Transistoren gespeicherten Daten werden somit wiederpewonnen oder herausgeholt. Die MNOS-Transistoren können Jetzt auf den niedrigen SJchiirellenspannungszustand rückgestellt werden, wie oben für das Zeitintervall Pl beschrieben, und der Vorgang des normalen Registerbetriebs, wie für das Zeitintervall P2 beschrieben, kann wiederholt werden.

Zu beachten ist, daß beim Speichern und Wiederherausholen der Information eine Inversion oder Umkehrung· der einer Stufe zugeleiteten Daten stattfindet. Und zwar schaltet ein Stufeneingangs; signal von -10 Volt den MNOS-Transistor auf V , wodurch ein Stufenausgangssignal von 0 Volt erzeugt wird, während ein Stufeneingangssignal von 0 Volt den MNOS-Transistor auf V . schaltet, wodurch ein Stufenausgangssignal von -10 Volt erzeuget wird. Dies steht im Gegensatz zur üblichen dynamischen Betriebsweise, wo keine Umkehrung der von einer Stufe übertragenen Daten erfolgt. Jedoch ist damit keine ernsthafte Schwierigkeit verbunden. Wenn das Schieberegister so betrieben wird, daß pro eingegebenem Satz von Datenbits nur ein Speichervorgang erfolgt, so wird durch eine einzige Inversions- oder Umkehrstufe am Ende des Registers die Information wieder auf das richtige Format gebracht. Wird mit mehr als einem Speichervorgang pro Satz oder Teilsatz von in das Register eingegebenen Datenbits gearbeitet, so kann mit Hilfe einer einfachen 7ähleranordnung eine Inversionsstufe für die ungeradzahlige Anzahl von Speicher\^rorgängen eingeschaltet und für eine geradzahlige Anzahl von Speichervorgängen ausgeschaltet werden.

8^2/0795

Claims (9)

1. Patentansprüche

   Datenspeicherschaltung mit einem Ha3-bleiterbauelement, das zwei verschiedene Zustände annehmen kann, gekennzeichnet durch eine Einrichtung, die zur dynamischen Übertragung von binären Datenbits durch die Speicherschaltung das Halbleiterbauelement (T4) auf den einen Zustand einstellt und in diesem Zustand hält 5 und durch eine Einrichtung* zum statischen Speichern der Datenbits mit einer Einrichtung, die bei Empfang einer Steuerspannung und des der Schaltung zugeleiteten Bits das Halbleiterbauelement (T4-), wenn das zugeleitete Bit den einen Wert hat, in den einen Zustand und, xvenn das zugeleitete Bit den anderen Wert hat, in den andren Zustand schaltet.
2. 2. Datenspeicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleiterbauelement (T4) ein Feldeffekttransistor mit auf elektrischem Wege verändern barer Schwellenspannung ist.
3. 3. Datenspeicherschaltung nach Anspruch 2, dadurch gekennzeichnet , daß der Feldeffekttransistor ein MNOS-Transistor ist.
4. 4. Datenspeicherschaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß sie zwei, während zweier aufeinanderfolgender Zeitintervalle betreibbare Abschnitte aufweist, deren erster Signale vom Stufeneingang (l6) auf einen mittleren Schaltungspunkt und deren zweiter Signale von diesem Schaltungspunkt auf den Stufenausgang (16a) koppeltj daß das Halbleiterbauelement (T4) ein Feldeffekttransistor mit auf elektrischem Wege veränderbarer Schwellenspannung ist und sich in einem (2) der beiden Abschnitte befindet! daß die Einrichtung, die das Halbleiterbauelement (T4) einstellt und in seinem Zustand hält,eine Einrichtung zum Betreiben des Transistors bei einer ersten Schwellenspannung für die dynamische Datenübertragung ent-

   30982 2/0795

   hält; und daß die Einrichtung zu-m statischen Speichern eine Einrichtung enthält, die bei Anwesenheit eines Datensignals am Stufeneingang (16) und einer Steuersignaldarstellung (φ.,, φ_?) den Transistor, wenn das Datensignal den einen Binärwert darstellt, auf der ersten Schwellenspannung hält und, wenn das Daten signal den anderen Pdnärwert darstellt, die Schwellenspannung des Transistors auf einen /,weiten Wert schaltet, derart, daß das Datensignal statisch gespeichert wird.
5. 5. Datenspeicherschaltung nach Anspruch 4> g e k e η η-zeichnet durch eine Einrichtung zum Zurückschalten vom statischen auf den dynamischen Betrieb mit einer Einrich tung zum Zuleiten eines Steuersignals an den Transistor (T4) zwecks Erzeugung eines Datensignals am Stufenausgang (16a), das der Schwellenspannung, auf die der Transistor eingestellt ist, entspricht, und zum anschließenden Zurückschalten des Transistors auf die erste Schwellenspannung.
6. 6. Datenspeicherschaltung nach Anspruch 4 oder 5> dadurch gekennzeichnet, daß der Feldeffekttransistor (T4) mit seiner Steuerelektrode an einen Eingangspunkt (46), mit seiner Source-Elektrode an einen ersten Betriebsspannungsanschluß (ν_ς(?) und mit seiner Drain-Elektrode an das eine Ende eines Lastelements (T5) angeschlossen ist, das mit seinem anderen Ende an einen zweiten Betriebsspannungsanschluß (V _) angeschlossen ist; daß zwischen die Drain-Elektrode des Feldeffekt transistors (T4) und den Stufenausgang (16a) ein Torelement (To) geschaltet ist; und daß vorgesehen sind: eine Einrichtung zum Einstellen der Schwellenspannung des Feldeffekttransistors (T4) auf einen ersten Wert mit einer Einrichtung, welche die Source-Drain-Strecke des Feldeffekttransistors auf einem gegebenen Span nungswert hält und die Steuerelektrode mit einer Sperrspannung beaufschlagt; eine Einrichtung zum Koppeln von Datensigrialen auf den Eingangspunkt (46) und eine Einrichtung, die bei Empfang von Signalen eines gegebenen Wertes die Schwellenspannung des Feldeffekttransistors (T4) auf einen zweiten Wert einstellt, mit einer Einrichtung, welche die Source-Drain-Strecke des Feldeffekt

   309822/0795

   transistors auf dem einen Spannungswert hält und die Steuerelektrode mit einer Durchlaßspannung beaufschlagt.
7. 7. Datenspeicherschaltung nach Anspruch 6, dadurch gekennzeichnet , daß der Eingangsabschnitt (l) der Stufe einen Eingangsanschluß (16) aufweistj daß die Einrich tung zum Einstellen des Feldeffekttransistors (T4) und zum Koppeln von Datensignalen auf den Eingangspunkt (46) einen Signalübertragungsabschnitt mit einem zweiten Feldeffekttransistor (Tl), der mit seiner Steuerelektrode an den Eingangsanschluß (l6), mit seiner Source-Elektrode an einen dritten Betriebsspannungsanschluß (V^₁) und mit seiner Drain-Elektrode über ein Lastelement (T2) an einen vierten Betriebsspannungsanschluß (V_n-.) angeschlossen ist, enthält und daß die an der Drain-Elektrode des zweiten Feldeffekttransistors (Tl) erzeugten Signale über ein Torelement (T3) auf den Eingangspunkt (46) gekoppelt werden.
8. 8. Datenspeicherschaltung nach Anspruch 7, dadurch gekennzeichnet , daß die Lastelemente und die Tor elemente Feldeffekttransistoren mit isolierter Steuerelektrode sind.
9. 9. Datenspeicherschaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Einrichtung zum Einstellen des Feldeffekttransistors mit auf elektrischem Wege veränderbarer Schwellenspannung eine Einrichtung zum Zuleiten bestimmter gewählter Spannungen an den dritten und den vierten Betriebsspannungsanschluß sowie eine Einrichtung enthält, welche die Last- und Torelemente des Signalüber'tragungsabschnitts leitend macht, derart, daß die gewählten Spannungen vom dritten und vom vierten Betriehsspannungsanschluß der Steuerelektrode des Feldeffekttransistors (T4) mit veränderbarer Schwellenspannung zugeleitet werden.

   309822/079B

   '6

   Leerseite