DE2029628C3

DE2029628C3 - Arrangement for controlling display devices for the display of characters

Info

Publication number: DE2029628C3
Application number: DE2029628A
Authority: DE
Inventors: Richard Alfred Red Hook N.Y. Jones (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1969-06-30
Filing date: 1970-06-16
Publication date: 1978-06-01
Also published as: JPS4947702B1; US3641556A; FR2052385A5; DE2029628B2; DE2029628A1; GB1294162A

Description

Die Erfindung betrifft eine Anordnung der im Oberbegriff des Anspruchs 1 gekennzeichneten Art.The invention relates to an arrangement of the type characterized in the preamble of claim 1.

Es sind Bildschirmgeräte bekannt, bei denen der Zeichendarstellung auf dem Bildschirm ein matrixartiges Koordinatennetz zugrunde liegt. Zeichen können entweder als Punktraster oder aus einzelnen vektorartigen Zeichensegmenten zusammengesetzt werden, wobei die Größe eines Matrixelementes die Auflösung des Zeichens bestimmt. So ist z. B. in der US-Patentschrift 33 34 304 der Zeichendarstellung auf dem Bildschirm eine rechtwinklige Koordinatenmatrix zugrundegelegt. Die Größe dieser Koordinatenmatrix ist begrenzt und deren einzelne Felder sind gleich groß. Eine größere Auflösung des darzustellenden Zeichens könnte normalerweise durch Vergrößerung der Zeichenmatrix erreicht werden, was jedoch zusätzliche Schaltkreise, sogenannte Flickerprobleme (flackern) und zusätzliche Speicherkapazität bedingen würde. Wenn die Video- Information in einem Umlaufspeicher gepuffert ist, würde das Anwachsen einer Zeichenmatrix von^v7 · 7 Einheiten auf 10-10 Einheiten mehr als das Doppelte des Speicheraufwandes für das Bildschirmgerät bedingen.Screen devices are known in which the display of characters on the screen is based on a matrix-like coordinate network. Characters can be composed either as a point grid or from individual vector-like character segments, with the size of a matrix element determining the resolution of the character. So is z. B. in US Pat. No. 3,334,304, the representation of characters on the screen is based on a rectangular coordinate matrix. The size of this coordinate matrix is limited and its individual fields are the same size. A higher resolution of the character to be displayed could normally be achieved by enlarging the character matrix, which would, however, require additional circuits, so-called flicker problems (flickering) and additional storage capacity. If the video information is buffered in a circular ^{memory, the growth of a character matrix from v} 7 × 7 units to 10-10 units would require more than double the memory requirement for the display device.

Aus der britischen Patentschrift 11 08 401 ist eine Anordnung zur Steuerung von Bildschirmgeräten für die Darstellung von Zeichen mittels schrittweiser Strahlablenkung innerhalb eines Zeichenrasterfeldes unter Verwendung binär digital speisbarer X- und V-Positionsregister mit jeweils einem nachgeschalteten Decoder zur Erzeugung einer analogen Ablenkspannung in zueinander senkrechten Richtungen bekannt. In diesem System wird jedoch nur eine äquidistante Strahlablenkung zur Erzeugung eines Zeichenrasters verwendet. Auch hierbei würde eine Erhöhung der Zeichenauflösung eine Erhöhung des Speicheraufwandes Tür das Bildschirmgerät bedingen.British patent specification 11 08 401 discloses an arrangement for controlling video display units for the display of characters by means of step-by-step beam deflection within a character grid field using binary digitally feedable X and V position registers, each with a downstream decoder for generating an analog deflection voltage in mutually perpendicular directions known. In this system, however, only an equidistant beam deflection is used to generate a character grid. Here, too, an increase in the character resolution would result in an increase in the memory requirements for the display device.

Es ist deshalb Aufgabe der Erfindung, eine Anordnung der im Oberbegriff des Anspruches 1 gekennzeichneten Art vorzusehen, welche eine Erhöhung der Zeichenauflösung ohne zusätzliche Schaltkreise und ohne zusätzlichen Kostenaufwand ermöglicht.It is therefore the object of the invention to provide an arrangement as characterized in the preamble of claim 1 Kind to provide, which increases the character resolution without additional circuits and made possible at no additional cost.

Diese Aufgabe wird erfindungsgemäß in vorteilhafter Weise durch die im kennzeichnenden Teil des Anspruches 1 angegebenen Maßnahmen gelöst.This object is achieved according to the invention in an advantageous manner by the in the characterizing part of the Claim 1 specified measures solved.

Vorteilhafte Weiterbildungen der Erfindung sind dem kennzeichnenden Teil der Unteransprüche zu entnehmen. Advantageous further developments of the invention can be found in the characterizing part of the subclaims.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigtAn embodiment of the invention is shown in the drawings and will be described in more detail below described. It shows

F i g. 1 ein Biockdiagramm der Erfindung,F i g. 1 shows a block diagram of the invention,

Fig. 2a einen dualgewichteten Decodierer, der in F i g. 1 in Blockform dargestellt ist,FIG. 2a shows a dual-weighted decoder shown in FIG. 1 is shown in block form,

F i g. 2b einen nichtlinearen gewichteten Decodierer, der in F i g. 1 in Blockform dargestellt ist,F i g. 2b shows a non-linear weighted decoder shown in FIG. 1 is shown in block form,

F i g. 3a ein Zeichen, das entsprechend einer herkömmlichen adressierbaren Gittermatrix erzeugt wurde, F i g. 3a a character which was generated according to a conventional addressable grid matrix,

F i g. 3b und 3c Zeichen, die entsprechend der adressierbaren Matrix der vorliegenden Erfindung erzeugt worden sind.F i g. 3b and 3c characters corresponding to the addressable matrix of the present invention have been generated.

In F i g. 1 ist gezeigt, wie binär codierte Signale von einer Datenquelle wie z. B. einer zentralen Verarbeitungseinheit 11 über die Eingangsleitungen 21 und 23 auf ein X-Eingangsregister 25 und V-Eingangsregister 27 gegeben werden. Ein aus sechs Bits bestehendes Datenbyte wird für jeden Zeichentakt benutzt, und zwar )o drei Bits für die horizontale und drei Bits für die vertikale Ablenkung. Das Ausführungsbeispiel der Erfindung arbeitet mit einer 8 · 8-Zeichenmatrix, die mit drei Bits für jede Koordinate dargestellt werden kann, wobei jedes aus drei Bits bestehende Signal den Endpunkt eines Vektors bezeichnet. Aufgrund einer Signalübertragung auf der Leitung 29 von der Zeitgeber- und Steuerschaltung 31 wird der Inhalt des X- und V-Eingangsregisters über Leitungspaare mit den Bezeichnungen XX, X2, X3 und Vl, V2, V3 übertragen, wobei Xl und Vl die am weitesten rechts stehenden Bits bezeichnen. Diese Übertragung erfolgt in das X-Positionsregister 33 und das V-Positionsregister 35. Das beschriebene Ausführungsbeispiel arbeitet in zweiendiger Gegentaktkonfiguration so, daß jede binäre Bestimmung separate Leitungen zur Darstellung des Einer- und des Null-Zustandes benutzt. Die X- und V-Positionsregister 33 und 35 enthalten Zwei-Richtungs-Zähler oder Register, deren Inhalt entsprechend den vom zugehörigen Eingangsregister angelegten Eingangssignalen erhöht oder erniedrigt wird. Ein + X-Signal auf der Leitung 34 erhöht den Inhalt des Positionsregisters 33 um Eins, ein —X-Signal auf der Leitung 36 erniedrigt den Zähler um Eins. Da sich die vorliegende Erfindung nur mit der Zeichenerzeugung befaßt, wurde die Anfangseinstellung für jedes Zeichen als für das Verständnis der vorliegenden Erfindung überflüssig weggelassen. Für die Anfangseinstellung des Strahles zwecks Zeichenerzeugung kann jedoch entweder e^;ne separate Ablenkungs^pule benutzt werden oder die X- und V-Positionsregister 33 und 35 können so groß ausgelegt werden, daß sie sowohl die Zeichenposition als auch die Ablenkungssignale des einzelnen Taktes aufnehmen können.In Fig. 1 shows how binary coded signals from a data source such as e.g. B. to a central processing unit 11 via the input lines 21 and 23 to an X input register 25 and V input register 27. A data byte consisting of six bits is used for each character clock, namely ) three bits for the horizontal and three bits for the vertical deflection. The embodiment of the invention operates with an 8 x 8 character matrix which can be represented with three bits for each coordinate, with each signal consisting of three bits denoting the end point of a vector. Due to a signal transmission on the line 29 from the timer and control circuit 31, the content of the X and V input register is transmitted via pairs of lines with the designations XX, X2, X3 and Vl, V2, V3, Xl and Vl being the furthest to the right denote standing bits. This transfer takes place in the X-position register 33 and the V-position register 35. The embodiment described operates in a two-ended push-pull configuration so that each binary determination uses separate lines to represent the one and the zero state. The X and V position registers 33 and 35 contain bidirectional counters or registers, the content of which is incremented or decremented in accordance with the input signals applied by the associated input register. A + X signal on the line 34 increases the content of the position register 33 by one, an -X signal on the line 36 decreases the counter by one. Since the present invention is only concerned with character generation, the initial setting for each character has been omitted as unnecessary for an understanding of the present invention. However, either e ^; ne separate deflection coil can be used or the X and V position registers 33 and 35 can be made so large that they can accommodate both the character position and the deflection signals of the individual clock.

Aufgr'ind eines Übertragungssignals von der Zeitge-Due to a transmission signal from the time

ft_s ber-und Steuerschaltung 31 auf der Leitung 37 wird der Inhalt der X- und V-Positionsregister 33 und 35 über die Leitungen 39 und 41 auf die zugehörigen Decodierer 43 bzw. 45 übertragen. Bei dem nachfolgend genauerft_s over and control circuit 31 on line 37 is the Contents of the X and V position registers 33 and 35 via the lines 39 and 41 to the associated decoders 43 or 45 transferred. In the following in more detail

beschriebenen Horizontaldecodierer 43 handelt es sich um einen konventionell dualgewichteten Lineardecodierer, in welchem gleichmäßige Stromschritte für jedes positive oder negative Signal erzeugt werden, welches an das X-Positionsregister 33 angelegt wird. Der Vertikaldecodierer 45 des Ausführungsbeispieles ist ein nichtlinearer Decodierer, in welchem die digitalen Adressen nach der Decodierung ungleichmäßige Stromschritte erzeugen und so eine höhere Auflösung im oberen, unteren und mittleren Bereich und eine geringere Auflösung in den nichtkritischen Zwischenbereichen bedingen, was noch folgend genauer beschrieben wird. Aufgrund eines Steuersignals auf der LeitungThe horizontal decoder 43 described above is a conventional dual-weighted linear decoder in which uniform current steps are generated for each positive or negative signal that is applied to the X position register 33 . The vertical decoder 45 of the exemplary embodiment is a non-linear decoder in which the digital addresses generate uneven current steps after decoding and thus result in a higher resolution in the upper, lower and middle areas and a lower resolution in the non-critical intermediate areas, which will be described in more detail below. Due to a control signal on the line

46 werden die kumulativen X-Signale auf den Leitungen46 become the cumulative X signals on the lines

47 und 49 vom horizontalen Lineardecodierer 43 auf die entsprechenden Puffertransistoren 5! und 53 übertragen. Die Puffertransistoren 51 und 53 trennen den Decodiererausgang von den zugehörigen Ablenkungs-Treiberschaltungen 55 bzw. 57. Das Ausgangssignal der Ablenkungs-Treiberschaltungen 55 und 57 wird an die Wicklung 59 des Horizontaljoches der Kathodenstrahlröhre 61 angelegt. In gleicher Weise wird das Ausgangssignal des Vertikaldecodierers 45 auf den Leitungen 60 und 62 über zugehörige Puffertransistoren 63 und 65 auf die entsprechenden Ablenkungstreiber 67 und 69 und von dort auf die Wicklung 71 des Vertikaljoches der Kathodenstrahlröhre 61 gelei et.47 and 49 from the horizontal linear decoder 43 to the corresponding buffer transistors 5! and 53 transferred. The buffer transistors 51 and 53 separate the decoder output of the respective deflection driving circuits 55 and 57. The output signal of the deflection driving circuits 55 and 57 of Horizontaljoches the cathode ray tube 61 is applied to the winding 59th In the same way, the output signal of the vertical decoder 45 on the lines 60 and 62 via associated buffer transistors 63 and 65 to the corresponding deflection drivers 67 and 69 and from there to the winding 71 of the vertical yoke of the cathode ray tube 61 gelei et.

Wenn die einzelnen horizontalen und vertikalen Ablenkungssignale auf die zugehörigen Jockwicklungen 59 bzw. 71 in der oben beschriebenen Art gegeben werden, wird das Gitter 73 durch die Intensitätssteuerschaltung 75 nicht gesperrt gehalten. Inlensitätssteuerungen, mit denen der Strahl einer Kathodenröhre während der Zeichenerzeugung im nicht gesperrten Zustand erhalten werden kann, sind allgemein bekannt. Bei einem herkömmlichen Verfahren wird jedoch ein zusätzliches Bit in den Endpunktdaten zur Information der Intensitätssteuerung bereitgehalten.When the individual horizontal and vertical deflection signals on the associated jock windings 59 and 71 are given in the manner described above, the grating 73 is controlled by the intensity control circuit 75 not held locked. Intensity controls that control the beam of a cathode tube can be maintained in the unlocked state during character generation are well known. In a conventional method, however, an extra bit in the endpoint data becomes information kept ready for the intensity control.

In Fig.2a sind schematisch in Blockform Einzelheiten des als Block 43 in F i g. 1 dargestellten horizontalen Linearer-Decodierers gezeigt. Der in zwei Richtungen arbeitende Decodierer wird mit drei Bits betrieben, die zwischen dem niedrigsten Bit X1 bis zu den Bits X2 und X3 reichen. Da der Decodierer im Gegentakt arbeitet, wird ein Verriegelungsregister verwendet, welches die Verriegelungsschaltungen 81, 83 und 85 umfaßt. Jede Stufe liefert Ausgangssignale für binär Eins und Null, die wiederum auf duaigewichtete Widerstände 87,89 und 91 sowie 87', 89' und 91' geleitet werden. Verriegelungsschaltungen sind allgemein bekannte Bauteile in einer Datenverarbeitungsanlage und unterscheiden sich von Flip-Flops oder Triggern nur in bezug auf die Zeit für die Rückstellung. Die Werte 4/?, 2/?und «beziehen sich lediglich auf die duale Wertigkeit. Die tatsächlichen Werte ändern sich in Abhängigkeit von dem verwendeten Ablenkungssystem, der Zeichengröße usw. und stellen lediglich allgemein bekannte Konstruktionsgesichtspunkte dar. Die Ausgangssignale auf den Leitungen 47 und 49 stellen die kumulativen horizontalen Ablenkungssignale dar und werden an die in F i g. 1 gezeigten Puffertransistoren 51 und 53 geleitet. Entsprechend der Darstellung der Gitteranordnungen in Fi g. 3 liefern die horizontalen Decodierer gleichmäßige horizontale Ablenkungsschritte für jede Änderung des Eingangssignals. Da die Zeichen oder Zeichensegmente entweder von links nach rechts oder von rechts nach links abhängig von der Zeichenkonfiguration erzeugt werden können, spricht der Decodierer 43 auf das Ausgangssignal vom X-Positionsregister 33 (F i g. 1) an, das in den einzelnen oben beschriebenen Schritten erhöht oder erniedrigt werden kann.In FIG. 2a, details of the block 43 in FIG. 1 shown horizontal linear decoder. The decoder, which operates in two directions, is operated with three bits ranging from the lowest bit X 1 to bits X2 and X3. Since the decoder operates in push-pull mode, a latch register comprising latch circuits 81, 83 and 85 is used. Each stage provides output signals for binary one and zero, which in turn are routed to dual-weighted resistors 87, 89 and 91 as well as 87 ', 89' and 91 '. Interlock circuits are well known components in a data processing system and differ from flip-flops or triggers only with regard to the time for the reset. The values 4 / ?, 2 /? And «only refer to the dual value. The actual values will vary depending on the deflection system used, character size, etc., and are merely well known design considerations. The output signals on lines 47 and 49 represent the cumulative horizontal deflection signals and are fed to the lines shown in FIG. 1 shown buffer transistors 51 and 53 conducted. According to the representation of the grid arrangements in Fi g. 3, the horizontal decoders provide smooth horizontal sweeping steps for each change in the input signal. Since the characters or character segments can be generated either left to right or right to left depending on the character configuration, the decoder 43 is responsive to the output from the X position register 33 (Fig. 1), which is described in detail above Steps can be increased or decreased.

Der im Ausführungsbeispiel der Erfindung verwendete nichtlineare Vertikaldecodierer 45 ist schematisch in Blockform in Fig. 2b gezeigt. Die aus drei Bits bestehenden codierten Signale für jedes Zeichensegment werden auf die entsprechenden Verriegelungsregisterstufen 93, 95 oder 97 gegeben, deren einzelne Ausgänge mit den Widerständen 101,103 und 105 sowie 10Γ, 103' und 105' verbunden sind. Im Gegensatz, zur Horizontalablenkung sind die Vertikaldecodiererstufen nicht binär sondern im Verhältnis 1:3:5 gewichtet So haben z. B. das äußerste rechte Bit des Decodierers 45 die Bezeichnung 4R, das weiter links stehende nächste Bit die Bezeichnung 4/3R und das von diesen drei Bits am weitesten links stehende Bit die Bezeichnung 4/5/?. Das relative Verhältnis der Ströme für die acht möglichen Eingangskombinationen zum Decodierer ist in der nachfolgenden Tabelle in abnehmenden Binärschritten gezeigt, wobei die tabellierten codierten Werte denen in den F i g. 3b und 3c entsprechen.The non-linear vertical decoder 45 used in the exemplary embodiment of the invention is shown schematically in block form in FIG. 2b. The encoded signals consisting of three bits for each character segment are applied to the corresponding locking register stages 93, 95 or 97, the individual outputs of which are connected to the resistors 101,103 and 105 as well as 10Γ, 103 ' and 105' . In contrast to the horizontal deflection, the vertical decoder stages are weighted in a ratio of 1: 3: 5 rather than binary. B. the rightmost bit of the decoder 45 the designation 4R, the next bit further to the left the designation 4 / 3R and the bit furthest left of these three bits the designation 4/5 /?. The relative ratio of the currents for the eight possible input combinations to the decoder is shown in the table below in decreasing binary steps, with the tabulated coded values corresponding to those in FIGS. 3b and 3c correspond.

Tabel

YiYi YlYl KlKl II. 11 11 11 2'/«2 '/ « 11 11 OO 2 I2 I. 11 OO 11 1 1/21 1/2 11 OO OO ]'/4] '/ 4 OO 11 11 1 I1 I. OO 11 OO ³/4 I ^3/4 I. OO OO 11 1/4 I1/4 I. OO OO OO OO

Die in der obigen Tabelle angegebenen Werte für die Ströme sind relativ, da die tatsächlichen Werte wieder von verschiedenen Konstruktionsgesichtspunkten des jeweiligen Kathodenstrahlröhren-Gerätes abhängen.The values for the currents given in the table above are relative, since the actual values are again depend on various design aspects of the respective cathode ray tube device.

Die Ausgangssignale vom nichtlinearen Decodierer 45 werden über zugehörige Leitungen 60 und 62 an die Vertikalwicklung 71 des Magnetjoches angelegt.The output signals from the non-linear decoder 45 are supplied to the Vertical winding 71 of the magnet yoke applied.

In F i g. 3 sind mehrere Zeichen gezeigt, untsr anderem ein Zeichen, welches durch ein herkömmliches rechteckiges Gitter erzeugt wurde und zwei Zeichen, die nach dem Erfindungsprinzip erzeugt wurden. Alle Zeichen sind auf einer Matrix 8 · 8 erzeugt. In Fig. 3a ist die Ziffer 5 auf einer 8 · 8· Koordinatenmatrix so dargestellt, daß acht Segmente, die größtmögliche Auflösung darstellen, die sich bei einem Wort von 3 · 3 Bits erreichen läßt. Die Zahl 5 wurde als beispielhaft für die mit herkömmlichen Koordinaten-Gittermatrizen üblichen Probleme ausgewählt. Wie an der Zahl 5 und im besonderen an dem normal gekurvten Mittelteil und Unterteil der Zahl gezeigt ist, liefert die begrenzte Auslösung eine sehr schwache Bildqualität, so daß die Zahl »5« nicht ohne weiteres von dem Buchstaben »S« unterschieden werden kann. Von rein menschlichenIn Fig. 3 several characters are shown, including a character which was generated by a conventional rectangular grid and two characters which were generated according to the principle of the invention. All characters are generated on an 8 x 8 matrix. In Fig. 3a, the number 5 is shown on an 8 x 8 x coordinate matrix in such a way that eight segments represent the greatest possible resolution that can be achieved with a word of 3 x 3 bits. The number 5 was chosen to exemplify the problems common with conventional coordinate grid matrices. As shown by the number 5 and in particular by the normally curved middle part and lower part of the number, the limited release provides a very poor image quality, so that the number "5" cannot be easily distinguished from the letter "S" . From purely human

do Gesichtspunkten ist außerdem das graphische Bild dieses Zeichens unerwünscht. Eine herkömmliche Methode zur Verbesserung der Bildqualität besteht in der Erhöhung der Auflösung des verfügbaren Gilters von 8 · 8 auf eine höhere Zahl, abhängig vomdo point of view is also the graphic image this sign is undesirable. One common way to improve image quality is to use increasing the resolution of the available filter from 8 x 8 to a higher number, depending on the

(15 gewünschten Auflösungsgrad. Dieses Verfahren erfordert jedoch eine höhere Wortgröße, und das ganze System einschließlich der Eingangsregister, Positionsreeister. Decodierer. Puffer und auch der die Datenbvtes(15 Desired degree of resolution. This procedure requires however, a larger word size, and the whole system including the input registers, position registers. Decoder. Buffer and also the databvtes

übertragenden Datenverarbeitungsanlage muß notwendigerweise größer sein, um sich dem größeren Wort anzupassen, so daß diese Lösung vom wirtschaftlichen Standpunkt aus gesehen unpraktisch ist.The transmitting data processing system must necessarily be bigger in order to get the bigger word adapt, so that this solution is impractical from an economic point of view.

Die vorliegende Erfindung bietet eine praktischere Lösung dieses Problems. Die Darstellungen in F i g. 3 sollen keine genaue Widergabe der Zeichengröße sein, sondern in vergrößertem Maßstab das Problem kennzeichnen. Die relativen Proportionen entsprechen jedoch dem durch das vorliegende Verfahren erzeugten Zeichen. In den Fig.3b und 3c sind verschiedene nach dem Erfindungsgedanken in einer 8 · 8 Matrix erzeugte Zeichen dargestellt. Die oberen Matrixlinien (111, 110), die unteren Matrixlinien (000, 001) weisen jeweils Bereiche feiner Auflösung auf und zeigen, daß eine Reihe von feinen Auflösungslinien auch durch den Mittelteil läuft (010, 011, 100, 101). Sowohl der mittlere Unterteil (001 bis 010) und der mittlere Oberteil (101 bisThe present invention offers a more practical solution to this problem. The representations in FIG. 3 should not be an exact representation of the character size, but the problem on an enlarged scale mark. However, the relative proportions are the same as those produced by the present process Sign. In the Fig.3b and 3c are different after according to the inventive idea in an 8 x 8 matrix generated characters. The upper matrix lines (111, 110), the lower matrix lines (000, 001) each have areas of fine resolution and show that one Series of fine lines of resolution also run through the central part (010, 011, 100, 101). Both the middle one Lower part (001 to 010) and the middle upper part (101 to

110) liefern in diesem Bereich eine relativ grobe Auflösung. Wie jedoch aus den F i g. 3b und 3c zu ersehen ist, stellt die grobe Auflösung in diesem Bereich kein Problem dar, verstärkt jedoch vom ästhetischen Standpunkt her das Erscheinungsbild des Zeichens. Die entsprechenden vertikalen Adressen jeder Ablenkungseinheit sind in den Fig.3b und 3c angegeben, und die Bildqualität liegt wesentlich über der mit einer herkömmlichen quadratischen Adreßmatrix erreichbaren Qualität, wie sie in Fig. 3a gezeigt ist. Wenn die verbesserte Zeichenqualität nicht ohne weiteres aus den vergrößerten Darstellungen der Fig. 3 hervorgeht, so wird sie um so deutlicher bei einem Bildanzeigesystem, bei welchem in tatsächlicher Größe bis zu 960 Zeichen auf einem Kathodenstrahlröhren-Bildschirm von ungefähr 36 cm dargestellt werden. Die Erfindung liefert eine verbesserte Bildqualität mit nur minimalen Änderungen der konventionellen quadratischen Gittermatrix.110) provide a relatively coarse resolution in this area. However, as shown in FIGS. 3b and 3c too As can be seen, the coarse resolution in this area is not a problem, but is exacerbated by the aesthetic one Standpoint on the appearance of the sign. The corresponding vertical addresses of each deflection unit are given in Figures 3b and 3c, and the Image quality is significantly higher than that achievable with a conventional square address matrix Quality as shown in Fig. 3a. If the improved character quality is not readily apparent from the enlarged representations of FIG. 3 emerges, it becomes all the more clear in an image display system, at which in actual size up to 960 characters on a cathode ray tube screen of approximately 36 cm can be shown. The invention provides improved image quality with only minimal changes the conventional square grid matrix.

Hierzu 2 IJIaU ZcidinuimciiFor this 2 IJIaU Zcidinuimcii

Claims

Patent claims:

1. Arrangement for controlling display devices for the display of characters by means of step-by-step beam deflection within a character grid field using binary digital feedable X and V position registers each with a downstream decoder for generating an analog deflection voltage in mutually perpendicular directions, characterized in that the grid deflection steps at least one decoder in association with the binary values are not all equidistant.

2. Arrangement according to claim 1, characterized in that in which the not all equidistant Raster deflection steps generating decoders (45) locking circuits (93, 95, 97) for the individual binary values are provided, which resistors (101, 103, 105; 10Γ, 103 ', 105) downstream, which are weighted in the ratio 4: 4/3: 4/5.

3. Arrangement according to claim 1, characterized in that the raster deflection steps of the decoder (45) for the vertical deflection as a function of the step-by-step beam deflection within a Character grid are not equidistant.