DE19944011A1 - Speicher mit Isolationsgraben und Verfahren zu seiner Herstellung - Google Patents
Speicher mit Isolationsgraben und Verfahren zu seiner HerstellungInfo
- Publication number
- DE19944011A1 DE19944011A1 DE19944011A DE19944011A DE19944011A1 DE 19944011 A1 DE19944011 A1 DE 19944011A1 DE 19944011 A DE19944011 A DE 19944011A DE 19944011 A DE19944011 A DE 19944011A DE 19944011 A1 DE19944011 A1 DE 19944011A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- isolation
- isolation trench
- filling
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 238000011049 filling Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000009413 insulation Methods 0.000 claims description 26
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 238000005253 cladding Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 239000003795 chemical substances by application Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 58
- 210000004027 cell Anatomy 0.000 description 41
- 238000001020 plasma etching Methods 0.000 description 11
- 238000003860 storage Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000557626 Corvus corax Species 0.000 description 1
- 238000003440 Henbest reaction Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
Die vorliegende Erfindung umfaßt eine Speicherzelle (100), die in einem Substrat (101) gebildet ist, wobei die Speicherzelle (100) einen Grabenkondensator (160) und einen Transistor (110) aufweist. Der Transistor (110) besteht aus einem Gate (112), einem Drain-Gebiet (113) und einem Source-Gebiet (114), welches elektrisch an den Grabenkondensator (160) angeschlossen ist. Weiterhin besteht der Speicher aus einer benachbarten Speicherzelle (100'), die durch einen selbstjustierten Isolationsgraben (180) von der Speicherzelle (100) isoliert ist. Durch die selbstjustierte Herstellung des Isolationsgrabens (180) wird die Position des Isolationsgrabens (180) unabhängig von der Photobelichter-Justierungsgenauigkeit.
Description
Die vorliegende Erfindung betrifft einen Speicher mit Spei
cherzellen und Isolationsgraben und ein Verfahren zu seiner
Herstellung.
Integrierte Schaltungen (ICs) oder Chips enthalten Kondensa
toren zum Zwecke der Ladungsspeicherung, wie zum Beispiel ein
dynamischer Schreib-/Lesespeicher mit wahlfreiem Zugriff
(DRAM). Der Ladungszustand in dem Kondensator repräsentiert
dabei ein Datenbit.
Ein DRAM-Chip enthält eine Matrix von Speicherzellen, welche
in Form von Zeilen und Spalten angeordnet sind und von Wort
leitungen und Bitleitungen angesteuert werden. Das Auslesen
von Daten aus den Speicherzellen und das Schreiben von Daten
in die Speicherzellen, wird durch die Aktivierung geeigneter
Wortleitungen und Bitleitungen bewerkstelligt.
Üblicherweise enthält eine DRAM-Speicherzelle einen mit einem
Kondensator verbundenen Transistor. Der Transistor enthält
zwei Diffusionsgebiete, welche durch einen Kanal voneinander
getrennt sind, der von einem Gate gesteuert wird. Abhängig
von der Richtung des Stromflusses wird ein Diffusionsgebiet
als Drain und das andere als Source bezeichnet. Hier ist das
Drain-Gebiet mit der Bitleitung, das Source-Gebiet mit dem
Grabenkondensator und das Gate mit der Wortleitung verbunden.
Durch Anlegen geeigneter Spannungen an das Gate wird der
Transistor so gesteuert, daß ein Stromfluß zwischen dem
Drain-Gebiet und dem Source-Gebiet durch den Kanal ein- und
ausgeschaltet wird.
Die in dem Kondensator gespeicherte Ladung baut sich mit der
Zeit, aufgrund von Leckströmen ab. Bevor sich die Ladung auf
einen unbestimmten Pegel unterhalb eines Schwellwertes abge
baut hat, muß der Speicherkondensator aufgefrischt werden,
daher erfordern hohe Leckströme eine hohe Auffrischfrequenz.
Aufgrund der Auffrischung werden diese Speicherzellen als dy
namisches RAM (DRAM) bezeichnet. Aus der Patentschrift US
5,867,420 sind die Merkmale des Oberbegriffs von Anspruch 1
bekannt.
Eine zu geringe Ladung in dem Grabenkondensator kann die
Funktionstüchtigkeit und Verwendbarkeit der Speichervorrich
tung widrig beeinflussen. Falls die gespeicherte Ladung zu
stark abgebaut ist, so ist es nicht mehr möglich, die in der
Speicherzelle gespeicherte Information mit den angeschlosse
nen Leseverstärkern auszulesen. Die Information geht verloren
und es kommt zu Lesefehlern. Zur Vermeidung von Lesefehlern
bietet sich die Reduktion der Leckströme an. Zur Verringerung
der Leckströme sind die Speicherzellen durch einen Isolati
onsgraben (STI) voneinander isoliert. Üblicherweise wird das
Gebiet, in dem der Isolationsgraben zu bilden ist, durch eine
strukturierte photolithographische Schicht definiert. Dazu
ist die Justierung der Photobelichtung auf die bereits vor
handenen Strukturen, wie zum Beispiel den Grabenkondensator,
erforderlich. Durch eine inhärent vorhandene Photobelichter-
Justierungenauigkeit kommt es zu Schwankungen in der Position
des Isolationsgrabens, relativ zu dem Grabenkondensator. Da
bei kommt es gelegentlich vor, daß der Isolationsgraben einen
Grabenkondensator vollständig von seinem Transistor isoliert.
Die betreffende Speicherzelle ist somit unbrauchbar, was üb
licherweise für viele weitere Speicherzellen gilt, da alle
Speicherzellen mit dem gleichen Isolationsgraben-
Belichtungsschritt isoliert werden.
Auch wenn die Photobelichter-Justierungenauigkeit nicht zur
vollständigen Isolation des Grabenkondensators führt, so ist
die elektrische Verbindung durch den Isolationsgraben einge
engt, da der Isolationsgraben den Grabenkondensator und die
leitende Grabenfüllung teilweise ersetzt. Dies führt zu er
höhten Anschlußwiderständen des Grabenkondensators an den
Transistor, was langsame Speicherzellen zur Folge hat, die
dadurch unbrauchbar sind. Die tolerierbare Justierungenauig
keit ist daher viel kleiner als der Innendurchmesser des Iso
lationskragens.
Bei fortschreitender Erhöhung der Integrationsdichte nehmen
sowohl das kleinste Strukturmaß F, als auch die Photobelich
ter-Justierungenauigkeit ab. Das Verhältnis von kleinstem
Strukturmaß F und Photobelichter-Justierungenauigkeit bleibt
aber nicht konstant, denn die Photobelichter-
Justierungenauigkeit nimmt relativ zu dem kleinsten Struktur
maß F zu. Die damit verbundene Erhöhung der relativen Schwan
kung nachfolgender Photolithographieschritte, bezogen auf be
reits vorhandene Strukturen, nimmt daher ebenfalls zu.
Die Aufgabe der vorliegenden Erfindung besteht daher in der
Schaffung eines Speichers, bei dem die Dejustierung zwischen
Speicherzellen und Isolationsraben auf einen Wert verringert
ist, der kleiner ist als die Photobelichter-
Justierungenauigkeit. Eine weitere Aufgabe der Erfindung
liegt in der Schaffung eines entsprechenden Herstellungsver
fahrens.
Erfindungsgemäß wird diese Aufgabe durch den in Anspruch 1
angegebenen Speicher mit Speicherzellen und Isolationsgraben
gelöst. Weiterhin wird die gestellte Aufgabe durch das in An
spruch 10 angegebene Verfahren gelöst.
Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Un
teransprüche.
Die der vorliegenden Erfindung zugrunde liegende Idee besteht
in der selbstjustierten Herstellung des Isolationsgrabens
180. Dadurch wird die Position des Isolationsgrabens 180 un
abhängig von der Photobelichter-Justierungenauigkeit. Dies
wird durch die Verwendung von einem in den Graben abgeschie
denen Grabendeckeldielektrikum 430, 430' erreicht, welches
als Ätzmaske für die Herstellung des Isolationsgrabens 180
dient. Das Grabendeckeldielektrikum 430, 430', wird nicht
durch Justierung einer photolithographischen Belichtung auf
bereits vorhandene Strukturen gebildet, sondern es wird durch
die auf dem Substrat vorhandenen Strukturen, in diesem Fall
durch den Graben 108, 108', an der gewünschten Position ge
bildet. Daher wird für den, zur Bildung des Isolationsgrabens
180 erforderlichen Lithographieschritt, lediglich eine gerin
ge Justiergenauigkeit benötigt, die trotz der Photobelichter-
Justierungenauigkeit leicht eingehalten werden kann. Die Pho
tolackmaske, die den Bereich des Isolationsgrabens definiert,
muß demnach nicht mit höchsten Anforderungen an den Photobe
lichter strukturiert werden, sondern kann mit entspannter Ju
stierung belichtet werden.
In einer vorteilhaften Ausführung der Erfindung befindet sich
der selbstjustierte Isolationsgraben 180 vollständig außer
halb des Grabens 108, wodurch die leitende Grabenfüllung 161
nicht von dem Isolationsgraben 180 beeinträchtigt wird, die
leitende Grabenfüllung 161 eine größtmögliche Grabenfüllungs
breite 500 aufweist und dadurch einen niederohmigen Anschluß
des Transistors 110 an den Grabenkondensator 160 ermöglicht.
In einer weiteren vorteilhaften Ausführung der Erfindung
weist der Isolationskragen 168 eine gleichmäßige Höhe auf.
Dadurch wird gewährleistet, daß der Isolationskragen 168
nicht durch den Isolationsgraben 180 ersetzt wird.
In einer weiteren vorteilhaften Ausführung der Erfindung
weist die leitende Grabenfüllung 161, in dem von dem Isolati
onskragen 168 umschlossenen Bereich 501 des Grabens 108 eine
gleichmäßige Grabenfüllungsbreite 500 auf. Dadurch besitzt
die leitende Grabenfüllung 161 einen größtmöglichen Durchmes
ser, der einen niederohmigen Anschluß des Transistors 110 an
den Grabenkondensator 160 ermöglicht.
In einer weiteren vorteilhaften Ausführung der Erfindung
weist der Isolationsgraben 180 ein Grabendeckeldielektrikum
430 oberhalb der leitenden Grabenfüllung 161 auf. Durch das
Grabendeckeldielektrikum 430, welches bei der Bildung des
Isolationsgrabens 180 als Ätzmaske dient, ist eine selbstju
stierte Herstellung des Isolationsgrabens 180 möglich.
In einer weiteren vorteilhaften Ausführung der Erfindung ist
der Isolationsgraben 180 mit einer Isolationsgrabenverklei
dung 435 verkleidet. Durch die Isolationsgrabenverkleidung
435 werden Grenzflächenzustände (Interface States), die zu
Leckströme führen können, in vorteilhafter Weise vermieden.
Dadurch verlängert sich die Speicherzeit der Speicherzelle,
was zu einer vorteilhaft niedrigen Auffrischfrequenz führt.
In einer weiteren vorteilhaften Ausführung der Erfindung ist
der Isolationsgraben 180 zusätzlich mit einer Isolationsgra
benzwischenschicht 436 verkleidet (Liner). Durch die Isolati
onsgrabenzwischenschicht 436 wird die Speicherzeit der Spei
cherzelle in vorteilhafterweise verlängert.
In einer weiteren vorteilhaften Ausführungsform besteht das
Grabendeckeldielektrikum 430 aus Oxid, Nitrid oder Oxynitrid,
die Isolationsgrabenverkleidung 435 aus Oxid, Nitrid oder
Oxynitrid, die Isolationsgrabenzwischenschicht 436 aus Nitrid
und/oder die Isolationsgrabenfüllung 440 aus Oxid, Nitrid,
Oxynitrid oder Polysilizium.
Eine vorteilhafte Ausführungsform des erfindungsgemäßen Ver
fahrens sieht die Bildung eines Grabendeckeldielektrikums 430
nach dem Füllen des Grabens 108 mit der leitenden Grabenfül
lung 161 vor. Das Grabendeckeldielektrikum 430 dient als Ätz
maske für die Ätzung des selbstjustierten Isolationsgrabens
180.
Eine weitere vorteilhafte Ausprägung des Herstellungsverfah
rens bildet eine Isolationsgrabenverkleidung 435, die den ge
ätzten Isolationsgraben 180 auskleidet. Dadurch werden Grenz
flächenzustände und Leckströme unterbunden, die den Kondensa
tor entladen können.
Eine weitere vorteilhafte Ausführungsform des erfindungsgemä
ßen Verfahrens bildet eine Isolationsgrabenzwischenschicht
436, welche den geätzten Isolationsgraben 180 auskleidet.
Durch die Isolationsgrabenzwischenschicht 436 werden in vor
teilhafter Weise die Speicherzeit verlängert und die Auf
frischfrequenz herabgesetzt.
Ausführungsbeispiele der vorliegenden Erfindung sind in den
Zeichnungen dargestellt und nachfolgend näher erläutert.
In den Figuren zeigen:
Fig. 1 ein Ausführungsbeispiel eines Speichers mit
Speicherzellen und Isolationsgraben, entspre
chend des Standes der Technik;
Fig. 2 ein weiteres Ausführungsbeispiel eines Spei
chers mit Speicherzellen und Isolationsgarben
gemäß des Standes der Technik;
Fig. 3 ein Ausführungsbeispiel eines Speichers mit
Speicherzellen und Isolationsgraben entspre
chend einer ersten Ausführungsform des erfin
dungsgemäßen Verfahrens;
Fig. 4 ein weiteres Ausführungsbeispiel eines Spei
chers mit Speicherzellen und Isolationsgarben
gemäß der vorliegenden Erfindung, entsprechend
einer zweiten Ausführungsform des erfindungsge
mäßen Verfahrens;
Fig. 5a-5f eine erste Ausführungsform des erfindungsgemä
ßen Verfahrens zur Herstellung eines Speichers
mit Speicherzellen und Isolationsgarben nach
Fig. 3;
Fig. 6a, 6b eine weitere Ausführungsform eines Speichers
mit Speicherzellen und Isolationsgarben gemäß
der vorliegenden Erfindung zur Herstellung des
Speichers nach Fig. 4.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder
funktionsgleiche Elemente. Die mit ' gekennzeichneten Bezugs
zeichen bezeichnen gleiche oder funktionsgleiche Elemente ei
ner benachbarten Speicherzelle 100'.
Mit Bezug auf Fig. 1 ist eine erste Ausführung eines Spei
chers mit Speicherzellen und Isolationsgraben gemäß des Stan
des der Technik gezeigt. Die dargestellte Speicherzelle 100
besteht aus einem Grabenkondensator 160 und einem Transistor
110. Der Grabenkondensator 160 wird in einem Substrat 101 ge
bildet. In dem Substrat 101 ist eine vergrabene Wanne 170
eingebracht, die zum Beispiel aus Dotierstoff besteht. Der
Grabenkondensator 160 weist einen Graben 108 mit einem oberen
Bereich 109 und einem unteren Bereich 111 auf. In dem oberen
Bereich 109 des Grabens 108 befindet sich ein Isolationskra
gen 168. Der untere Bereich des Grabens durchdringt die ver
grabenen Wanne 170 zumindest teilweise. Um den unteren Be
reich 111 des Grabens 108 ist eine vergrabene Wanne 165 ange
ordnet, welche die äußere Kondensatorelektrode bildet. Die
vergrabene Platte 165 der Speicherzelle 100 und vergrabene
Platten 165' benachbarter Speicherzellen 100' werden durch
die vergrabene Wanne 170 elektrisch miteinander verbunden.
Der untere Bereich 111 des Grabens 108 und der Isolationskra
gen 168 sind mit einer dielektrischen Schicht 164 verkleidet,
welche das Speicherdielektrikum des Grabenkondensators 160
bildet. Die dielektrische Schicht 164 kann aus Schichten bzw.
aus Schichtstapeln hergestellt werden, die aus Oxid, Nitrid
oder Oxynitrid bestehen. Es können auch Speicherdielektrika
verwendet werden, die eine hohe Dielektrizitätskonstante auf
weisen, wie zum Beispiel Tantaloxid (TaO2), BST (Barium-
Strontium-Titanat), sowie jedes andere geeignete Dielektri
kum.
Der Graben 108 ist mit einer leitenden Grabenfüllung 161 auf
gefüllt, welche die innere Kondensatorelektrode bildet.
Der Transistor 110 besteht aus einem Source-Gebiet 114 und
einem Drain-Gebiet 113, welches mit einem randlosen Kontakt
183 verbunden ist. Weiterhin besteht der Transistor 110 aus
einem Kanal 117, der durch ein Gate 112 gesteuert wird. Das
Gate 112 ist mit einer Wortleitung 120 verbunden. Der randlo
se Kontakt 183 ist mit einer Bitleitung 185 verbunden, die
oberhalb einer dielektrischen Schicht 189 verläuft. Im Be
reich des Source-Gebiets 114 befindet sich bei dieser Varian
te ein vergrabener Kontakt 250.
Oberhalb eines Isolationsgrabens 180 verläuft in dieser Vari
ante eine passierende Wortleitung 121 (passing word line),
die durch den Isolationsgarben 180 von der leitenden Graben
füllung 161 isoliert wird. Der Isolationsgraben 180 ist teil
weise in dem Graben 108 gebildet, so daß die leitende Graben
füllung 161 im oberen Bereich 109 des Grabens 108 durch den
Isolationsgraben 180 ersetzt wird. Dadurch ist die Grabenfül
lungsbreite 500 im oberen Bereich 109 des Grabens 108 nicht
konstant, sondern verjüngt sich am oberen Ende des Grabens
108, bedingt durch die Breite des Isolationsgrabens 180.
In Fig. 2 ist eine weitere Ausführung eines Speichers mit
Speicherzelle und Isolationsgraben gezeigt, wie sie aus dem
Stand der Technik bekannt ist. Die in Fig. 2 dargestellte
Variante unterscheidet sich von der in Fig. 1 gezeigten Va
riante durch die Position des Isolationsgrabens 180, der auf
grund der Photobelichter-Justierungenauigkeit die leitende
Grabenfüllung 161 von dem Source-Gebiet 114 des Transistors
110 vollständig isoliert und die Speicherzelle 100 unbrauch
bar macht.
Mit Bezug auf Fig. 3 ist eine erste Ausführungsform der vor
liegenden Erfindung gezeigt. Die dargestellte Speicherzelle
100 besteht aus einem Grabenkondensator 160 und einem Transi
stor 110. Der Grabenkondensator 160 wird in einem Substrat
101 gebildet. In dem Substrat 101 ist eine vergrabene Wanne
170 eingebracht, die zum Beispiel aus Dotierstoff besteht.
Der Grabenkondensator 160 weist einen Graben 108 mit einem
oberen Bereich 109 und einem unteren Bereich 111 auf. In dem
oberen Bereich 109 des Grabens 108 befindet sich ein Isolati
onskragen 168. Der untere Bereich des Grabens durchdringt die
vergrabene Wanne 170 zumindest teilweise. Um den unteren Be
reich 111 des Grabens 108 ist eine vergrabene Platte 165 an
geordnet, welche die äußere Kondensatorelektrode bildet. Die
vergrabene Platte 165 der Speicherzelle 100 und vergrabene
Platten 165' benachbarter Speicherzellen 100' werden durch
die vergrabene Wanne 170 elektrisch miteinander verbunden.
Der untere Bereich des Grabens 108 und der Isolationskragen
168 sind mit einer dielektrischen Schicht 164 verkleidet, die
das Speicherdielektrikum des Grabenkondensators 160 bildet.
Die dielektrische Schicht 164 kann aus Schichten beziehungs
weise Schichtstapeln hergestellt werden, die aus Oxid, Nitrid
oder Oxynitrid bestehen. Es können auch Speicherdielektrika
verwendet werden, die eine hohe Dielektrizitätskonstante auf
weisen, wie zum Beispiel Tantaloxid (TaO2), BST (Barium-
Strontium-Titanat), sowie jedes andere geeignete Dielektri
kum.
Der Graben 108 ist mit einer leitenden Grabenfüllung 161 auf
gefüllt, welche die innere Kondensatorelektrode bildet.
Der Transistor 110 besteht aus einem Source-Gebiet 114 und
einem Drain-Gebiet 113, welches mit einem randlosen Kontakt
183 verbunden ist. Weiterhin besteht der Transistor 110 aus
einem Kanal 117, der durch ein Gate 112 gesteuert wird. Das
Gate 112 ist mit einer Wortleitung 120 verbunden. Der randlo
se Kontakt 183 ist mit einer Bitleitung 185 verbunden, die
oberhalb einer dielektrischen Schicht 189 verläuft.
Zwischen der Speicherzelle 100 und einer benachbarten Spei
cherzelle 100' befindet sich ein Isolationsgraben 180. Der
Isolationsgraben 180 besteht aus einer Isolationsgrabenver
kleidung 435, die den Isolationsgraben 180 verkleidet. Wei
terhin besteht der Isolationsgraben 180 aus einem Grabendec
keldielektrikum 430, welches sich oberhalb der leitenden Gra
benfüllung 161 in dem Graben 108 befindet. Zusätzlich besteht
der Isolationsgraben 180 aus einem zweiten Grabendeckeldie
lektrikum 430', welches sich oberhalb einer leitenden Graben
füllung 161' in einem Graben 108' befindet, der Teil der be
nachbarten Speicherzelle 100' ist. Schließlich besteht der
Isolationsgraben 180 noch aus einer Isolationsgrabenfüllung
440, welche den Isolationsgraben 180 auffüllt.
Der von dem Isolationskragen 168 umschlossene Bereich 501 des
Grabens 108 ist mit der leitenden Grabenfüllung 161 gefüllt,
die in dem umschlossenen Bereich 501 eine gleichmäßige Gra
benfüllungsbreite 500 aufweist.
In Fig. 4 ist eine weitere Ausführung des erfindungsgemäßen
Speichers mit Speicherzellen und Isolationsgraben gezeigt,
die sich von der in Fig. 3 dargestellten Variante durch eine
Isolationsgrabenzwischenschicht 436 unterscheidet, welche den
Isolationsgraben 180 zusätzlich zur Isolationsgrabenverklei
dung 435 verkleidet.
Mit Bezug auf Fig. 5a wird das Substrat 101 bereitgestellt,
auf dem die DRAM-Speicherzelle herzustellen ist. Bei der vor
liegenden Variante ist das Substrat 101 leicht mit p-Typ Do
tierstoffen dotiert, wie zum Beispiel Bor. In das Substrat
101 wird in geeigneter Tiefe eine n-dotierte, vergrabene Wan
ne 170 gebildet. Zur Dotierung der vergrabenen Wanne 170 kann
Phosphor oder Arsen als Dotierstoff verwendet werden. Die
vergrabene Wanne 170 kann zum Beispiel durch Implantation er
zeugt werden. Sie dient zur Isolation der p-Wanne von dem
Substrat 101 und bildet zusätzlich eine leitende Verbindung
zwischen der vergrabenen Platte 165 der Speicherzelle 100 und
vergrabenen Platten 165' benachbarter Speicherzellen 100'.
Alternativ kann die vergrabene Wanne 170 durch epitaktisch
aufgewachsene, dotierte Siliziumschichten oder durch eine
Kombination von Kristallwachstum (Epitaxie) und Implantation
gebildet werden. Diese Technik ist in dem US Patent 5,250, 829
von Bronner et al. beschrieben.
Ein Unterbaustapel wird auf der Oberfläche des Substrats 101
gebildet und umfaßt beispielsweise eine Unterbau-Oxidschicht
104 und eine Unterbau-Stoppschicht 105, welche als Politur-
oder Ätzstopp verwendet werden kann und beispielsweise aus
Nitrid besteht. Oberhalb der Unterbau-Stoppschicht 105 ist
eine Hartmaskenschicht vorgesehen, welche aus TEOS (Tetra-
Ethyl-Ortho-Silikat) oder anderen Materialien, wie zum Bei
spiel Borsilikatglas (BSG) bestehen kann. Zusätzlich kann ei
ne Antireflexionsbeschichtung (ARC) angewendet werden, um die
lithographische Auflösung zu verbessern.
Die Hartmaskenschicht wird unter Verwendung üblicher photoli
thographischer Techniken strukturiert, um einen Bereich zu
definieren, in dem der Graben 108 zu bilden ist. Anschließend
wird die Hartmaskenschicht als Ätzmaske für einen reaktiven
Ionenätzschritt (RIE, Reactice Ion Etch) verwendet, der den
tiefen Graben 108 bildet.
Zur Herstellung des Isolationskragens 168 wird der Graben mit
einer Isolationskragenopferschicht gefüllt, die bis zur Un
terseite des zu bildenden Isolationskragens 168 entfernt
wird. Anschließend wird eine dielektrische Schicht auf dem
Wafer abgeschieden, welche die Substratoberfläche und die
Seitenwände des Grabens 108 in seinem oberen Bereich 109 be
deckt. Die dielektrische Schicht wird zur Bildung des Isola
tionskragens 168 verwendet und besteht beispielsweise aus
Oxid. Anschließend wird die dielektrische Schicht beispiels
weise durch reaktives Ionenätzen (RIE) oder mit CDE (Chemical
Dry Etch) geätzt, um den Isolationskragen 168 zu bilden.
Die chemischen Mittel für das reaktive Ionenätzen werden der
art gewählt, daß das Oxid selektiv gegenüber dem Polysilizium
der Isolationskragenopferschicht und dem Nitrid der Hartmas
kenschicht geätzt wird. Anschließend wird die Isolationskra
genopferschicht aus dem unteren Bereich des Grabens 108 ent
fernt. Dies wird vorzugsweise durch CDE erreicht, wobei eine
dünne, natürliche Oxidschicht als CDE-Ätzstopp dient.
Anschließend wird eine vergrabene Platte 165 mit n-Typ Do
tierstoffen, wie zum Beispiel Arsen oder Phosphor als äußere
Kondensatorelektrode gebildet. Der Isolationskragen 168 dient
dabei als Dotiermaske, welche den Dotierstoff auf den unteren
Bereich 111 des Grabens 108 beschränkt. Zur Bildung der ver
grabenen Platte 165 kann eine Gasphasendotierung, eine Plas
madotierung oder eine Plasmaimmersions-Ionenimplantation
(PIII) verwendet werden. Diese Techniken sind beispielsweise
in Ransom et al., J. Electrochemical. Soc., Band 141, Nr. S
(1994), S. 1378 ff. und US Patent 4,937,205 beschrieben. Eine
Ionenimplantation unter Verwendung des Isolationskragens 168
als Dotiermaske ist ebenfalls möglich. Alternativ kann die
vergrabene Platte 165 unter Verwendung eines dotierten Sili
katglases als Dotierstoff, wie zum Beispiel ASG, gebildet
werden. Diese Variante ist beispielsweise in Becker et al.,
J. Electrochemical. Soc., Band 136, (1989), S. 3033 ff. be
schrieben. Wird dotiertes Silikatglas zur Dotierung verwen
det, so wird es nach der Bildung der vergrabenen Platte 165
entfernt.
Der vergrabene Kontakt 250 wird durch Einbringen von Dotier
stoff mittels Implantation, mittels Plasmadotierung oder mit
tels Gasphasendotierung gebildet.
Anschließend wird eine dielektrische Schicht 164 gebildet,
welche die Oberfläche des Substrats 101 und das Innere des
Grabens 108 bedeckt. Die dielektrische Schicht 164 dient als
Speicherdielektrikum, zum Separieren der Kondensatorelektro
den. Bei einer Variante besteht die dielektrische Schicht 164
aus Oxid, Nitrid, Oxynitrid oder einem Schichtstapel aus
Oxid- und Nitridschichten. Auch Materialien mit einer hohen
Dielektrizitätskonstante, wie zum Beispiel TaO2 oder BST kön
nen verwendet werden.
Die leitende Grabenfüllung 161, die beispielsweise aus do
tiertem Poly- oder amorphem Silizium bestehen kann, wird zum
Füllen des Grabens 108 und zum Bedecken der Oberfläche des
Substrats 101 abgeschieden. Hierzu können beispielsweise CVD
(Chemical Vapor Deposition) oder andere bekannte Prozeßtech
niken verwendetet werden. Anschließend wird die leitende Gra
benfüllung 161 beispielsweise in einem CDE-Schritt, in einem
RIE-Schritt, in einem chemischen Trockenätzschritt oder in
einem kombinierten CMP-RIE-Schritt (CMP, Chemical Mechanical
Planarisation), unter Verwendung geeigneter Chemikalien,
planarisiert und anschließend in den Graben 108 eingesenkt.
Mit Bezug auf Fig. 5b wird das Grabendeckeldielektrikum 430
abgeschieden, welches aus Oxid, Nitrid oder Oxynitrid beste
hen kann und mittels CVD, LPCVD (Low Pressure CVD) oder PECVD
(Plasma Enhanced CVD) abgeschieden werden kann. Zum Beispiel
kann mit einem LPCVD-Prozeß TEOS (Tetra-Ethyl-Ortho-Silicate)
erzeugt werden, oder es kann Ozon-TEOS oder ein hochverdich
tetes Plasmaoxid (HDP-Oxid, High Density Plasma Oxid) verwen
det werden. Alternativ kann auch eine selektive Oxidation
(Selox, Selective Oxid) zur Bildung des Grabendeckeldielek
trikums 430 verwendet werden. Dazu wird das Grabendeckeldie
lektrikum 430, selektiv zu der Unterbau-Stoppschicht 105, auf
der leitenden Grabenfüllung 161 aufgewachsen. Anschließend
wird das Grabendeckeldielektrikum 430 planarisiert und
schließt auf der Höhe der Unterbau-Stoppschicht 105 ab. Al
ternativ kann das Grabendeckeldielektrikum 430 bereits wäh
rend des Aufwachsprozesses planarisiert werden. Dieses wird
durch den Selox-Prozeß ermöglicht.
Auf die Substratoberfläche wird nun eine Antireflexionsbe
schichtung 510 und eine Photolackschicht 520 abgeschieden.
Anschließend wird die Photolackschicht 520 belichtet und ent
wickelt, so daß lediglich in den Bereichen, in denen die Pho
tolackschicht 520 entfernt wurde, der Isolationsgraben 180
gebildet werden kann.
In Fig. 5c wird zunächst die Unterbau-Stoppschicht 105 in
den Bereichen entfernt, die nicht von der Photolackschicht
520 geschützt werden. Das Entfernen der Unterbau-Stoppschicht
105 wird selektiv zu der bestehenden Photolackschicht 520 und
dem Grabendeckeldielektrikum 430 durchgeführt. Aufgrund der
endlichen Selektivität wird etwas Photolack und auch ein Teil
des Grabendeckeldielektrikums 430 entfernt. In einem zweiten
Ätzschritt wird die Unterbau-Oxidschicht 104 durch einen kur
zen RIE-Oxidätzprozeß entfernt. Dabei wird das Grabendeckel
dielektrikum 430 mit der gleichen Rate wie die Unterbau-
Oxidschicht 104 geätzt.
Mit Bezug auf Fig. 5d wird die Photolackschicht 520 entfernt
und der Isolationsgarben 180 mit einem Silizium-RIE-Schritt
geätzt. Für den Silizium-RIE-Schritt sind Chemikalien wie
NF3-HBr oder SiF6 geeignet.
Alternativ kann die Belichtung und das Entwickeln des Photo
lacks in einem integrierten Prozeß zusammen mit der Bildung
des Isolationsgrabens 180 durchgeführt werden. Dazu wird die
Photolackschicht 520 während des integrierten Prozesses oder
nach der Ätzung des Isolationsgrabens 180 entfernt.
Mit Bezug auf Fig. 5e wird die Isolationsgrabenverkleidung
435 gebildet, um Grenzflächenzustände und daraus resultieren
de Leckströme zu verringern. Dies kann zum Beispiel mit einer
thermischen Oxidation durchgeführt werden, die eine Oxid
schicht von 2 bis 15 nm bildet. Anschließend wird die Isola
tionsgrabenfüllung 440 gebildet. Dazu wird zum Beispiel CVD-
TEOS, CVD-Ozon-TEOS, LPCVD-TEOS, HDP-Oxid, oder Oxynitrid als
Isolationsgrabenfüllung 440 abgeschieden. Alternativ ist es
möglich, die Isolationsgrabenfüllung 440 aus Polysilizium
herzustellen. In diesem Ausführungsbeispiel besteht die Iso
lationsgrabenfüllung 440 aus HDP-Oxid. Optionellerweise kann
das Material, aus dem die Isolationsgrabenfüllung 440 be
steht, durch thermische Oxidation verdichtet werden. In die
sem Fall kann auf die Bildung der Isolationsgrabenverkleidung
435 verzichtet werden, da Sauerstoff bei dem Verdichtungspro
zeß sehr leicht durch das bestehende Isolationsmaterial hin
durch diffundiert und so die Grenzflächenzustände und einen
daraus resultierenden Leckstrom reduziert.
Anschließend wird die Isolationsgrabenfüllung 440 durch einen
CMP- oder RIE-Schritt bis auf die Höhe der Unterbau-
Stoppschicht 105 planarisiert.
Alternativ kann der Isolationsgarben 180 mit einem Selox-
Prozeß gefüllt werden. Dabei ist kein anschließender Planari
sierungsprozeß, beziehungsweise nur ein kurzer Oxid-CMP-
Prozeß notwendig (N. Elbel et al., 1989, Symposium on VLSI
Technology, S. 208 ff.). In diesem Fall wird die Isolations
grabenverkleidung 435 erst nach der Selox-Abscheidung durch
thermische Oxidation durch die abgeschiedene Selox-Schicht
hindurch gebildet.
Mit Bezug auf Fig. 5f wird die Unterbau-Stoppschicht 105
entfernt. Dazu kann zum Beispiel heiße Phosphorsäure (H3PO4
oder HF-Dampf) verwendet werden. Weiterhin wird die Unterbau-
Oxidschicht 104 mit Hilfe von HF-Dampf oder BHF entfernt und
anschließend ein Opfer-Gate-Oxid 445 aufgewachsen.
Damit ist das Verfahren zur Herstellung einer ersten Variante
eines Speichers mit Speicherzellen und selbstjustiertem Iso
lationsgarben 180 abgeschlossen und die nachfolgenden Prozeß
schritte dienen dazu, den Transistor 110 nach dem bestehenden
Stand der Technik herzustellen, wie er zum Beispiel in der US
Patentschrift 5,867,420 beschrieben wird.
In Fig. 6a wird die Herstellung der Variante eines Speichers
mit Speicherzellen und selbstjustiertem Isolationsgarben 180
nach Fig. 4 beschrieben, die sich an das Prozeßstadium aus
Fig. 5d anschließt. Es wird die Isolationsgrabenverkleidung
435 durch thermische Oxidation gebildet. Sie dient zur Ver
meidung von Grenzflächenzuständen und daraus resultierenden
Leckströmen. Die Isolationsgrabenverkleidung 435 ist typi
scherweise 2 bis 15 nm dick. Anschließend wird eine Isolati
onsgrabenzwischenschicht 436 (Liner) gebildet, um die Spei
cherzeit der Speicherzellen zu verlängern und die Auffrisch
frequenz zu erniedrigen. Dabei wird die Isolationsgrabenzwi
schenschicht typischerweise aus Nitrid oder Oxynitrid herge
stellt, was zum Beispiel mit einem CVD-Prozeß oder einem
LPCVD-Prozeß durchgeführt werden kann. Typischerweise wird
die Isolationsgrabenzwischenschicht 436 2 bis 15 nm dick abge
schieden. Die Bildung der Isolationsgrabenzwischenschicht 436
wird so in den Prozeßablauf zur Bildung des Isolationsgrabens
180 integriert, daß das Substrat nicht aus der Prozessie
rungsanlage entfernt werden muß. Anschließend wird die Isola
tionsgrabenfüllung 440 abgeschieden, was mit den bereits zu
Fig. 5a bis Fig. 5f erläuterten Prozeßschritten durchge
führt wird.
Damit ist das Verfahren zur Herstellung einer zweiten Varian
te eines Speichers mit Speicherzellen und Isolationsgraben
180 abgeschlossen und die nachfolgenden Prozeßschritte dienen
dazu, den Transistor nach dem bestehenden Stand der Technik
herzustellen.
Claims (15)
1. Ein Speicher mit
- - Einer Speicherzelle (100), die in einem Substrat (101) ge bildet ist;
- - wobei die Speicherzelle (100) einen Grabenkondensator (160) und einen Transistor (110) aufweist;
- - wobei der Transistor (110) ein Gate (112), ein Drain- Gebiet (113) und ein Source-Gebiet (114) aufweist, welches elektrisch an den Grabenkondensator (160) angeschlossen ist,
2. Ein Speicher nach Anspruch 1,
dadurch gekennzeichnet,
daß der Isolationsgraben (180) vollständig außerhalb des Gra
bens (108) liegt.
3. Ein Speicher nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß ein Isolationskragen (168), der einen Bereich (501) des
Grabens (108) umschließt, in dem Graben (108) eine gleichmä
ßige Höhe aufweist.
4. Ein Speicher nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß eine leitende Grabenfüllung (161) in dem von dem Isolati
onskragen (168) umschlossenen Bereich (501) des Grabens (108)
eine gleichmäßige Grabenfüllungsbreite (500) aufweist.
5. Ein Speicher nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß der Isolationsgraben (180) ein Grabendeckeldielektrikum
(430) oberhalb der leitenden Grabenfüllung (161) aufweist.
6. Ein Speicher nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß der Isolationsgraben (180) mit einer Isolationsgrabenver
kleidung (435) verkleidet ist.
7. Ein Speicher nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß der Isolationsgraben (180) mit einer Isolationsgrabenzwi
schenschicht (436) verkleidet ist.
8. Ein Speicher nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß der Isolationsgraben (180) mit einer Isolationsgrabenfül
lung (440) gefüllt ist.
9. Ein Speicher nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet,
daß das Grabendeckeldielektrikum (430) aus Oxid, Nitrid oder
Oxynitrid besteht, daß die Isolationsgrabenverkleidung (435)
aus Oxid, Nitrid oder Oxynitrid besteht, daß die Isolations
grabenzwischenschicht (436) aus Nitrid besteht und/oder daß
die Isolationsgrabenfüllung (440) aus Oxid, Nitrid, Oxynitrid
oder Polysilizium besteht.
10. Verfahren zur Bildung einer Speicherzelle eines Speichers
mit den Schritten:
- - Bilden eines Grabens (108) in einem Substrat (101)
- - Bilden eines Isolationskragens (168) in dem Graben (108)
- - Bilden einer dielektrischen Schicht (164) in dem Graben (108)
- - Füllen des Grabens (108) mit einer leitenden Grabenfüllung (161)
- - Bilden eines Isolationsgrabens (180)
- - Bilden eines Transistors (110)
11. Verfahren nach Anspruch 10,
dadurch gekennzeichnet,
daß nach dem Füllen des Grabens (108) mit der leitenden Gra
benfüllung (161) ein Grabendeckeldielektrikum (430) gebildet
wird.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet,
daß das Grabendeckeldielektrikum (430) beim Bilden des Isola
tionsgrabens (180) als Ätzmaske dient.
13. Verfahren nach einem der Ansprüche 10 bis 12,
gekennzeichnet durch
Bilden einer Isolationsgrabenverkleidung (435).
14. Verfahren nach einem der Ansprüche 10 bis 13,
gekennzeichnet durch
Bilden einer Isolationsgrabenzwischenschicht (436).
15. Verfahren nach einem der Ansprüche 10 bis 14,
gekennzeichnet durch
Füllen des Isolationsgrabens (180) mit einer Isolationsgra
benfüllung (440).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944011A DE19944011B4 (de) | 1999-09-14 | 1999-09-14 | Verfahren zur Bildung mindestens zweier Speicherzellen eines Halbleiterspeichers |
PCT/DE2000/003154 WO2001020643A2 (de) | 1999-09-14 | 2000-09-11 | Verfahren zur herstellung eines speichers mit einer speicherzelle und einem isolationsgraben |
TW089118682A TW523910B (en) | 1999-09-14 | 2000-09-13 | Method to form at least two memory-cells of a semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944011A DE19944011B4 (de) | 1999-09-14 | 1999-09-14 | Verfahren zur Bildung mindestens zweier Speicherzellen eines Halbleiterspeichers |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19944011A1 true DE19944011A1 (de) | 2001-03-22 |
DE19944011B4 DE19944011B4 (de) | 2007-10-18 |
Family
ID=7921984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944011A Expired - Fee Related DE19944011B4 (de) | 1999-09-14 | 1999-09-14 | Verfahren zur Bildung mindestens zweier Speicherzellen eines Halbleiterspeichers |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE19944011B4 (de) |
TW (1) | TW523910B (de) |
WO (1) | WO2001020643A2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003001593A3 (en) * | 2001-06-22 | 2003-12-04 | Infineon Technologies Ag | Sti process for dram |
DE10337561B4 (de) * | 2002-08-19 | 2007-12-27 | Infineon Technologies Richmond Lp | Herstellungsverfahren für ein DRAM mit verbessertem Leckstromverhalten |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4801988A (en) * | 1986-10-31 | 1989-01-31 | International Business Machines Corporation | Semiconductor trench capacitor cell with merged isolation and node trench construction |
US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
EP0852396A2 (de) * | 1996-12-20 | 1998-07-08 | Siemens Aktiengesellschaft | Speicherzelle mit Vertikalem Transistor und Grabenkondensator |
US5831301A (en) * | 1998-01-28 | 1998-11-03 | International Business Machines Corp. | Trench storage dram cell including a step transfer device |
US5905279A (en) * | 1996-04-09 | 1999-05-18 | Kabushiki Kaisha Toshiba | Low resistant trench fill for a semiconductor device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930003857B1 (ko) * | 1987-08-05 | 1993-05-14 | 마쯔시다덴기산교 가부시기가이샤 | 플라즈마 도우핑방법 |
US5250829A (en) * | 1992-01-09 | 1993-10-05 | International Business Machines Corporation | Double well substrate plate trench DRAM cell array |
US5895255A (en) * | 1994-11-30 | 1999-04-20 | Kabushiki Kaisha Toshiba | Shallow trench isolation formation with deep trench cap |
US5643823A (en) * | 1995-09-21 | 1997-07-01 | Siemens Aktiengesellschaft | Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures |
US5867420A (en) * | 1997-06-11 | 1999-02-02 | Siemens Aktiengesellschaft | Reducing oxidation stress in the fabrication of devices |
US6762447B1 (en) * | 1999-02-05 | 2004-07-13 | Infineon Technologies North America Corp. | Field-shield-trench isolation for gigabit DRAMs |
US6184107B1 (en) * | 1999-03-17 | 2001-02-06 | International Business Machines Corp. | Capacitor trench-top dielectric for self-aligned device isolation |
-
1999
- 1999-09-14 DE DE19944011A patent/DE19944011B4/de not_active Expired - Fee Related
-
2000
- 2000-09-11 WO PCT/DE2000/003154 patent/WO2001020643A2/de active Application Filing
- 2000-09-13 TW TW089118682A patent/TW523910B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4801988A (en) * | 1986-10-31 | 1989-01-31 | International Business Machines Corporation | Semiconductor trench capacitor cell with merged isolation and node trench construction |
US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
US5905279A (en) * | 1996-04-09 | 1999-05-18 | Kabushiki Kaisha Toshiba | Low resistant trench fill for a semiconductor device |
EP0852396A2 (de) * | 1996-12-20 | 1998-07-08 | Siemens Aktiengesellschaft | Speicherzelle mit Vertikalem Transistor und Grabenkondensator |
US5831301A (en) * | 1998-01-28 | 1998-11-03 | International Business Machines Corp. | Trench storage dram cell including a step transfer device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003001593A3 (en) * | 2001-06-22 | 2003-12-04 | Infineon Technologies Ag | Sti process for dram |
DE10337561B4 (de) * | 2002-08-19 | 2007-12-27 | Infineon Technologies Richmond Lp | Herstellungsverfahren für ein DRAM mit verbessertem Leckstromverhalten |
Also Published As
Publication number | Publication date |
---|---|
WO2001020643A2 (de) | 2001-03-22 |
WO2001020643A3 (de) | 2001-10-04 |
DE19944011B4 (de) | 2007-10-18 |
TW523910B (en) | 2003-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19842665C2 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen | |
DE19930748C2 (de) | Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip | |
DE19521489B4 (de) | Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen | |
DE3880750T2 (de) | Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür. | |
DE19944012B4 (de) | Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren | |
DE19941148B4 (de) | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung | |
EP1170804A2 (de) | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren | |
DE69910293T2 (de) | Verfahren mit verbesserter Kontrollierbarkeit einer vergrabenen Schicht | |
DE10040464A1 (de) | Grabenkondensator und Verfahren zu seiner Herstellung | |
EP0971414A1 (de) | Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren | |
DE10019090A1 (de) | Grabenkondensator sowie dazugehöriges Herstellungsverfahren | |
DE10014920C1 (de) | Verfahren zur Herstellung eines Grabenkondensators | |
DE19946719A1 (de) | Grabenkondensator und Verfahren zu seiner Herstellung | |
DE10352068B4 (de) | Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität | |
EP1125328B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung | |
DE10045694A1 (de) | Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung | |
DE19832095C1 (de) | Stapelkondensator-Herstellungsverfahren | |
DE19929211B4 (de) | Verfahren zur Herstellung eines MOS-Transistors sowie einer DRAM-Zellenanordung | |
DE19843641A1 (de) | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren | |
DE10242877A1 (de) | Halbleitersubstrat sowie darin ausgebildete Halbleiterschaltung und zugehörige Herstellungsverfahren | |
DE10027913A1 (de) | Speicherzelle mit einem Grabenkondensator | |
DE10030696B4 (de) | Integrierte Schaltungsanordnung mit zumindest einem vergrabenen Schaltungselement und einer Isolationsschicht sowie Verfahren zu deren Herstellung | |
DE10261308A1 (de) | Bildung einer PBL-SiN-Barriere mit hohem Streckungsverhältnis | |
DE102004006028B4 (de) | Verfahren zum Herstellen von Grabenkondensatoren | |
DE69834886T2 (de) | Vertikaler Transistor implementiert in einer Speicherzelle mit Grabenkondensator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ON | Later submitted papers | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8339 | Ceased/non-payment of the annual fee |