DE19935131A1 - Method for eliminating redepositions on a wafer and wafer that is free of redepositions - Google Patents
Method for eliminating redepositions on a wafer and wafer that is free of redepositionsInfo
- Publication number
- DE19935131A1 DE19935131A1 DE19935131A DE19935131A DE19935131A1 DE 19935131 A1 DE19935131 A1 DE 19935131A1 DE 19935131 A DE19935131 A DE 19935131A DE 19935131 A DE19935131 A DE 19935131A DE 19935131 A1 DE19935131 A1 DE 19935131A1
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- protective layer
- dielectric
- redepositions
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims abstract description 25
- 239000000126 substance Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000000746 purification Methods 0.000 claims 1
- 238000004140 cleaning Methods 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000011224 oxide ceramic Substances 0.000 description 3
- 229910052574 oxide ceramic Inorganic materials 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- VFMMPHCGEFXGIP-UHFFFAOYSA-N 7,8-Benzoflavone Chemical compound O1C2=C3C=CC=CC3=CC=C2C(=O)C=C1C1=CC=CC=C1 VFMMPHCGEFXGIP-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- IBKKDOSOWNXUPK-UHFFFAOYSA-N [O].FC(F)(F)F Chemical compound [O].FC(F)(F)F IBKKDOSOWNXUPK-UHFFFAOYSA-N 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- JGJLWPGRMCADHB-UHFFFAOYSA-N hypobromite Inorganic materials Br[O-] JGJLWPGRMCADHB-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- FHHJDRFHHWUPDG-UHFFFAOYSA-N peroxysulfuric acid Chemical compound OOS(O)(=O)=O FHHJDRFHHWUPDG-UHFFFAOYSA-N 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Beseitigung von Redepositionen auf einem Wafer sowie einen Wafer, der frei von Redepositionen ist. Die Entfernung der Redepositionen am Wafer findet nach Aufbringung einer Schutzschicht auf der Topelektrode und den Grenzflächen der Topelektrode mit dem Dielektrikum statt, so daß diese Bereiche durch die naßchemischen Mittel, durch die die Redepositionen einzig wirkungsvoll beseitigt werden können, nicht beschädigt werden.The invention relates to a method for eliminating redepositions on a wafer and to a wafer that is free of redepositions. The removal of the redepositions on the wafer takes place after a protective layer has been applied to the top electrode and the interfaces of the top electrode with the dielectric, so that these areas are not damaged by the wet chemical means by which the redepositions can only be effectively removed.
Description
Die Erfindung betrifft ein Verfahren zur Beseitigung von Re depositionen auf einem Wafer sowie einen Wafer, der frei von Redepositionen ist.The invention relates to a method for eliminating Re deposition on a wafer as well as a wafer that is free of Speech positions is.
Bei der plasmachemischen Ätzung einer Schicht eines (ferro
elektrischen) Speicherkondensators mit einer Lackmaske und
reaktiven Gasen bilden sich in der Regel Redepositionen. So
werden Seitenwandpolymere aus Bestandteilen der zu ätzenden
Schichten, dem Lack und den Ätzgasen bezeichnet. Diese Verun
reinigungen können die Höhe der Lackmaske erreichen. Werden
sie auf der geätzten Struktur belassen, so können folgende
Probleme auftauchen:
Redepositions are usually formed during the plasma-chemical etching of a layer of a (ferroelectric) storage capacitor with a resist mask and reactive gases. Side wall polymers are made up of components of the layers to be etched, the lacquer and the etching gases. These contaminants can reach the height of the paint mask. If they are left on the etched structure, the following problems can arise:
- - Kontamination des Speicherdielektrikums durch Diffusion- Contamination of the storage dielectric by diffusion
- - Kurzschluß bei leitfähigen Redepositionen- Short circuit in conductive speech positions
- - Veränderung der Topologie des Bauelements.- Change the topology of the component.
Redepositionen, die sich nach dem plasmachemischen Ätzen der Bottomelektrode gebildet haben, werden naßchemisch entfernt. Dies ist möglich, da der Schichtaufbau Träger, Barriere schicht und Bottomelektrode so stabil ist, daß er den naßche mischen Reinigungsschritt verträgt.Redepositions that arise after the plasma chemical etching of the Bottom electrode have been formed, are removed by wet chemistry. This is possible because the layer structure supports, barrier layer and bottom electrode is so stable that it is wet mix cleaning step tolerates.
Die Entfernung von Redepositionen, die sich nach dem Plas maätzen des Dielektrikums gebildet haben, wäre naßchemisch, d. h. durch Einwirkung von hydroxylhaltigen Strippern (wie EKC-265®), organischen Lösungsmitteln (wie NMP (N-methyl pyr rolidon) und/oder Säuren (wie HF, Flußsäure, BHF, Ammonium fluorid, gepufferte HF oder Caro'sche Säure, H2SO4 und H2O2) oder Entwickler (z. B. 5% Tetramethylammoniumhydroxid in H2O) entfern- oder reduzierbar, jedoch ist diese Behandlung nicht empfehlenswert, weil es dabei zur Ablösung der Topelektrode und/oder des ganzen Waferaufbaus kommen kann.The removal of redepositions that formed after plasma etching of the dielectric would be wet chemical, i.e. by the action of hydroxyl-containing strippers (such as EKC-265®), organic solvents (such as NMP (N-methyl pyrrolidone) and / or acids ( such as HF, hydrofluoric acid, BHF, ammonium fluoride, buffered HF or Caro's acid, H 2 SO 4 and H 2 O 2 ) or developer (e.g. 5% tetramethylammonium hydroxide in H 2 O) can be removed or reduced, but is this treatment is not recommended because it can detach the top electrode and / or the entire wafer structure.
Aufgabe der vorliegenden Erfindung ist nun, ein Verfahren zur Beseitigung von Redepositionen, insbesondere auf einer die lektrischen Schicht, zu schaffen, bei dem der Schichtaufbau am Wafer unbeschädigt bleibt. Weiterhin ist es Aufgabe der Erfindung, einen Wafer zur Verfügung zu stellen, der frei von Redepositionen ist.The object of the present invention is now a method for Eliminate speech positions, especially on one of the dielectric layer, in which the layer structure remains undamaged on the wafer. It is also the task of Invention to provide a wafer free of Speech positions is.
Gegenstand der Erfindung ist ein Verfahren zur Beseitigung von Redepositionen auf einem Wafer, bei dem vor einer Ätzung und einem naßchemischen Reinigungsschritt, der zur Beseiti gung der Redepositionen führt, eine Schutzschicht zumindest über Teile des Wafers aufgebracht wird.The invention relates to a method for elimination of speech positions on a wafer, in which before an etching and a wet chemical cleaning step, which is for elimination leads the speech positions, at least a protective layer is applied over parts of the wafer.
Weiterhin ist Gegenstand der Erfindung ein Wafer, der im we sentlichen frei von Redepositionen ist.Furthermore, the invention relates to a wafer, which in the we is substantially free of speech.
"Im wesentlichen frei" bedeutet hier, daß bei der Herstellung Redepositionen nicht in Kauf genommen wurden, sondern daß dann, wenn alle Arbeitsschritte des Herstellungsverfahrens optimal funktioniert haben, keine Redepositionen auf dem Wa fer übrig geblieben sind."Substantially free" here means that during manufacture Speech positions were not accepted, but that then when all the steps in the manufacturing process worked perfectly, no speeches on the wa left over.
Bei einer bevorzugten Ausgestaltung des Verfahrens ist die Schutzschicht aus Siliziumnitrid. Bevorzugt wird das wasser stoffarme LPCVD-Nitrid verwendet. Geeignet sind aber auch an dere Nitride, wie z. B. ein Plasmanitrid, das mit einer P5000 abgeschieden wird. Die Höhe der aufgebrachten Schicht kann variieren, jedoch wird generell an eine Höhe zwischen 10 und 100 nm, bevorzugt zwischen 15 und 80 nm und insbesondere be vorzugt zwischen 30 und 50 nm gedacht. Die Höhe sollte so be messen sein, daß die Topelektrode und die Grenzflächen zum Dielektrikum zwar optimal geschützt sind, aber Gesamtstärke und Streß des Wafers im Falle der Beibehaltung der Schutz schicht nicht zu stark beeinflußt werden. Andererseits soll die Schicht leicht wieder entfernbar bleiben für den Fall, daß die Schutzschicht nach der Entfernung der Redepositionen auch entfernt wird. Im Grunde wird also immer eine möglichst dünne Schutzschicht angestrebt.In a preferred embodiment of the method, the Protective layer made of silicon nitride. Water is preferred low-LPCVD nitride used. But are also suitable their nitrides, such as. B. a plasma nitride with a P5000 is deposited. The height of the applied layer can vary, however, is generally at a height between 10 and 100 nm, preferably between 15 and 80 nm and in particular be preferably between 30 and 50 nm. The height should be like this measure that the top electrode and the interfaces to Dielectric are optimally protected, but overall strength and stress the wafer in the case of maintaining protection layer should not be influenced too much. On the other hand, should the layer remains easily removable in case that the protective layer after removal of the speech positions is also removed. Basically, one is always as possible aimed for a thin protective layer.
Nach einer Ausgestaltung wird die Schutzschicht vor dem Ät zen, bei dem die Redepositionen entstehen, aufgebracht. In diesem Fall wird die Schutzschicht auch mitgeätzt.According to one embodiment, the protective layer before the etching zen, in which the speech positions arise. In In this case, the protective layer is also etched.
Bevorzugt wird die Entfernung der Redepositionen mit EKC-265 oder einem ähnlichem Stripper vollzogen. Die Behandlungszeit kann variieren, beträgt jedoch in der Regel weniger als eine Stunde, insbesondere weniger als 30 Minuten. Die Temperatur kann ebenfalls variieren, jedoch beträgt sie normalerweise weniger als 80°C und ist höher als Raumtemperatur.The removal of the speech positions with EKC-265 is preferred or a similar stripper. The treatment time can vary, but is usually less than one Hour, especially less than 30 minutes. The temperature can also vary, but it is usually less than 80 ° C and is higher than room temperature.
Nach einer Ausgestaltung des Verfahrens wird die Schutz schicht nach der Entfernung der Redepositionen zur Silizium oxidschicht aufoxidiert und/oder entfernt. Zur Entfernung eignet sich ein Plasmaprozeß, bevorzugt wird hierbei ein isotroper Downstream-Reaktor vom Typ Strata eingesetzt, der mit einer Sauerstoff-Tetrafluormethan-Chemie betrieben wird. Alternativ kann auch eine Plasmaätzkammer, z. B. eine MxP me tal etch kammer an einem P5000 Mainframe, verwendet werden. Beispielhafte Plasmaätzbedingungen sind dann 150 mTorr, 60 Gauss, 350 W, 45 sccm Tetrafluormethan-Fluß, 90 sccm Sauer stoff-Fluß; Ätzzeit für 50 nm Siliziumnitrid beträgt etwa 50 sec.After the procedure has been designed, the protection layer after removing the redepositions to the silicon oxide layer oxidized and / or removed. For removal a plasma process is suitable; isotropic downstream reactor of the Strata type, which is operated with an oxygen tetrafluoromethane chemistry. Alternatively, a plasma etching chamber, e.g. B. an MxP me tal etch chamber on a P5000 mainframe. Exemplary plasma etching conditions are then 150 mTorr, 60 Gauss, 350 W, 45 sccm tetrafluoromethane flow, 90 sccm acid fabric flow; Etching time for 50 nm silicon nitride is approximately 50 sec.
Nach einer anderen Ausgestaltung des Verfahrens wird die Schutzschicht auf dem Wafer belassen. Dort kann sie dann un ter Umständen als Wasserstoffbarriere über dem Kondensator in späteren Prozessen dienen.According to another embodiment of the method, the Leave the protective layer on the wafer. There she can then un under certain circumstances as a hydrogen barrier over the capacitor in serve later processes.
Nach einer Ausgestaltung des Verfahrens wird die Schutz schicht zusammen mit dem Dielektrikum geätzt. Dazu werden zu nächst mit einer Lackmaske Strukturen definiert. Bei dieser gemeinsamen Ätzung kann eine MxP Metal Ätzkammer an einem P5000 mainframe verwendet werden. Beispielhafte Plasmaätzbe dingungen sind 10 mTorr, 80 Gauss, 750 W, 50 sccm Bromwasser stoff-Fluß, Ätzzeit für 50 nm Nitrid und 180 nm SBT etwa 150 sec.After the procedure has been designed, the protection layer etched together with the dielectric. To do this, too next defined structures with a paint mask. At this MxP Metal Etching Chamber on a common etch P5000 mainframe can be used. Exemplary plasma etch conditions are 10 mTorr, 80 Gauss, 750 W, 50 sccm bromine water material flux, etching time for 50 nm nitride and 180 nm SBT about 150 sec.
Nach einer anderen Ausgestaltung des Verfahrens wird die Schutzschicht getrennt von dem Ätzschritt des Dielektrikums geätzt, so daß zwischen den beiden Ätzschritten die Gase und/oder andere Plasmabedingungen geändert werden können.According to another embodiment of the method, the Protective layer separate from the etching step of the dielectric etched so that the gases between the two etching steps and / or other plasma conditions can be changed.
Bevorzugt handelt es sich bei dem Substrat um einen Wafer mit ferroelektrischen Speicherkondensatoren. Dabei ist bevorzugt SBT (SrBi2Ta2O9) das enthaltene Dielektrikum, das durch die Schutzschicht vor Schäden durch die naßchemische Reinigung geschützt werden soll. Anstelle des SBT können auch andere Oxidkeramiken wie beispielsweise BST [(Ba,Sr)TiO3] oder PZT [Pb(Zr,Ti)O3], die dem SBT ähnlich sind und auch durch den naßchemischen Reinigungsschritt gefährdet sind, mit einer Schutzschicht gemäß der Erfindung überzogen werden.The substrate is preferably a wafer with ferroelectric storage capacitors. SBT (SrBi 2 Ta 2 O 9 ) is preferably the dielectric contained, which is to be protected by the protective layer from damage caused by wet chemical cleaning. Instead of the SBT, other oxide ceramics such as BST [(Ba, Sr) TiO 3 ] or PZT [Pb (Zr, Ti) O 3 ], which are similar to the SBT and are also endangered by the wet chemical cleaning step, can be provided with a protective layer of the invention are coated.
Da die Redepositionen aus der Trockenätzung einer Oxidkeramik stammen, ähneln sie dieser in ihrer chemischen Zusammenset zung. Ein Reinigungsmedium, das die Redepositionen entfernt, kann deshalb die Oxidkeramik auch angreifen oder zumindest schädigen.Since the redepositions from the dry etching of an oxide ceramic they are similar in chemical composition tongue. A cleaning medium that removes the speech positions, can therefore attack or at least attack the oxide ceramic damage.
Die Schutzschicht gemäß der Erfindung schützt deshalb auch das Dielektrikum vor einem Angriff von der Oberseite.The protective layer according to the invention therefore also protects the dielectric before an attack from the top.
Im folgenden wird eine Ausführungsform anhand von Figuren nä her erläutert:In the following, an embodiment is based on figures explained here:
Fig. 1 zeigt einen Querschnitt durch einen Wafer nach der Ätzung der dielektrischen Schicht und nach dem Veraschen der Lackmaske. Fig. 1 shows a cross section of a wafer after etching the dielectric layer and after ashing of the resist mask.
Fig. 2 zeigt einen Querschnitt durch einen Wafer, auf den vor der Ätzung eine Schutzschicht aufgebracht wurde. Fig. 2 shows a cross section through a wafer to which a protective layer was applied before the etching.
Fig. 3 zeigt denselben Querschnitt wie 2, nach der naßchemi schen Reinigung und dem Entfernen der Schutzschicht. Fig. 3 shows the same cross section as 2, after the wet chemical cleaning and removal of the protective layer.
In Fig. 1 ist der Aufbau eines Wafers im Querschnitt zu se hen. Zu erkennen ist der Träger 1 (z. B. Siliziumoxid), auf den eine strukturierte Bottomelektrode 2 (z. B. 100-200 nm Platin) aufgebracht ist. An die Bottomelektrode 2 schließt die bereits strukturierte dielektrische Schicht 3 (z. B. SBT SrBi2Ta2O9) an, auf der die Topelektrode 5 (z. B. 100-200 nm Platin) zu erkennen ist, die z. B. mit einem facettierenden und dadurch selbstreinigenden Prozeß strukturiert wurde. Mit dem Pfeil 7 wird auf die Grenzfläche zwischen Topelektrode und der dielektrischen Schicht hingewiesen, die vor der naß chemischen Reinigung geschützt werden soll. An der Kante des Dielektrikums 3 erkennt man die Redeposition 6, die die Topo logie des Wafers stört und die entfernt werden soll, was aber ohne Schutzschicht zu Ablösern führen würde.In Fig. 1, the structure of a wafer can be seen in cross section. The carrier 1 (for example silicon oxide) can be seen, to which a structured bottom electrode 2 (for example 100-200 nm platinum) is applied. The already structured dielectric layer 3 (for example SBT SrBi 2 Ta 2 O 9 ) adjoins the bottom electrode 2 , on which the top electrode 5 (for example 100-200 nm platinum) can be seen, which, for. B. was structured with a faceting and thereby self-cleaning process. The arrow 7 indicates the interface between the top electrode and the dielectric layer, which is to be protected from wet chemical cleaning. At the edge of the dielectric 3 you can see the redeposition 6, which disrupts the topology of the wafer and which is to be removed, but which would lead to detachments without a protective layer.
In Fig. 2 ist derselbe Querschnitt durch den Wafer zu sehen wie in Fig. 1. Vor der Ätzung wurde eine Schutzschicht 4 aufgebracht. Schutzschicht und Dielektrikum wurden geätzt und die Lackmaske entfernt. Wie zu sehen ist, bedeckt die Schutzschicht 4 (z. B. eine Siliziumnitridschicht von 30-50 nm) die Topelektrode und die Grenzflächen zwischen der Tope lektrode und dem Dielektrikum. Fig. 2 zeigt den Wafer in dem Zustand, in dem er unbeschadet einem naßchemischen Reini gungsschritt zur Entfernung der unerwünschten Redepositionen der Dielektrikumsätzung übersteht. Der naßchemische Reini gungsschritt umfaßt beispielsweise eine Behandlung mit EKC- 265, NMP (N-methyl pyrrolidon) und/oder Flußsäure.In FIG. 2, the same cross-section can be seen through the wafer as shown in Fig. 1. Before etching, a protective layer 4 has been applied. The protective layer and dielectric were etched and the paint mask removed. As can be seen, the protective layer 4 (e.g. a silicon nitride layer of 30-50 nm) covers the top electrode and the interfaces between the top electrode and the dielectric. Fig. 2 shows the wafer in the state in which it survives a wet chemical cleaning step to remove the undesired redeposition of the dielectric etching undamaged. The wet chemical cleaning step includes, for example, treatment with EKC-265, NMP (N-methyl pyrrolidone) and / or hydrofluoric acid.
Fig. 3 schließlich zeigt den Wafer nachdem durch den Reini gungsschritt die Redeposition 6 beseitigt wurde. Die Naßrei nigung wurde z. B. mit EKC-265 I5 min bei 65°C durchgeführt. Ebenfalls entfernt wurde anschließend die Schutzschicht 4. Übriggeblieben ist ein Wafer mit einer optimalen Topologie und ohne Verunreinigungen, die in die verschiedenen Schichten ein- und/oder durch diffundieren können. Fig. 3 finally shows the wafer after the speech position 6 has been eliminated by the cleaning step. The wet cleaning was z. B. with EKC-265 I5 min at 65 ° C. The protective layer 4 was also subsequently removed. What remains is a wafer with an optimal topology and without impurities that can diffuse into and / or through the different layers.
Claims (10)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19935131A DE19935131B4 (en) | 1999-07-27 | 1999-07-27 | Method for eliminating redepositions from a wafer |
| PCT/DE2000/002394 WO2001008203A1 (en) | 1999-07-27 | 2000-07-21 | Method for removing redepositions on a wafer and wafer which is devoid of redepositions |
| TW089114946A TW475219B (en) | 1999-07-27 | 2000-10-24 | Method to remove the re-depositions on a wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19935131A DE19935131B4 (en) | 1999-07-27 | 1999-07-27 | Method for eliminating redepositions from a wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19935131A1 true DE19935131A1 (en) | 2001-02-08 |
| DE19935131B4 DE19935131B4 (en) | 2006-01-26 |
Family
ID=7916151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19935131A Expired - Fee Related DE19935131B4 (en) | 1999-07-27 | 1999-07-27 | Method for eliminating redepositions from a wafer |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE19935131B4 (en) |
| TW (1) | TW475219B (en) |
| WO (1) | WO2001008203A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1306895A2 (en) * | 2001-09-26 | 2003-05-02 | Sharp Kabushiki Kaisha | Method of metal oxide thin film cleaning |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0250611B1 (en) * | 1986-06-21 | 1990-12-19 | Deutsche ITT Industries GmbH | Process for eliminating a patterned masking layer |
| DE4034868C2 (en) * | 1990-11-02 | 1995-02-16 | Itt Ind Gmbh Deutsche | Process for selective metal deposition in the production of semiconductor components |
| EP0865079A2 (en) * | 1997-03-13 | 1998-09-16 | Applied Materials, Inc. | A method for removing redeposited veils from etched platinum surfaces |
| DE19728474A1 (en) * | 1997-07-03 | 1999-01-07 | Siemens Ag | Electrode arrangement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5443688A (en) * | 1993-12-02 | 1995-08-22 | Raytheon Company | Method of manufacturing a ferroelectric device using a plasma etching process |
| KR100413649B1 (en) * | 1996-01-26 | 2004-04-28 | 마츠시타 덴끼 산교 가부시키가이샤 | Method of manufacturing semiconductor devices |
| US5849639A (en) * | 1997-11-26 | 1998-12-15 | Lucent Technologies Inc. | Method for removing etching residues and contaminants |
-
1999
- 1999-07-27 DE DE19935131A patent/DE19935131B4/en not_active Expired - Fee Related
-
2000
- 2000-07-21 WO PCT/DE2000/002394 patent/WO2001008203A1/en active Application Filing
- 2000-10-24 TW TW089114946A patent/TW475219B/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0250611B1 (en) * | 1986-06-21 | 1990-12-19 | Deutsche ITT Industries GmbH | Process for eliminating a patterned masking layer |
| DE4034868C2 (en) * | 1990-11-02 | 1995-02-16 | Itt Ind Gmbh Deutsche | Process for selective metal deposition in the production of semiconductor components |
| EP0865079A2 (en) * | 1997-03-13 | 1998-09-16 | Applied Materials, Inc. | A method for removing redeposited veils from etched platinum surfaces |
| DE19728474A1 (en) * | 1997-07-03 | 1999-01-07 | Siemens Ag | Electrode arrangement |
Non-Patent Citations (2)
| Title |
|---|
| JP 11012682 A. In: Patent Abstracts of Japan * |
| YOO, W.J. et.al.: Control of Etch Slope during etching of Pt in Ar/Cl¶2¶/O¶2¶ Plasmas. In: Jpn.J.Appl.Phys., Vol. 35, Part 1, No. 4B, April 1996, pp. 2501-4 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1306895A2 (en) * | 2001-09-26 | 2003-05-02 | Sharp Kabushiki Kaisha | Method of metal oxide thin film cleaning |
| EP1306895A3 (en) * | 2001-09-26 | 2004-07-28 | Sharp Kabushiki Kaisha | Method of metal oxide thin film cleaning |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001008203A1 (en) | 2001-02-01 |
| DE19935131B4 (en) | 2006-01-26 |
| TW475219B (en) | 2002-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69935100T2 (en) | Process for etching a metallization by means of a hard mask | |
| DE69308822T2 (en) | Process for etching aluminum and its alloys using an etchant containing HC1, C1 and N2 | |
| EP1733421B1 (en) | Aqueous solution and use of said solution for removing post-etch residue of semiconductor substrates | |
| DE60124487T2 (en) | Method for cleaning after etching | |
| DE2640511B2 (en) | Method and device for the selective etching of an aluminum layer | |
| DE4123711C2 (en) | Method for avoiding the formation of precipitates after the end of a plasma dry etching and method for plasma dry etching of semiconductor substrate wafers | |
| DE10256964A1 (en) | Ir and PZT plasma etching using a hard mask and a chemical composition of CL¶2¶ / N¶2¶ / O¶2¶ and CL¶2¶ / CHF¶3¶ / O¶2¶ | |
| EP0901157B1 (en) | Patterning process | |
| AT409429B (en) | METHOD FOR ETCH TREATING SEMICONDUCTOR SUBSTRATES FOR THE EXPLOSION OF A METAL LAYER | |
| EP0907203A2 (en) | Patterning method | |
| DE69933025T2 (en) | CLEANING LIQUID AND CLEANING METHOD FOR SEMICONDUCTOR MACHINING COMPONENTS | |
| DE10301243A1 (en) | Method for producing an integrated circuit arrangement, in particular with a capacitor arrangement, and integrated circuit arrangement | |
| EP1490899B1 (en) | Composition for removing sidewall residues | |
| DE19717363C2 (en) | Manufacturing process for a platinum metal structure using a lift-off process and use of the manufacturing process | |
| DE19935131B4 (en) | Method for eliminating redepositions from a wafer | |
| DE10338292A1 (en) | Etching metal layer for semiconductor device, comprises etching exposed portions of metal layer with etching gas formed by mixing chlorine and nitrogen | |
| DE19911150C1 (en) | Microelectronic structure, especially semiconductor memory, production comprising physically etching a conductive layer from a substrate such that removed material is transferred onto a layer structure side wall | |
| DE3625597A1 (en) | ETCHING AGENT FOR REMOVING SEPARATE MATERIALS FROM DEVICES AND ACCESSORIES FOR CHEMICAL VAPOR SEPARATION AND CLEANING METHOD FOR THESE OBJECTS | |
| DE112004000192T5 (en) | Hard mask with high selectivity for IR barrier layers for the production of a ferroelectric capacitor | |
| DE2239145A1 (en) | METHOD FOR TREATMENT OF SEMICONDUCTOR MATERIALS MADE OF III-V COMPOUNDS | |
| DE10025550A1 (en) | Plasma etching process used in the production of Fe-RAMs comprises applying a polyimide mask before the structure is etched | |
| DE10058886C1 (en) | Production of an integrated semiconductor product used as ferroelectric random access memories comprises forming semiconductor wafer, molding connections, exposing the connections, applying protective layer and polishing | |
| DE112004001585T5 (en) | Fence-free etching of an iridium barrier with a steep slope angle | |
| EP1554753B1 (en) | Method for producing a stepped edge profile out of a layered construction | |
| KR100248154B1 (en) | Etchant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
| 8339 | Ceased/non-payment of the annual fee |