DE19934297C1 - Integrierte Halbleiterschaltung mit erhöhter Betriebsspannung für programmierbare Elemente (z.B. zur Konfigurierung) - Google Patents

Abstract

Eine integrierte Halbleiterschaltung (1) weist einen Transistor (T) vom Typ NMOS auf, der in einer Wanne (W) von einem p-Leitfähigkeitstyp in einem Substrat (Sb) vom p-Leitfähigkeitstyp angeordnet ist. Die Wanne (W) ist von dem Substrat (Sb) elektrisch isoliert. Die Halbleiterschaltung (1) enthält ferner eine Steuerschaltung (50) mit variablem Ausgangssignal (51). Der Wannenanschluß (B) des Transistors (T) ist mit dem Ausgangssignal (51) der Steuerschaltung (50) verbunden. Der Transistor (T) ist in einem entsprechenden Betriebsmodus der Halbleiterschaltung (1), in dem eine erhöhte Betriebsspannung (V2, IN2) am Transistor (T) anliegt, durch Anheben seines Wannenpotentials vor dauerhaftem Schaden geschützt.

Description

Die vorliegende Erfindung betrifft eine integrierte Halblei­ terschaltung mit NMOS-Transistoren, die in einem entsprechen­ den Betriebsmodus an einer erhöhten Betriebsspannung anlie­ gen.

Integrierte Halbleiterschaltungen weisen häufig programmier­ bare Elemente zum permanenten Speichern von Daten auf. Insbe­ sondere bei integrierten Speicherschaltungen können dies elektrisch programmierbare Elemente sein, die beispielsweise zum Speichern von Reparaturinformation bezüglich einer Repa­ ratur fehlerhafter Speicherzellen dienen. Die programmierba­ ren Elemente sind am Ende des Herstellungsprozesses der inte­ grierten Schaltung mittels Anlegen einer sogenannten Brenn­ spannung programmierbar.

Zur Programmierung der elektrisch programmierbaren Elemente wird an die Schaltung in einem entsprechenden Betriebsmodus beispielsweise von extern oder intern über, eine Zusatzschal­ tung eine Brennspannung mit einem hohen Potentialpegel ange­ legt. Der Programmiervorgang der programmierbaren Elemente erfolgt dabei mittels einer hohen Spannung oder eines hohen Stromes, die zu einer dauerhaften Veränderung des Leiterbahn­ widerstandes führen, beispielsweise indem eine entsprechende elektrische Fuse zum Schmelzen oder ein Isolator zum Durch­ schlag (sogenannte Antifuse) gebracht wird. In der DE 148 08 525 A1 ist das Prinzip einer derartigen Konfigurierung beschrieben.

Durch das Anliegen der Brennspannung an einer Schaltung zur Programmierung eines programmierbaren Elementes treten an dieser und zum Teil an daran angeschlossenen anderen Schal­ tungen hohe Potentialdifferenzen auf. Um diesen im Vergleich zu nicht betroffenen Schaltungsteilen der integrierten Schal­ tung deutlich erhöhten Potentialdifferenzen standzuhalten, ist es notwendig, die an der erhöhten Spannung anliegenden Schaltungselemente der betreffenden Schaltung ausreichend zu dimensionieren. Bei der Anwendung neuerer Technologien mit abnehmenden Strukturgrößen und geringeren Gateoxiddicken ist es meist nicht mehr möglich, die betroffenen Schaltungsele­ mente so auszulegen, daß sie der erhöhten Potentialdifferenz standhalten können.

Integrierte Halbleiterschaltungen beinhalten häufig Transi­ storen in NMOS-Technologie. NMOS-Transistoren sind üblicher­ weise in ein Substrat mit einer Grunddotierung vom p-Leit­ fähigkeitstyp aufgebracht. Demnach befinden sich darin die Zonen mit den Drainanschlüssen und Sourceanschlüssen mit ei­ ner jeweiligen Dotierung vom n-Leitfähigkeitstyp sowie der Kanal mit dem Gateanschluß. Im Substrat unterhalb des Kanals befindet sich häufig ein vierter Anschluß des Transistors, der auch als Bulkanschluß bezeichnet wird. Das Substrat, in das ein NMOS-Transistor aufgebracht ist, ist üblicherweise mit einem festen Bezugspotential der integrierten Schaltung verbunden. Ist der Transistor nicht von dem, übrigen Substrat der integrierten Schaltung elektrisch isoliert, liegt sein Bulkanschluß demzufolge ebenfalls an dem Bezugspotential an. Liegt an einem der anderen Anschlüsse des Transistors bei­ spielsweise eine oben genannte Brennspannung an, kann der Transistor aufgrund der erhöhten Potentialdifferenz zwischen dem entsprechenden Anschluß des Transistors und dessen Bul­ kanschluß dauerhaften Schaden nehmen. Die Folge ist meist ein Funktionsfehler der Halbleiterschaltung, wie dies z. B. in der DE 148 27 938 A1 beschrieben ist. Aus der DE 148 27 938 A1 ist es ferner bekannt, das Wannenpotential von MOS-Transistoren einer Halb­ leiterschaltung für verschiedene Betriebsmodi unterschiedlich zu wählen.

Die Aufgabe der vorliegenden Erfindung ist es, eine Halblei­ terschaltung anzugeben, die einen Transistor vom Typ NMOS enthält und die den in einem entsprechenden Betriebsmodus an einer erhöhten Eingangsspannung oder Versorgungsspannung an­ liegenden Transistor vor Schaden schützt.

Die Aufgabe wird gelöst durch eine integrierte Halbleiter­ schaltung gemäß Patentanspruch 1. Vorteilhafte Aus- und Wei­ terbildungen sind Gegenstand abhängiger Ansprüche.

Die integrierte Halbleiterschaltung weist einen Transistor vom Typ NMOS auf, der in einer Wanne von einem p-Leitfähig­ keitstyp angeordnet ist, die ihrerseits in einem Substrat vom p-Leitfähigkeitstyp angeordnet ist. Die Wanne ist von dem Substrat elektrisch isoliert, was in der Herstellung bei­ spielsweise durch einen sogenannten vergrabenen Wannenprozeß erreicht wird. Die Halbleiterschaltung weist ferner eine Steuerschaltung mit einem Ausgangssignal auf, dessen Potenti­ al durch die Steuerschaltung veränderbar ist. Ein Wannenan­ schluß der Wanne ist mit dem Ausgangssignal der Steuerschal­ tung verbunden. Der Wannenanschluß bildet den Bulkanschluß des Transistors. Durch das Vorsehen der Steuerschaltung ist es also möglich, daß Potential der Wanne (Bulkpotential) so zu beeinflussen, daß die Potentialdifferenz zwischen der Wan­ ne und den übrigen Anschlüssen des Transistors klein genug ist, um den Transistor vor Schaden zu schützen.

Durch das gezielte Eingreifen in das Bulkpotential von Tran­ sistoren sind keine zusätzlichen einzelnen Schutzschaltungen je Transistor oder zusätzliche Prozeßschritte erforderlich, die den Aufwand zur Herstellung einer integrierten Halblei­ terschaltung zusätzlich erhöhen. Desweiteren ist es möglich, innerhalb einer integrierten Halbleiterschaltung verschiedene. Schaltungsbereiche mit unterschiedlichem Bezugspotential und unterschiedlicher Betriebsspannung zu betreiben. Die Poten­ tiale der verschiedenen Schaltungsbereiche sind untereinander vollständig entkoppelt. Durch gezielte Beeinflussung der Po­ tentialdifferenz zwischen dem Bulkanschluß und den übrigen Anschlüssen eines Transistors ist es weiterhin möglich, auch in den Schaltungsbereichen, die an einer höheren Betriebs­ spannung anliegen, die in den übrigen Schaltungsbereichen an­ gewandten Schaltungselemente gleicher Art zu verwenden. Da­ durch wird der Designprozeß einer integrierten Schaltung ver­ einfacht.

In einer Ausgestaltung der Erfindung weist die Halbleiter­ schaltung einen ersten Betriebsmodus und einen zweiten Be­ triebsmodus auf. Im ersten Betriebsmodus liegt ein erstes Po­ tential einer Betriebsspannung an und das Ausgangssignal der Steuerschaltung weist ein erstes Bezugspotential auf. Im zweiten Betriebsmodus liegt ein zweites Potential einer Be­ triebsspannung an, das höher ist als das erste Potential, und das Ausgangssignal der Steuerschaltung weist ein zweites Be­ zugspotential auf, das höher ist als das erste Bezugspotenti­ al. Liegt an der Halbleiterschaltung also beispielsweise im zweiten Betriebsmodus eine Brennspannung zur Programmierung einer elektrischen Fuse an, wird während des Brennvorgangs durch ein geeignet weites Anheben des Bulkpotentials des NMOS-Transistors durch die Steuerschaltung verhindert, daß eine zu hohe Potentialdifferenz am Transistor auftritt.

In einer Weiterbildung der Erfindung sind die Halbleiter­ schaltung oder Schaltungsteile derselben ausschließlich im ersten Betriebsmodus in ihrer bestimmungsgemäßen Funktion be­ treibbar. Sie umfaßt beispielsweise einen Differenzverstär­ ker. Die verschiedenen Bauformen von Differenzverstärkern weisen prinzipiell die gleiche Grundschaltung bekannter Art auf. Diese enthält zwei Eingangstransistoren, eine Stromquel­ le und eine aktive oder passive Last. Eine Potentialdifferenz der an den zwei Eingangstransistoren anliegenden Eingangs­ signale ruft eine Potentialänderung an einem Ausgang des Dif­ ferenzverstärkers hervor. Die Eingangstransistoren sind in NMOS-Technologie ausgeführt. Im Vergleich zu PMOS-Transisto­ ren weisen diese im allgemeinen eine höhere Verstärkung und einen geringeren Platzbedarf auf. Liegt an dem Steueranschluß eines der Eingangstransistoren in dem zweiten Betriebsmodus ein gegenüber dem ersten Betriebsmodus erhöhtes Eingangs­ signal oder Potential einer Betriebsspannung an, wird eine erhöhte Potentialdifferenz zwischen dem Steueranschluß und dem Bulkanschluß des Transistors durch das Ausgangssignal der Steuerschaltung vermindert.

Desweiteren tritt eine erhöhte Potentialdifferenz zwischen dem Steueranschluß des Transistors und dem Schaltungsknoten auf, an dem die Eingangstransistoren mit der Stromquelle ver­ bunden sind. Um auch diese Potentialdifferenz zu vermindern, ist die Stromquelle im zweiten Betriebsmodus abgeschaltet und der genannte Schaltungsknoten mit dem Ausgangssignal der Steuerschaltung verbunden.

Der Vorteil eines derart realisierten Schutzes ist, daß keine weitere Schutzschaltung zum Schutz des Eingangstransistors notwendig ist, die beispielsweise eine ESD-ähnliche Struktur aufweist und damit einen niederohmigen Schutz darstellt. In dieser Ausführung bleibt der Eingangswiderstand des Diffe­ renzverstärkers hochohmig uni damit die Verlustleistung ge­ ring.

In einer weiteren Weiterbildung sind die Halbleiterschaltung oder Schaltungsteile derselben in beiden Betriebsmodi in ih­ rer bestimmungsgemäßen Funktion betreibbar. Sie weist bei­ spielsweise eine Interverstufe mit einem Schalttransistor vom Typ NMOS auf, dessen Bulkanschluß und Sourceanschluß mitein­ ander verbunden sind. Dadurch wird durch die Steuerschaltung sowohl das Bulkpotential als auch das Sourcepotential im zweiten Betriebsmodus geeignet weit angehoben. Um auch im zweiten Betriebsmodus die bestimmungsgemäße Funktion der In­ verterstufe zu gewährleisten, weist die Halbleiterschaltung eine weitere Steuerschaltung auf, z. B. in der Ausführung ei­ nes sogenannten Level-Shifters, die einen Signalpegel eines angelegten Eingangssignals entsprechend anhebt. Das so ent­ nehmbare Ausgangssignal der weiteren Steuerschaltung ist mit einem Eingangssignal der Inverterstufe verbunden. Dadurch wird neben dem Versorgungspotential und dem Bezugspotential der Inverterstufe auch der Signalpegel des Eingangssignals der Inverterstufe entsprechend angehoben. Die relativen Po­ tentialunterschiede gemäß dem ersten Betriebsmodus, der bei­ spielsweise einem Normalbetrieb entspricht, bleiben dadurch erhalten.

Im folgenden wird die Erfindung anhand der in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen:

Fig. 1 eine Halbleiterschaltung mit schematisch darge­ stellten Schaltungsbereichen mit unterschiedlichen Betriebsspannungen,

Fig. 2 eine Grundschaltung eines Differenzverstärkers mit einer Steuerschaltung zum Anheben des Bulkpoten­ tials eines Transistors,

Fig. 3 eine detailliertere Ausgestaltung der Fig. 2,

Fig. 4 einen Querschnitt eines verwendeten NMOS- Transistors,

Fig. 5 eine Inverterstufe vom Typ CMOS mit einer weiteren Steuerschaltung.

Fig. 1 zeigt eine Halbleiterschaltung 1, die verschiedene Schaltungsbereiche 2 und 3 mit unterschiedlichen Betriebs­ spannungen aufweist. Die Schaltungen bzw. Schaltungselemente des Schaltungsbereichs 2 sind beispielsweise mit einem posi­ tiven Versorgungspotential Vdd und einem Bezugspotential GND betreibbar. Der Schaltungsbereich 3, der von dem Schaltungs­ bereich 2 elektrisch isoliert ist, ist mit einer erhöhten Be­ triebsspannung, beispielsweise eine Brennspannung Vburn, und einem Bezugspotential Vdd betreibbar.

Mit der Erfindung können die Schaltungsbereiche 2 und 3 von­ einander entkoppelt betrieben werden. Es wird beispielsweise bei Anliegen der Betriebsspannungen des Bereichs 2 an der Halbleiterschaltung in einem entsprechenden Betriebsmodus der Bereich 2 betrieben, während der Bereich 3 abgeschaltet ist. Bei Anliegen der Betriebsspannungen des Bereichs 3 in einem anderen Betriebsmodus ist beispielsweise ein umgekehrter Be­ trieb durchführbar. Es ist jedoch auch denkbar, den Bereich 2 und/oder 3 in beiden Betriebsmodi zu betreiben.

Fig. 2 ist eine Ausführungsform einer Grundschaltung eines Differenzverstärkers 10 zu entnehmen, der die Eingangstransi­ storen T sowie eine Stromquelle 30 und ein Lastelement 20 in Form eines Stromspiegels umfaßt. Der Differenzverstärker 10 ist mit dem Lastelement 20 an einem Potential V3 angeschlos­ sen, das beispielsweise einem internen Versorgungspotential Vint entspricht, und mit der Stromquelle 30 an dem Bezugspo­ tential GND der integrierten Schaltung angeschlossen. Das Eingangssignal IN1/IN2 des Differenzverstärkers 10 liegt an dem Gateanschluß G eines der Eingangstransistoren T an, an dem Gateanschluß des anderen Eingangstransistors T ist bei­ spielsweise ein Referenzpotential Vref angelegt. Die Steuer­ schaltung 50, die von einem Signal P gesteuert wird, weist einen Anschluß für ein Ausgangssignal 51 auf, der mit den Bulkanschlüssen B der Transistoren T verbunden ist.

In einem ersten Betriebsmodus (Eingangssignal IN1), der bei­ spielsweise einem Normalbetrieb der integrierten Schaltung entspricht, weist das Ausgangssignal 51 der Steuerschaltung 50 das Bezugspotential GND auf. In einem zweiten Betriebsmo­ dus, der beispielsweise einem Brennvorgang einer zu program­ mierenden elektrischen Fuse entspricht, liegt an dem Gatean­ schluß G des Eingangstransistors T ein gegenüber dem ersten Betriebsmodus erhöhtes Eingangssignal IN2 an. Um eine erhöhte Potentialdifferenz zwischen dem Gateanschluß G und dem Bul­ kanschluß B des Transistors T zu verhindern, weist das Aus­ gangssignal 51 der Steuerschaltung 50 im zweiten Betriebsmo­ dus ein Bezugspotential V3 auf, das gegenüber dem Bezugspo­ tential GND ebenfalls erhöht ist. Die Stromquelle 30 wird im zweiten Betriebsmodus, beispielsweise durch die Steuerschal­ tung 50 gesteuert, abgeschaltet. Um weiterhin eine erhöhte Potentialdifferenz zwischen dem Gateanschluß G und dem Sourceanschluß S des Transistors T zu verhindern, ist der Schaltungsknoten K im zweiten Betriebsmodus mit dem Ausgangs­ signal 51 der Steuerschaltung 50 verbunden. Dies geschieht durch geeignete Verschaltung in der Steuerschaltung 50. Der Differenzverstärker 10 ist im zweiten Betriebsmodus abge­ schaltet.

Fig. 3 zeigt eine detailliertere Ausführungsform der Fig. 2. Über die Transistoren 91, 92 und 93, die von dem Signal P bzw. P gesteuert sind, werden die Bulkanschlüsse B der Tran­ sistoren T bzw. der Knoten K mit den entsprechenden Potentia­ len GND bzw. V3 beaufschlagt.

Fig. 4 zeigt einen Querschnitt eines in Fig. 2 bzw. Fig. 3 verwendeten Transistors T. Dargestellt ist ein Transistor vom Typ NMOS, der in einer Wanne W vom p-Leitfähigkeitstyp ange­ ordnet ist, die ihrerseits in einem Substrat Sb angeordnet ist. Die Wanne W ist durch eine Isolationsschicht I von dem Substrat Sb elektrisch isoliert. Die Zonen n1 und n2 sind mit dem Drainanschluß D bzw. dem Sourceanschluß S des Transistors verbunden. Oberhalb des Kanals nk ist der Gateanschluß G auf­ gebracht. Die Zonen n1 und n2 sind vom n-Leitfähigkeitstyp. Der Kanal nk bildet die Inversionsschicht. Das Substrat Sb, daß vom p-Leitfähigkeitstyp ist, ist mit dem festen Bezugs­ potential GND der integrierten Schaltung verbunden. Durch die Isolationsschicht I ist es möglich, den Wannenanschluß B (Bulkanschluß des NMOS-Transistors) innerhalb der Wanne W von dem Substratanschluß des Substrats Sb zu trennen.

Fig. 5 zeigt einen Inverter 70, der die Schalttransistoren T und TT umfaßt. Der Bulkanschluß B des NMOS-Transistors T ist mit dessen Sourceanschluß S verbunden. Dadurch liegen beide Anschlüsse an der Steuerschaltung 50 an. Der Inverter 70 ist in beiden Betriebsmodi mit einer Versorgungsspannung V1 bzw. einer demgegenüber erhöhten Versorgungsspannung V2 betreib­ bar. Um den Signalpegel des Eingangssignals 71 der Inverter­ stufe 70 geeignet weit anzuheben, ist eine weitere Steuer­ schaltung 60 vorgesehen, die ein Potential eines Eingangs­ signals 61 entsprechend anhebt, welches an einem Anschluß für ein Ausgangssignal 62 entnehmbar ist. Das Ausgangssignal 62 ist mit dem Eingangssignal 71 der Inverterstufe 70 verbunden.

Claims (6)

1. Integrierte Halbleiterschaltung

• - mit einem Transistor (T) vom Typ NMOS, der in einer Wanne (W) von einem p-Leitfähigkeitstyp in einem Substrat (Sb) vom p-Leitfähigkeitstyp angeordnet ist,
• - bei der die Wanne (W) einen Wannenanschluß (B) aufweist und von dem Substrat (Sb) elektrisch isoliert ist,
• - mit einer Steuerschaltung (50) mit einem Anschluß für ein Ausgangssignal (51), dessen Potential durch die Steuerschal­ tung (50) veränderbar ist,
• - bei der der Wannenanschluß (B) mit dem Anschluß für das Ausgangssignal (51) der Steuerschaltung (50) verbunden ist.

2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß

• - an der Halbleiterschaltung (1) in einem ersten Betriebsmo­ dus ein erstes Potential (IN1, V1) einer Betriebsspannung an­ liegt und
• - an der Halbleiterschaltung (1) in einem zweiten Betriebsmo­ dus ein zweites Potential (IN2, V2) einer Betriebsspannung an­ liegt, das höher ist als das erste Potential (IN1, V1),
• - das Ausgangssignal (51) der Steuerschaltung (50) im ersten Betriebsmodus ein erstes Bezugspotential (GND) aufweist und
• - das Ausgangssignal (51) der Steuerschaltung (50) im zweiten Betriebsmodus ein zweites Bezugspotential (V3) aufweist, das höher ist als das erste Bezugspotential (GND).

3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterschaltung (1) oder Schaltungsteile (2, 3) der­ selben ausschließlich im ersten Betriebsmodus in ihrer be­ stimmungsgemäßen Funktion betreibbar sind.

4. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterschaltung (1) oder Schaltungsteile (2, 3) der­ selben in beiden Betriebsmodi in ihrer bestimmungsgemäßen Funktion betreibbar sind.

5. Integrierte Halbleiterschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Halbleiterschaltung (1) einen Differenzverstärker (10) umfaßt mit zwei NMOS-Eingangstransistoren (T), einer Strom­ quelle (30) und einem Lastelement (20) mit den Merkmalen:

• - der Schaltungsknoten (K), an dem die Eingangstransistoren (T) mit der Stromquelle (30) verbunden sind, ist im zweiten Betriebsmodus mit dem Anschluß für das Ausgangssignal (51) der Steuerschaltung (50) verbunden,
• - die Stromquelle (30) ist im zweiten Betriebsmodus abge­ schaltet.

6. Integrierte Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß

• - die Halbleiterschaltung (1) eine Inverterstufe (70) mit we­ nigstens einem Schalttransistor (T) vom Typ NMOS umfaßt, des­ sen Wannenanschluß (B) und Sourceanschluß (S) miteinander verbunden sind,
• - die Halbleiterschaltung (1) eine weitere Steuerschaltung (60) mit einem Anschluß für ein Eingangssignal (61) und einem Anschluß für ein Ausgangssignal (62) umfaßt zum Anheben des Potentials des Eingangssignals (61) im zweiten Betriebsmodus, das im angehobenen Zustand am Anschluß für das Ausgangssignal (62) entnehmbar ist, und
• - ein Anschluß für ein Eingangssignal (71) der Inverterstufe (70) mit dem Anschluß für das Ausgangssignal (62) der weite­ ren Steuerschaltung (60) verbunden ist.