DE19917585C2 - Fanghilfe in Phasenregelkreisen mit integralem Loopfilter - Google Patents

Description

Die Erfindung betrifft einen Phasenregelkreis und ein Verfahren zum Ansteuern eines Phasenregelkreises nach dem Oberbegriff der Patentansprüche 1 und 9.

Phasenregelkreise (Phase-Locked-Loop, PLL) dieser Art finden häufig in der Nachrich­ tentechnik zur Nachlaufsynchronisation Verwendung. Ihre Aufgabe besteht darin, die Frequenz eines regelbaren spannungsgesteuerten Oszillators (Voltage Controlled Oscil­ lator, VCO) so einzustellen, daß diese mit einem Referenzsignal übereinstimmt. Die Fre­ quenz des Oszillators VCO wird dabei mit Hilfe eines Steuersignals U_VCO moduliert. An­ wendungsbeispiele solcher Phasenregelkreise PLL sind die Taktwiedergewinnung eines Leitungssignals oder auch die Takterzeugung für die Multiplexbildung bei der digitalen Synchronhierarchie SDH.

Ein Phasenregelkreis, bei dem das Schleifenfilter aus einem ersten Filter mit einem In­ tegrator und aus einem zweiten Filter mit einem Dämpfungsglied besteht, ist in DE 38 06 461 A1 beschrieben. In US 4 388 598 ist ein Phasenregelkreis mit einer Einrast- Detektor-Schaltung beschrieben. Dieser Phasenregelkreis enthält einen Schwellwertde­ tektor, welcher zwei Komparatoren zum Vergleich des Abstimmungssignal für den VCO mit einem oberen Referenzwert und einem unteren Referenzwert aufweist.

Beim Einsatz eines Phasenregelkreises PLL in der Übertragungstechnik ist es allerdings erwünscht, daß nur schmale Übertragungsbandbreiten [H_PLL(s) = ϕ_out(s)/ϕ_in(s), H_PLL ist die Übertragungsfunktion, ϕ_out die Ausgangsphase und ϕ_in die Eingangsphase] verwendet werden, um eine Jitterreduzierung, also eine Reduzierung von unerwünschten Schwankungen zu erreichen. Diese geringen Übertragungsband­ breiten stellen jedoch bei der Akquisition (d. h. beim Fangen oder Einrasten des Phasen­ regelkreises) immer dann ein Problem dar, wenn bei den Oszillatoren VCO die mögliche Frequenzablage von der Nennfrequenz wesentlich größer ist als die Jitterbandbreite, was bei den üblichen Oszillatoren VCO der Fall ist. Bei Übertragungssystemen kann bei­ spielsweise die relative Übertragungsbandbreite auf maximal 800 ppm festgelegt sein, während das Verhältnis Δf/f der verwendeten Oszillatoren VCO in dem Bereich 2500-­ 20000 ppm liegt.

Darüber hinaus ergibt sich bei der Verwendung von Loopfiltern mit einem Integralteil zum Beeinflussen des Steuersignals U_VCO das Problem, daß aufgrund einer reduzierten Signalverstärkung an den Aussteuergrenzen von gebräuchlichen Integratoren und VCO-Steuerspannungen außerhalb des linearen Bereichs der VCO- Kennlinie die Akquisition erschwert wird. Auch die bekannte Methode der Bandbreitenumschaltung führt in diesem Fall nicht zum Erfolg.

Es ist daher Aufgabe der Erfindung, eine Technik zum Ansteu­ ern eines Phasenregelkreises mit einer geringen Übertra­ gungsbandbreite anzugeben, durch die auch unter den eben be­ schriebenen Betriebsbedingungen eine zuverlässige Akquisition ermöglicht wird.

Diese Aufgabe wird durch die Merkmale der unabhängigen An­ sprüche gelöst.

Ein erfindungsgemäßer Phasenregelkreis weist einen Phasen­ detektor, einen steuerbaren Oszillator, eine Filteranordnung sowie einen Schwellwertdetektor auf. Die Filteranordnung be­ steht aus einem Integralteil und eine Proportionalteil und dient der Beeinflussung des Steuersignals für den Oszillator. Der Schwellwertdetektor ist so ausgeführt, daß er einen asyn­ chronen Zustand, also einen Zustand in dem der Phasenregel­ kreis nicht eingerastet ist, erkennt und den Integralteil der Filteranordnung dem entgegenwirkend ansteuert. Dadurch wird im asynchronen Zustand eine aktive Gegenkopplung des In­ tegrators erreicht, um für die Akquisition des Phasenregel­ kreises kritische Aussteuergrenzen und Oszillator-Steuerspan­ nungen zu vermeiden.

Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche. So kann der Schwellendetektor weiter ein Steuer­ signal für die Bandbreitenumschaltung abgeben und ein sog. LOCK-Signal für die Zustandsanzeige des Phasenregelkreises zur Verfügung stellen.

Der wesentliche Schritt des erfindungsgemäßen Verfahrens zum Ansteuern des Phasenregelkreises besteht in der Überwachung der Oszillator-Eingangsspannung. Wird ein asynchroner Zustand durch den Schwellwertdetektor erkannt, steuert dieser den In­ tegrator in aktiver Gegenkopplung an.

Im folgenden soll die Erfindung anhand der beiliegenden Zeichnung näher erläutert werden. Dabei zeigen:

Fig. 1 ein Schaltbild eines Phasenregelkreises;

Fig. 2 ein Ausführungsbeispiel des Schleifenfilters und des Schwellendetektors; und

Fig. 3 den Graphen einer VCO-Kennlinie zur Verdeutlichung der Wirkung des Schwellendetektors.

Das allgemeine Schaltbild eines Phasenregelkreises ist in Fig. 1 dargestellt. Einem Phasendiskriminator PD werden über nicht dargestellte Verbindungsleitungen das Ausgangssignal des steuerbaren Oszillators VCO und ein Referenzsignal zuge­ führt. Entsprechend der Phasenverschiebung zwischen den bei­ den Signalen erzeugt der Phasendiskriminator PD ein Steuer­ signal. Eine dem Phasendiskriminator PD nachgeschaltete Fil­ teranordnung, die aus einem ersten Loopfilter LF-I mit einem Integrator sowie einem zweiten Loopfilter LF-P mit einem Dämpfungsglied besteht, beeinflußt das von dem Phasendiskri­ minator PD stammende Steuersignal und bestimmt somit die Kreisverstärkung mit. An den Oszillator VCO selbst wird schließlich die VCO-Steuerspannung U_VCO weitergeleitet.

Das Signal U_VCO wird auch an den Schwellwertdetektor SD wei­ tergeleitet, der wiederum überwacht, ob sich U_VCO innerhalb der Grenzen eines vorgegebenen Referenzsignals REF, also un­ terhalb einer Maximalspannung Uo und oberhalb einer Minimal­ spannung Uu befindet. Die beiden Grenzspannungen sind vor­ zugsweise so gewählt, daß sie den linearen Bereich der VCO- Charakteristik umfassen (siehe dazu auch Fig. 3). Eine Überschreitung von Uo oder Unterschreitung von Uu tritt im asyn­ chronen Zustand wegen dem Integrator im ersten Loopfilter LF- I zwangsläufig auf. Liegt dieser Fall vor, wird eine Regel­ schleife geschlossen, welche das Ausgangssignal des ersten Loopfilters LF-I auf einen Bereich zwischen Uu und Uo be­ grenzt. Damit wird zum einen die Drift des Integrators im ersten Loopfilter LF-I in seine kritischen Aussteuergrenzen vermieden und zum anderen eine Abwanderung von U_VCO in einen für die Akquisition kritischen Bereich außerhalb des linearen Bereichs der VCO-Kennlinie verhindert. Die Steuerung des ersten Loopfilters LF-I erfolgt dabei über das Signal S1.

Weiterhin wird in dem Fall, daß ein asynchroner Zustand auf­ tritt, die Schleifenverstärkung durch eine Verringerung der Dämpfung im passiven Proportionalteil des zweiten Loopfilters LF-P erhöht, so daß das Steuersignal U_VCO die Momentanfrequenz des Oszillators VCO innerhalb einer Schwebung zum sicheren Einrasten moduliert. Diese Steuerung erfolgt über das Signal S2.

Abschließend gibt der Schwellwertdetektor SD auch noch ein Signal LOCK ab, in dem angezeigt wird, in welchem Zustand sich der Phasenregelkreis PLL befindet.

Eine genaue Ausführungsform der beiden Loopfilter LF-I bzw. LF-P und des Schwellwertdetektors SD soll nun anhand Fig. 2 explizit erläutert werden.

Fig. 2 zeigt einen Phasenregelkreis PLL mit einer differen­ tiellen Leitungsführung vom Phasendiskriminator PD zum steu­ erbaren Oszillator VCO, sowie die zwei parallel dazwischen geschalteten Loopfilter LF-I, LF-P und den Schwellwertdetek­ tor SD. Mit den Bezugszeichen R oder C versehene Widerstände bzw. Kondensatoren werden für die grundsätzliche Funktion der dargestellten Schaltung benötigt und sind in ihrer Wirkungs­ weise aus dem Stand der Technik hinlänglich bekannt. Da sie allerdings keinen wesentlichen Betrag zur Verwirklichung des Erfindungsgedanken leisten, wird auf sie im folgenden nicht näher eingegangen werden.

Der erste Loopfilter LF-I enthält als wesentliches Bauteil einen Integrator OV1, während der zweite Loopfilter LF-P im wesentlichen aus einem Dämpfungsglied mit den Widerständen R1, R2, R3 und dem Transistor Q1 besteht. Die dargestellte Parallelschaltung des beiden Loopfilter LF-I und LF-P bietet den Vorteil einer unkritischen AC Leistung des Operations­ verstärkers OV1 im Vergleich zu einer klassischen Lösung mit einer RC-Reihenschaltung in der Gegenkopplung zu OV1 beson­ ders bei Systemen mit etwas höheren Übertragungsbandbreiten.

Der Schwellwertdetektor SD enthält vier Operationsverstärker OV1, OV2, OV3 und OV4 und ist an seinem Eingang mit den zum Oszillator VCO führenden Leitungen verbunden. Weiterhin ist der Schwellwertdetektor SD über zwei Ausgangsleitungen mit den Loopfiltern LF-I und LF-P verbunden und weist ferner einen dritten Ausgang zur Abgabe des LOCK-Signals auf.

Die beiden Eingangsleitungen des Schwellwertdetektors SD sind mit den Eingängen des als Subtrahierer beschalteten Opera­ tionsverstärkers OV2 verbunden, der an seinem Ausgang die differentielle VCO-Steuerspannung U_VCO liefert. Diese wird über Widerstände Rs an die zwei Operationsverstärker OV3 und OV4 weitergeleitet, die als Spannungskomparatoren arbeiten. Dabei vergleicht der Komparator OV4 die Spannung U_VCO mit dem oberen Grenzwert Uo des Referenzsignals, während der Kompara­ tor OV3 die Spannung U_VCO mit dem unteren Grenzwert Uu ver­ gleicht.

Im synchronen Zustand liegt U_VCO innerhalb der vorgegebenen Grenzen, d. h. es gilt Uu < U_VCO < Uo. In diesem Fall liegt der Ausgang des Komparators OV3 auf der negativen Aussteuer­ grenze, während der Ausgang des Komparators OV4 auf der posi­ tiven Grenze liegt. Als Folge davon sind die den beiden Kom­ paratoren OV3, OV4 nachgeschalteten Dioden D1 und D2 gesperrt und somit der Eingang der Gegenkopplungsschleife - d. h. der Eingang des Subtrahierverstärkers bis zum Widerstand R9 - offen. Die Gegenkopplungsschleife ist dann nicht aktiv.

Die Ausgangssignale von OV3 und OV4 werden über die Wider­ stände R5 und R6 zusätzlich an den Operationsverstärker OV5 weitergeleitet, der mit den Widerständen R4 und R7 eine ana­ loge NOR-Schaltung bildet. Im synchronen Zustand liefert diese Schaltung dann ein HIGH-Signal, welches einerseits als LOCK-Signal an eine externe Schaltung zum Anzeigen des Zu­ stands des Phasenregelkreises PLL weitergegeben werden kann und andererseits an den zweiten Loopfilter LF-P weitergelei­ tet wird. Dieses HIGH-Signal schaltet den FET-Transistor Q1 niederohmig, womit das aus den Widerständen R1, R2 und R3 be­ stehende symmetrische Dämpfungsglied aktiv wird. Die nomi­ nelle Bandbreite des Phasenregelkreises PLL ist dann einge­ stellt.

Gilt im asynchronen Zustand entweder U_VCO < Uo oder U_VCO < Uu, wird die Gegenkopplungsschleife aktiv, d. h. der Schwellwertdetek­ tor SD steuert im ersten Fall den Integrator OV1 über die nun offene Diode D1 und den Widerstand R9 so an, daß dieser die VCO-Steuerspannung U_VCO unter den Maximalwert Uo reguliert, während der Integrator OV1 im zweiten Fall über die Diode D2 und R9 so angesteuert wird, daß er U_VCO wieder über Uu regu­ liert. Zusätzlich liefert die NOR-Schaltung mit OV5 ein LOW- Signal, welches den FET-Transistor Q1 hochohmig schaltet, womit die dämpfende Wirkung des ersten Loopfilters LF-I ent­ fällt. Die Wirkung der Gegenkopplungsschleife wird also noch zusätzlich um den wegfallenden Dämpfungswert erhöht (Band­ breitenumschaltung). Weiterhin kann anhand des sich im LOW- Zustand befindenden LOCK-Signals der nicht eingerastete Zu­ stand des Phasenregelkreises PLL erfaßt werden.

Dieser Zustand wird so lange aufrechterhalten, bis wieder ein synchroner Zustand erreicht wird und der Phasenregelkreis PLL einrastet. Die Erhöhung der Schleifenverstärkung wird dann wieder zurückgesetzt, wobei dies zur Verbesserung der Stabil­ ität mit Hilfe des aus dem Widerstand R8 und dem Kondensator C1 bestehenden RC-Gliedes zeitversetzt erfolgt.

Die Wirkung des soeben beschriebenen Phasenregelkreises PLL ist schematisch in Fig. 3 dargestellt. Die Kurve 1 stellt da­ bei das Ansprechverhalten des Oszillators VCO dar. In einem Bereich zwischen der Minimalspannung Uu und der Maximalspan­ nung Uo bewirkt eine Veränderung des Steuersignals U_VCO eine linear Frequenzänderung f(VCO), während außerhalb dieses Be­ reichs keine weitere Veränderung von f(VCO) mehr erreicht werden kann.

Das Verhalten des Phasenregelkreises PLL ohne den erfindungs­ gemäßen Schwellwertdetektor SD bei einem über die obere Grenze Uo wegdriftenden Integrator zu einer Spannung U1 ist durch die beiden Kurven 2a und 2b gezeigt. Dabei stellt die Kurve 2a den maximalen Einflußbereich des Phasendiskrimina­ tors PD auf die Steuerspannung U_VCO dar. Wie Fig. 2 entnommen werden kann, ist der Phasendiskriminator PD nicht mehr in der Lage f(VCO) zu steuern, da sich U_VCO nach wie vor in dem Pla­ teau-Bereich befindet, in dem keine Frequenzänderung erzielt werden kann. Der weggedriftete Integrator verhindert somit ein Einrasten des Phasenregelkreises PLL, da er in diesem Zu­ stand nicht mehr in den linearen Bereich der VCO-Kennlinie gesteuert werden kann.

Der Einfluß des Phasendiskriminators PD kann dadurch ver­ stärkt werden, daß durch Reduzieren des Einflusses des Dämpfungsgliedes die Bandbreite des Signals erhöht wird, was zur Kurve 2b führt. Unter Umständen kann damit der lineare Bereich der VCO-Kennlinie erreicht werden. Dennoch ist hier immer die Gefahr gegeben, daß sich der Phasenregelkreises PLL nach einem Wegdriften des Integrators nicht mehr akquirieren läßt.

Wie oben beschrieben wurde, erfüllt der Schwellwertdetektor SD die Aufgabe, U_VCO innerhalb oder zumindest in der Nähe des linearen Bereichs zu halten und ein Wegdriften des Integra­ tors zu verhindern. Die eben dargestellten Probleme ergeben sich somit nicht mehr, da der Einfluß des Phasendiskrimina­ tors PD ohne (dargestellt durch die Kurve 3a) oder mit Band­ breitenumschaltung (dargestellt durch die Kurve 3b) in jedem Fall ausreicht, um U_VCO in dem linearen Bereich zu halten.

Somit wird eine äußerst effektive Steuerung des Oszillators VCO und ein sicheres Einrasten des Phasenregelkreises PLL er­ reicht. Zusammenfassend kann das erfindungsgemäße Verfahren zur Steuerung des Phasenregelkreises in folgende Schritte un­ terteilt werden:

• a) die VCO-Eingangsspannung U_VCO wird von dem Schwellwertde­ tektor SD erfaßt;
• b) liegt im asynchronen Zustand des Phasenregelkreises PLL die Oszillator-Eingangsspannung U_VCO außerhalb eines durch die Grenzwerte Uu und Uo vorgegebenen Bereichs, sendet der Schwellwertdetektor SD ein Signal zur aktiven Gegenkopplung an den Integrator, um U_VCO wieder in den vorgegebenen Bereich zu regulieren;
• c) ferner gibt der Schwellwertdetektor SD an den zweiten Loopfilter LF-P ein Steuersignal zur Regulierung der Band­ breite ab;
• d) abschließend wird ein weiteres LOCK-Signal zur Kennzeich­ nung des eingerasteten oder nicht eingerasteten Zustands des Phasenregelkreises abgegeben.

Claims (12)

1. Phasenregelkreis mit einem Phasendetektor (PD), einem durch ein Spannungssignal (U_VCO) steuerbaren Oszillator (VCO), einem ersten Loopfilter (LF-I) mit einem Integrator (OV1) und einem zweiten Loopfilter (LF-P) mit einem Dämpfungsglied, einen Schwellwertdetektor (SD) zum Erfassen des eingerasteten oder nicht eingeraste­ ten Zustands des Phasenregelkreises, dadurch gekennzeichnet, daß der Schwellwertdetektor so ausgebildet ist, daß er im nicht eingerasteten Zustand des Phasenregelkreises den Integrator (OV1) des ersten Loopfilters (LF-I) über eine Ge­ genkopplungsschleife (OV2-OV3/OV4-D1/D2) ansteuert.

2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Schwellwertdetektor (SD) zum Erfassen des Zustands des Phasenregelkreises zwei Komparatoren (OV3, OV4) zum Ver­ gleich des Spannungssignals (U_VCO) mit einem oberen Referenz­ wert (Uo) und einem unteren Referenzwert (Uu) aufweist.

3. Phasenregelkreis nach Anspruch 2, dadurch gekennzeichnet, daß der obere Referenzwert (Uo) und der untere Referenzwert (Uu) im wesentlichen den linearen Bereich der Kennlinie des Oszillators (VCO) eingrenzen.

4. Phasenregelkreis nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Ausgänge der beiden Komparatoren (OV3, OV4) jeweils über eine Diode (D1 bzw. D2) mit einem Eingang des Integra­ tors (OV1) verbunden sind.

5. Phasenregelkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß an dem Schwellwertdetektor (SD) ein Ausgang für ein zwei­ tes Steuersignal (S2) zum Ansteuern des Dämpfungsgliedes des zweiten Loopfilters (LF-P) vorgesehen ist.

6. Phasenregelkreis nach Anspruch 5, dadurch gekennzeichnet, daß das Dämpfungsglied des zweiten Loopfilters (LF-P) mehrere Widerstände (R1, R2, R3) sowie einen durch das zweite Steuer­ signal (S2) steuerbaren Transistor (Q1) aufweist.

7. Phasenregelkreis nach Anspruch 4 und Anspruch 6, dadurch gekennzeichnet, daß der Schwellwertdetektor (SD) einen zu einem analogen NOR- Gatter geschalteten Operationsverstärker (OV5) aufweist, des­ sen Eingänge mit den Ausgängen der Komparatoren (OV3, OV4) verbunden sind und dessen Ausgangssignal das zweite Steuer­ signal (S2) bildet.

8. Phasenregelkreis nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß an dem Schwellwertdetektor (SD) ein weiterer Ausgang zur Abgabe eines den Zustand des Phasenregelkreises kennzeichnen­ den LOCK-Signals vorgesehen ist.

9. Verfahren zur Steuerung eines Phasenregelkreises mit einem Phasendetektor (PD), einem durch ein Spannungssignal (U_VCO) steuerbaren Oszillator (VCO), einem ersten Loopfilter (LF-I) mit einem Integrator (OV1) und einem zweiten Loopfilter (LF-P) mit einem Dämpfungsglied, wobei das Verfahren folgende Schritte aufweist:

• a) der Zustand des Phasenregelkreises wird in einem Schwellwertdetektor (SD) erfaßt;
• b) befindet sich der Phasenregelkreis in einem nicht eingerasteten Zustand, steuert der Schwellwertdetektor (SD) über ein erstes Steuersignal (S1) den Integrator (OV1) des ersten Loopfilters (LF-I) über eine Gegenkopplungsschleife (OV2-OV3/OV4-D1/D2) an.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Schwellwertdetektor (SD) dann den Integrator (OV1) des ersten Loopfilters (LF-I) in aktiver Gegenkopplung an­ steuert, wenn das Spannungssignal (U_VCO) einen vorgegebenen Minimalwert (Uu) unterschreitet oder einen Maximalwert (Uo) überschreitet.

11. Verfahren nach Anspruch 9 oder 11, dadurch gekennzeichnet, daß der Schwellwertdetektor (SD) über ein zweites Steuersig­ nal (S2) einen Transistor (Q1) in dem zweiten Loopfilter (LF- P) ansteuert, um die Dämpfung des Ausgangssignals des Pha­ sendetektors (PD) zu regulieren.

12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß der Schwellwertdetektor (SD) ein LOCK-Signal zur Kenn­ zeichnung des eingerasteten oder nicht eingerasteten Zustan­ des des Phasenregelkreises abgibt.