DE2141888A1

DE2141888A1 - Rahmensynchronisiersystem

Info

Publication number: DE2141888A1
Application number: DE19712141888
Authority: DE
Inventors: Cedar Grove NJ Clark James Monroe (V St A )
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1970-08-24
Filing date: 1971-08-20
Publication date: 1972-03-02
Also published as: US3735045A; FR2105964A5; AU3200471A; AU455312B2; ES394440A1

Description

Patentanwalt

Dipl.-Phys. Leo Thul 0 1/ 1 O OO

7 Stuttgart * '^ I O O ö

J.M.Clark - k

INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

Rahmensynchronisiersystem

Die Erfindung betrifft ein Rahmensynchronisiersystem für digitale Nachrichtensysteme wie Zeitmultiplexsysteme, die mit Pulscodemodulation (PCM) arbeiten.

Das allgemeine Problem besteht darin, den Synchronismus einer digital arbeitenden Nachrichtenverbindung auch in Gegenwart von Rauschen oder Bitfehlern herzustellen und aufrecht zu erhalten. Ein Rahmensynchronisiersystem steuert die Zeit-

Va?
zähler eines digital arbeitenden Vielfachers, damit die Zeitzähler synchron mit dem Format der empfangenen Daten arbeiten. Dieses System hat zwei primäre Funktionen:

(1) festzustellen, wenn der Synchronismus verloren ist und

(2) die Phase der Zähler in erforderlicher Weise so lange zu ändern, bis der Synchronismus wieder hergestellt ist.

Ein von den Zählern erzeugtes Referenz-Synchronisiermuster wird mit dem ankommenden Zeichen verglichen, damit man feststellen kann, ob die Zähler synchron arbeiten oder nicht. Falls der Synchronismus verloren ist, schaltet die Einrichtung in den Suchbetrieb um. Im Suchbetrieb werden die Phasen der Zähler so lange geändert, bis festgestellt wird, daß der Synchronismus erreicht ist, woraufhin das Rahmensynchronisiersystem wieder in den Fühlbetrieb umschaltet, um gegebenenfalls einen danach eintretenden Verlust des Synchronismus festzustellen.

Die bekannten Rahmensynchronisiervorrichtungen verwenden zwei Integratorstufen für jede Steuerstufej einen Integrator für

17.Aug.1971

Sr/Mr -/-

209810/1873

den Suchbetrieb und einen anderen für den Fühlbetrieb. Das lag daran, daß der Fühlbetrieb eine größere Zeitkonstante als der Suchbetrieb erforderte, um das Rahmensynchronisiersystem gegen ein Fading des Eingangszeichens unempfindlich zu machen, und daß eine kurze ,Zeitkonstante für den Suchbetrieb erforderlich war, damit der Synchronismus schnell wieder hergestellt werden konnte. Es war rieht möglich, eine Zeitkonstante zu finden, die beide Erfordernisse erfüllte.

Aufgabe der Erfindung ist es, ein Rahmensynchronisiersystem mit einer Integrationsstufe zu schaffen, die zwei Zeitkonstanten hat, eine für den Suchbetrieb und eine für den Fühlbetrieb.

Diese Aufgabe ist gemäß der Erfindung gelöst durch eine erste Schaltstufe, die verschiedene Zeitzeichen erzeugt, durch eine zweite, mit der Quelle und der ersten Stufe verbundene Stufe, welche aufeinanderfolgerde Bits des Informationszeichens prüft, um die Synchronisierungskomponente zu erfassen, und welche bei jeder Überprüfung ein Ausgangszeichen erzeugt, welches entweder den synchronen oder den asynchronen Zustand anzeigt, durch eine Integrationsstufe, welche das Ausgangszeichen integriert, durch eine vierte Stufe, die mit dem Ausgang der Integrationsstufe verbunden ist und auf das integrierte Ausgangszeichen anspricht und ein erstes Steuerzeichen erzeugt, welches einen synchronen bzw. einen asynchronen Zustand anzeigt, durch eine fünfte Stufe, die zwischen die zweite Stufe, die Integrationsstufe und die vierte Stufe geschaltet ist und die Amplitude des Ausgangszeichens steuert und an die Integrationsstufe ein Zeichen liefert, daß es diesem ermöglicht, die Integration des Ausgangszeichens langsam durchzuführen, wenn das erste Steuerzeichen synchron läuft, und die Integration des re-

U
sUltierenden Ausgangszeichens schnell durchzuführen, wenn das erste Steuerzeichen nicht synchron läuft, und durch eine 6.Stufe, welches ein 2.Steuerzeichen zur zeitlichen Einstellung

209810/1873

V-

der genannten Zeitzeichen erzeugt, wenn das resultierende Ausgangszeichen und das erste Steuerzeichen einen asynchronen Zustand anzeigen und die Amplitude der schnellen Integration der Integrationsstufe einen vorgegebenen Wert überschreitet.

Weitere Vorteile und Merkmale der Erfindung gehen aus den Unteransprüchen im Zusammenhang mit der Beschreibung und den Zeichnungen hervor.

Die Erfindung ist im folgenden anhand eines Ausführungsbeispiels und in Verbindung mit der Zeichnung näher beschrieben. Es zeigen:

Fig.l ein Blockdiagramm eines bekannten Rahmensynchronisiersystems,

Fig.2 eine schematisch dargestellte Schaltungsanordnung einer erfindungsgemäßen Integrationsstufe, die anstelle des Integrationssystems des in Fig.l gezeigten Rahmensynchronisersystem verwendet werden kann,

Fig·3* ^ und 5 Diagramme, die zur Erklärung des Betriebs der bistabilen Einrichtung der Integrationsstufe der Fig.2 verwendet werden,

Fig.6 eine schematische Darstellung einer anderen Amplitudensteuerstufe, die anstelle der Amplitudensteuerstufe der Fig.2 treten kann.

In Fig. 1 ist ein Blockdiagramm eines Rahmensynchronisiersystetns dargestellt, das dem in der US-Anmeldung Serial No. 781 181 offenbarten ähnlich ist und daS als Entscheidungsstufe ein bekanntes Integrationssystem umfaßt, ias zwei Integratoren verwendet, einen für den Fühlbetrieb und den anderen für den Suchbetrieb. Ein Taktgeber 1 erzeugt Taktimpulse mit der Frequenz des digitalen (binären) Informationszeichens von einer Quelle 2 und dieser Taktimpuls wird über ein Sperrgatter 3 einer Binärzähler- und Dekoderstufe 4 zugeführt, die verschiedene Zeitzeichen erzeugt, die zum Betrieb des Rahmesynchronisiersystems notwendig sind,

209810/1873 _/_

und die außerdem Zeitzeichen erzeugt, die für andere Punkionen notwendig sind, z.B. zum trennen der "in Vielfach angeordneten Zeichen von der Quelle 2. Zum Zwecke d.er Erklärung wird angenommen, daß die Rahmenfrequenz des Informationszeichens 8KHz ist, daß der empfangene verteilte Synchronisationscode in aufeinanderfolgenden Rahmen das Muster 1, 0 hat, und daß das örtlich erzeugte Referenzzeichen RIP, das zur Synchronisierung dient, eine Rechteckwelle mit einer Frequenz 4 KHz ist. Die Stufe 4 erzeugt außerdem ein Synchronisierbit-Zeit- zeichen ST, welches eine konstante Breite einer Taktperiode hat und ein Haltezeitzeichen HT, das eine veränderliche Breite, die gleich der Breite des HALT-Impulses plus der Breite einer Taktperiode ist.

Das Zeichen HT ist notwendig, um zu verhindern, daß das Rahmensynchronisiersystem beim Anschalten in einem unsynchronisierten und stationären Zustand gehalten wird, da die Komponenten 6, -9j 17 sonst eine. Kombination von Zuständen annehmen könnten, welche die Zähler der Stufe 4 anhalten würde, Das Ausbleiben der Zeitzeichen würde die bistabilen Kippstufen 6 und 17 daran hindern, die genannte Kombination von Zuständen zu verlassen. Durch Verwenden des Zeichens HT wird es den Zählern der Stufe 4 nur dann möglich anzuhalten wenn den bistabilen Kippstufen 6 und 17 Zeitzeichen zugeführt werden.

Das Informationszeichen von der Quelle 2 und das Referenzzeichen REF der Stufe 4 werden einer digitalen Vergleichsschaltung zugeführt, die als Antivalenzschaltung 5 ausgebildet ist und die binären Zustände aufeinanderfolgender Bits des Informationszeichens und des Referenzzeichen REP miteinander vergleicht. Die Antivalenzschaltung 5 erzeugt dann ein Ausgangszeichen, welches eine Übereinstimmung oder einer Abweichung zwischen den binären Zuständen der ihr zugeführten Eingangszeichen anzeigt. Das Ausgangszeichen MMF wird direkt einer bistabilen Kippstufe 6 zugeführt.

V-209810/1873

- 5 J.M.Clark - 4 21 A 1888

Die bistabile Kippstufe 6 wird von dem Ausgangszeichen MT einer UND-Schaltung 7 gesteuert, so daß sie das Zeichen MMF abtastet. Die Eingänge der UND-Schaltung ¹J sind mit dem Taktgeber 1 verbunden und mit der Ausgangsleitung der Stufe 4, welche das Zeichen ST führt. Das Ausgangszeichen MMP der Antivalenzschaltung 5 wird mit der Vorderflanke des Zeichens MT abgetastet, und die bistabile Kippstufe 6 wird mit der Rückflanke des Zeichens MT angestoßen. Falls also das Zeichen MMF eine binäre "1" ist, welche eine Abweichung anzeigt, dann gibt die bistabile Kippstufe 6 ah ihrem .lusgang eine binäre "l" gleichzeitig mit der RückflaKe des Zeichens MT ab. Dieses Ausgangszeichen 1 MM wird außerdem einer Inverterstufe 8 zugeführt. Wenn das Zeichen MMF eine '¹O" ist, welche eine Übereinstimmung anzeigt, dann gibt die Tnverterstufe 8 ebenfalls eine "l" ab, die mit der Vorderflanke des Zeichens MT abgetastet wird,mit deren Rückflanke die bistabile Kippstufe β in ihren anderen Zustand zurückgekippt wird, so daß sie an ihrem "l^:< Ausgang eine binäre "θ" abgibt.

Der Ausgang der bistabilen Kippstufe 6 ist mit einer Entscheidungs- oder Integrationsstufe 9 verbunden, welche entscheidet, ob die ihr zugeführten Abtastungen einen synchronisierten Zustand anzeigen oder nicht.

Das Ausgangszeichen der Antivalenzschalt ^ng wird außerdem sowohl direkt als auch über eine Inverterstufe 18 einer bistabilen Kippstufe 17 zugeführt, die ihre Schaltiimpulse von einer UND-Schaltung 19 und einer ODER-Schaltung 20 empfängt. Die ODER-Schaltung empfängt an ihrem Eingang das Zeichen ST von der Stufe 6 und das Ausgangszeichen der UND-Schaltung 21, deren Arbeitsweise im folgenden beschrieben wird. Die Eingänge der UND-Schaltung 19 sind mit dem Ausgang der ODER-Schaltung 20 bzw. mit dem Ausgang des Taktgebers 1 verbunden, so daß die UND-Schaltung 19 ein Schaltzeichen SHC für die bistabile Kippstufe 17 erzeugt. Die UND-Schaltung 21 entscheidet, ob ein HALT-Impuls dem Sperreingang der

209810/1873 -A

Sperr-Schaltung 3 zugeführt werden soll, um die Phase der Zeitzeichen am Ausgang der Stufe 4 durch kurzfristiges Ahhalten der Zähler ändern . Die UND-Schaltung 21 empfängt das Ausgangszeichen FL (Suchpegel) der Entscheidungsstufe 9> das Ausgangszeiche-i der bistabilen Kippstufe und das Ausgangszeichen PM (Suchmodus) der Entscheidungsstufe 9· Außerdem wird das Zeichen HT der Stufe 4 der UND-Schaltung 21 zugeführt, zu dem oben beschriebenen Zweck. Wenn also irgendeines der Eingangszeichen der UND-Schaltung 21 eine binäre "0" ist, dann erzeugt diese kein HALT- oder Sperrzeichen und die Zähler der Stufe 6 zählen normal, ohne Unterbrechung, weiter. Wenn alle Eingangsfe zeichen der UND-Schaltung 21 eine binäre ¹I'' sind, dann erzeugt die UND-Schaltung 21 einen HALT-Impuls, der die Torschaltung ^sperrt, so daß die Zähler der Stufe 4 angehalten werden, was zu einer Verschiebung der Phase oder der Zeitlage der von der Stufe 4 erzeugten Zeitzeichen führt. Der Betrag dieser Phasenverschiebund hängt davon ab, vrieviele Taktimpulse gesperrt oder unterdrückt werden.

Die in Form eines Blockdiagramms dargestellte Entscheidungsstufe 9 bildet die Rahmensteuerstufe, die bei den bekannten, eingangs erwähnten Anordnungen verwendet wird. Wenn die Synchronisierung hergestellt wird, wird das Ausgangszeichen des "θ"-Ausgangs der bistabilen Kippstufe 6 der Klammer- ψ schaltung 2^ zugeführt, damit die binären Pegel des invertierten Ausgangs der Kippstufe 6 präzis definiert werden. Der Ausgang der Klammerschaltung 23 ist mit einem Fühlintegrator 24 verbunden, dem ein Komparator 25 nachgeschaltet ist. Bei synchronem Betrieb liefert der Integrator 24 über den Komparator 25 ein relativ niedriges Ausgangszeichen, so daß die Betriebsart-Kippstufe 26 in einen Zustand gebracht wird, in derr: an ihrem "1 "-Ausgang eine binäre 'O" liegt. Zusätzlich erzeugt der Suchintegrator 27 zusammen mit seinem Komparator 28 ein relatives hohes Ausgangszeichen, das der Kippstufe 26 zugeführt wird und

209810/1873 -/-

den obengenannten Zustand dieser Kippstufe gewährleistet. Zusätzlich liefert der Komparator 29, der dem Integrator nachgeschaltet ist, ein relativ niedriges Ausgangszeichen an die UND-Schaltung 21, wenn das System synchron arbeitet.

Wenn der Fühlintegrator und der Komparator, in dem sie von der bistabilen Kippstufe 6 eine große Anzahl von Abweichungszeichen empfangen feststellen, daß das System nicht' synchron arbeitet, dann erzeugt der Komparator 1 ein hohes Ausgangszeichen und der Komparator 28 erzeugt ein relativ niedriges Ausgangszeichen, wodurch die Kippstufe ?6 durch Steuerung durch das Steuerzeichen MT von der UND-Schaltung 7 zurückgestellt wird. Die Integrationsstufe 9 wird auf Suchbetrieb geschaltet, so daß an dem "l'-Ausgang der bistabilen Kippstufe eine binäre '¹I" und am Komparator 29 ebenfalls eine binäre '¹I" erzeugt werden. Diese Bedingungen werden der UND-Schaltung 21 mitgeteilt, und falls die anderen Eingangszeichen dieser UND-Schaltung 21 ebenfalls in dem Zustand ''1 ' sind, werden die Zähler angehalten, wie es erwünscht ist, so daß das System synchronisierte wird. Die Ruckstell-Leitung von dem "l"-Ausgang der bistabilen Kippstufe 26 dient dazu den Fühl-Integrator 24 gegen eine Folge kurzer Schwunderscheinungen zu schützen, in dem ein stärkerer Strom durch den Fühl-Integrator 24 gezwungen wird, so daß dieser nicht mehr störanfällig ist.

9 Gemäß der Erfindung wird die Entscheidungsstufe der Fig.l durch die in Fig.2 gezeigte Schaltung ersetzt, damit deren Vorteile zum Tragen kommen, da diese einen Integrator, zwei Komparatoren und eine Betriebs-Kippstufe einspart und eine Integrationsstufe verwendet, die lediglich einen Integrator erfordert, der so einstellbar ist, daß er eine erste, wirksame Zeitkonstante für den Fühlbetrieb und eine zweite, effektive Zeitkonstante für den Suchbetrieb aufweist.

Es hat sieh gezeigt, daß man einen Integrator eleminieren kann

209810/1873 -/-

und außerdem weitere ökonomische Vorteile erreichen kann,

map
falls einen Integrator findet, der die Einstellung siner

Zeitkonstanten ermöglicht, so daß er sowohl im Fühlbetrieb, als auch im Such-Betiäeb arbeitet. Der Betrieb der Modus-Kippstufe 26 und der ihr zugeordneten Komparatoren 25 und 28 könnte von einer einzigen bistabilen Kippstufe übernommen werden, die durch einen Pegel eingestellt und durch einen anderen Pegel zurückgestellt wird, wobei es sich um Pegel desselben Zeichens handelt. Diese Ausführung ist nur möglich, wenn die Komparatoren 25 und 28 ihre Eingangszeichen von dem selben Integrator empfangen. Eine bistabile Kippstufe könnte aus einem Operationsverstärker mit geeigneter Rückkopplung bestehen ™ und würde sowohl die Komparatoren 25 und 28 als auch die Kippstufe 26 ersetzen.

Eine Möglichkeit, einen Integrator mit umschaltbarer Zeitkonstante zu erhalten, besteht darin, einen spannungsgesteuerten Widerstand zu verwenden, z.B. eine Lampe und einen lichtempfindlichen Widerstand, wobei die Lampe die Kontrollspannung empfängt und der lichtempfindliche Widerstand einen Widerstand darstellt, der von der Intensität des von der spannungsgesteuerten Lampe auffallenden Lichtes abhängt, wobei,der Photowiderstand den Widerstand einer Schaltung mit einer Zeitkonstanten RC bildet.

Eine völlig andere Möglichkeit ist jedoch in der in Fig.2 gezeigten Schaltungsanordnung dargestellt. Bei dieser Schaltungsanordnung wurde berücksichtigt, daß die Zeitkonstante eines Integrators im wesentlichen gleich der Verstärkung des Integrators ist:

out -

= -GY(V_1n -V_Mas) dt
G = 1/RC

209810/1873

- 9 -J.K.Clark - 4 21418

In anderen Vierten, die Schwächung des Eingangsfaktors um den Paktor 2, die Verdopplung des Widerstandes oder die Verdopolurg der Kapazität des verwendeten Kondensators haben alle für sich den gleichen Effekt. Die Beziehung von V^_p zu V^_ias muß jedoch durch die Schwächung nicht verändert werden. Falls z.B. V^ zwischen den logischen Pegeln 0.0 und +2.0 Volt umgeschaltet werden kann und falls V,. = +1,5 Volt ist, kann die effektive Zeltkonstante durch Verringerung der Amplitude von V. von 0,0 bis 1,0 Volt geschaltet w-rden, dann muß jedoch V_bias auf 0,75 Volt geändert werden, damit das Verhältnis der Differenz

V_1n (high) - v_Mas ^Vbias - ^Vin

erhalten bleibt.

Eine Schaltungsanordnung, die diese Aufgaben löst, ist in der Fig.2 dargestellt. Die Fig.2 umfaßt einen Integrator JO, der einen Operationsverstärker 31» einen Kondensator C und einen Widerstand Ro verwendet, wobei die letzten beiden Komponen-ten die Zeitkonstante des Integrators bilden. Der invertierende Eingang (- Eingang)des Operationsverstärkers 31 ist mit dem Koppelpunkt des Widerstandes R6 und des Kondensators C verbunden, während der Ausgang des Verstärkers 31 mit der anderen Seite des Kondensators C und mit der Klammerschaltung 32 verbunden ist, deren Funktion anhand der Fig.5 und G der ersten genannten Anmeldung beschriebewird.

Ein Widerstand R7 ist mit dem veränderlichen Widerstand R5 verbunden, um die Einstellung der Vorspannung zu gewährleisten, die dem nicht invertierenden Eingang des Verstärkers 31 zugeführt wird. Der Ausgang des Verstärkers 3I ist außerdem mit einem Komparator 33 verbunden, der einen Operationsverstärker 34 umfaßt, welcher der UND-Schaltung ?] ein Ausgangszeichen ZL zuführt, welches gleich einer binären "]' ist, wenn das Integrationssystem im Suchbetrieb arbeitet, und welches eine binäre "O"ist, wenn das Inte-

209810/1873

grat ions sys tem im Fühlbetrieb arbeitet. Das Entscheidungspa-nnungsniveau des Operationsverstärkers 34 wird desser invertierendem Eingang über den Widerstand R17 zugeführt, der einem veränderlichen Widerstand Rl4 r.achgesdraltet ist, der ein Glied eines Spannungsteilers bildet, welcher die Widerstände R13> Rl²I- und R15 umfaßt. Der nich/ invertierende Eingang des Verstärkers 34 ist mit dem Ausgang des Verstärkers 31 über einen Widerstand RI6 Verbundes.

Die effektive Zeitkonstante des Integrators 30 wird gemäß der Erfindung durch die Amplitudensteuerstufe 35 eirgestel.lt, welche die Transistoren 36, 37 und 38 umfaßt. Der Widerfc ' stand R3 ist ein Kollektorwiderstand des Transistors 36, und erjliegt an einer Spannungsquelle von 12 Volt. Der Widerstand R4 ist ein Emitterwiderstand des Transistors 38, und er ist mit einer 12 Volt-Spannungsauelle verbunden und der Widerstand R5 ist der Emitterwiderstand des Transistors 38 und liegt an Erde. Die Transistoren 37 und 38 bilden ein Paar, und der Wert der Widerstände R5 und R7 isfc so gewählt, daß der Eingangswiderstand des Verstärkers 31 etwa dem Widerstand Ro entspricht.

Eine bistabile Kippstufe 39 ist mit dem Ausgang des Verstärkers 31 verbunden, wie die Fig. zeigt, und sie gibt an die UND-Schal ung 21 das Ausgangszeichen FM ab. Das W Ausgangszeichen der bistabilen Kippstufe 39* welches einen von 2 Werten annehmen kann, wird der Amplitudensteuerstufe 35 zugeführt, urn die Amplitude des Eirgangsasichens V. zu steuern, welches dem Integrator 30 und dem nicht invertierenden Eingang des Verstärkers 31 zur Einstellung seiner Spannung V,- zugeführt wird. Die Amplitudensteuerspannun¹; der Stufe 39 ist für der, Fühlbetrieb nieder (binär "θ"), so daß sie dem Integrator 30 ein Eingangszeichen mit relctLv niedriger Amplitude für eine langsame Integration des ELngangszeichens zuführt. Ein hohes Ausgangszeichen (binär '¹O") der Stufe 39 ist im Suchbetrieb vorhanden und liefert ein

209810/1873

J.K.Clark -

2U1888

Eingangszeichen mit hoher Amplitude an den Integrator 30, so daß die Integration mit höherer Geschwindigkeit durchgeführt wird, was einer kurzen Zeitkonstanten relativ zur Zeitkonstanten der Einrichtung im Fühlbetrieb entspricht. Das Steuerzeichen von der Stufe 39 kann dem nicht invertierenden Eingang des Verstärkers 31 über den Widerstand r8 zugeführt werden, falls es erwünscht ist, für den Suchbetrieb eine." niedrigere Schwellwertwahrs-cheinlichkeit als für den Fühlbetrieb vorzusehen. Dies wird durch Verminderung der Spannung V, . relativ zu der Spannung V· für den Fühlbetrieb und durch Erhöhung von V, . relativ V. für den Suchbetrieb erreicht. Diesen Erfolg erreicht man, wie die Figur zeigt, durch e'.nen Gegenkopplungsweg zwischen dem Ausgang des Verstärkers 31 und dem nicht invertierenden Eingang des Verstärkers 31 j wobei diese Gegenkopplung die bistabile Einrichtung 39 und den Widerstand R8 umfaßt.

Die Rahmensteuerstufe der Fig.' eliminiert nicht nur die obengenannten Komponen-ten, sondern sie macht auch eine Spannungsregelschaltung überflüssig.

Es wird jetzt der Betrieb der in Fig.2 dargestellten Schaltungsanordnung besprochen. Das Eingangszeichen von der bistabilen Kippstufe 6 der Fig.l, der Zustand MM (Abweichung) ur.d M (Übereinstimmung), werden über den Widerstand Rl der Basis des Transistors 36 zugeführt. Wenn der Transistor gesperrt ist, ist der Transistor 37 durchgeschaltet und arbeitet als Emitterfolger, der das vorhandene Potential a-i Koppelpunkt der Widerstände RIO und RIl an den Punkt 4l weitergibt, der eine Amplitude (die höhere) der Eingangsspannun^ V^_n (V2) für den invertierenden Eingang des Verstärkers 31 liefert. Der-Transistor 36 ist gesperrt, wenn das Ausgangszeichen der Kippstufe 6 eine Übereinstimmung anzeigt. Diese Übereinstimmung wird durch eine binäre "θ" an der Basis des Transistors 36 und durch eine binäre Ί'¹

209810/187 3

am Kollektor des Transistors 36 dargestellt, aufgrund der Umkehr, die in dem Transistor 36 stattfindet. Die binäre "l'' hat jedoch einen Spannungswert, welcher durch die Spannung an dem Koppelpunkt der Widerstände RIO und RIl festgeklammert wird. Der Transistor 38 ist ebenfalls leitend und wirkt als Emitterfolger, der die gleiche Klammerspannung an dem Widerstand R5 erzeugt. Der Widerstand R5 hat einen Widerstands-' wert, der im Vergleich zu dem Widerstand R4 nicht zu groß sein darf. Bei den beschriebenen Betriebsbedingungen arbeitet das System im Fühl-Betrieb und der Operationsverstärker 3I integriert mit einer langsamen Geschwindigkeit (er arbeitet mit einer relativ großen Zeitkonstanten) und er liefert ein Ausgangszeichen, das niedrig ist, im Vergleich zu dem Entscheidungspegel des Komparators 33 -^;.und der Vorspannung V₁ , die dem invertierenden Eingang des Operationsverstärkers 42 zugeführt;wird, der einen Teil der bistabilen Kippstufe 39 bildet. Somit liefern beide Verstärker 34 und 42 an ihren Ausgängen eine binäre "O".

Wir nehmen jetzt an, daß der Gleichlauf verloren gegangen ist, Das Ausgangszeichen der bistabilen Kippstufe beginnt jetzt eine Folge von binären "l" zu erzeugen, welche den Transistor 36 leitend durchschalten, so daß die Spannung an seinem Kollektor abfällt. Selbst wenn die Transistoren 37 und 38 noch leiten, so bewirkt dieser Spannungsabfall am b Kollektor, daß die Spannung am invertierenden Eingang unter die Vorspannung des nicht invertierenden Eingangs des Verstärkers 31 abfällt, so daß dieser ein positives Ausgangszeichen erzeugt. Dieses positive Ausgangszeichen liefert innerhalb einer relativ kurzer Zeit ein Ausgangszeichen "l'^! der Verstärker 34 und 42. Aufgrund dieser Ausgangszeichen des Verstärkers 42 ergibt sich eine zusätzliche Spannung an den Basen der Transistoren 37 und J>1 über den Widerstand R12, was zu einer Spannungserhöhung an dem Punkt 4l führt, so daß V^_n des Operationsverstärkers J>\ erhöht wird und die Integration mit einer größeren Geschwindigkeit durchgeführt wird (mit einer relativ kurzen effektiven Zeit-

209810/1873 -^

J.M.Clark - 4

konstanten) wie es für den Such-Betrieb notwendig ist. Zusätzlich stellen die Ausgangszeichen der bistabilen Kippstufe über den Widerstand R8 die Vorspannung V^_1as nach.

Wenn das Ausgangszeichen der Kippstufe 6 anzeigt, daß die Zähler zur Erzielung des Synchronismus mit den empfangenen Date-¹ nachgestellt worden sind, dann geht der Transistor 36 in sein Sperrzustand,über, und die Rahmensteuerschaltung weist wieder die Betriebsbedingungen auf, die oben für den Fühl-Betrieb beschrieben wurden, bevor der Synchronismus verloren gegangen war.

In Pig.3 ist eine Kurvenschar dargestellt, anhand derer erklärt wird wie ein Operationsverstärker.'-als bistabile Kippstufe arbeiten kann. Primär kann ein Operationsverstärker wieder Verstärker 42, aufgrund der Gegenkopplung über den Widerstand R21 als bistabile Kippstufe arbeiten. Die Gerade 43 zeigt das Verhältnis zwischen V^ und V_n an. Diese Gerade schneidet die vertikale Maßstabsgerade für die Rückkopplungsspannung V- in einem Punkt, der oberhalb V₁ ist. Das bedeutet eine positive Eingangsspannungsdifferenz, so daß V_n möglichst groß wird, das heißt gleich Vp. Es wird jedoch darauf hingewiesen, daß in manchen Zuständen der Betrieb dieser bistabilen Einrichtung von der Vorgeschichte abhängt, nämlich von dem Zustand, in dem sie sich vorher befand. Falls z.B. bei gleicher Eingangsspannung wie bei der Geraden 43 die bistabile Einrichtung 39 in dem Zustand war, der durch V_n gleich V-z dargestellt ist (vergleiche die linie 45), dann bleibt sie in diesem Zustand, oder falls sie in dem durch Vp dargestellten Zustand war, bleibt sie ebenfalls in diesem Zustand. Wenn das Eingangszeichen längs einer Linie gleich oder unterhalb V₁- bleibt, wie z.B. die Gerade 44, dann bleibt diese Eingangsspannung unter der Spannung V^ und sie neigt dazu, die bistabile Einrichtung zu einem Ausgangszeichen zu zwingen, das gleichgroß V-, ist und in diesem Zustand überzugehen, falls sie nicht bereits in diesem Zustand ist.

209810/1873 _/-

Wenn also die Gerade, welche das Eingangs- und das Ausgangszeichen der bistabilen Kippstufe definiert, am Schnittpunkt mit der Rückkopplungsspannung V_f kleiner als V₁ ist, dann wird die bistabile Kippstufe zurückgesetzt, falls sie nicht bereits zurückgesetzt ist.

Es wird jetzt die Situation betrachtet, wenn Eingangs- und Ausgangsspannung durch die Gerade 45 definiert sind. In diesem Zustand schneidet die Gerade 45 die Rückkopplungsspannungsgerade Vp an einem Punkt unterhalb Vi und das Ausgangszeichen neigt zum Abfall, fällt jedoch aufgrund der Rückkopplung nicht ab, da das Eingangszeiciien im Bereich "Halten"' liegt. Wenn das Eingangszeichen auf einer' Geraden liegt, die größer als V^ ist, z.B. die Gerade 46, besteht die Tendenz zur Erhöhung des Ausgangszeichens des Verstärkers 42 aufgrund der Tatsache, daß diese Gerade die Spannung V^ an einem Punkt schneidet, der oberhalb V-, liegt. Das Ausgangszeichen wächst auf Vp an und wird auf diesen Wert festgesetzt, falls die bistabile Kippstufe nicht bereits eingestellt war.

Die Fig. 4 zeigt eine Hysterese-Schleife, welche den Betrieb des Operationsverstärkers 42 und der Rückkopplung über den Widerstand R21 darstellt. Nachdem die bistabile Einrichtung in dem durch V-, dargestellten Zustand war, und die Eingangsspannung V^ von V₁- auf V^ angewachsen ist, wird die bistabile Kippstufe auf den binären Zustand eingestellt, der durch die Spannung V^ bei V^, längs der Linie 48 dargestellt wird, und sie bleibt auf diesem Niveau bei einem weiteren Anwachsen der Eingangsspannung V^. Wenn V₁ abfällt, bleibt die bistabile Einrichtung in dem durch Vp dargestellten Zustand, bis die Eingangsspannung den Wert Vp- erreicht, (vergleiche Linie 49) und bei weiterem Abfall der Eingangsspannung wird sie längs der Linie 50 in den binären Zustand versetzt, der durch Spannung V^ dargestellt ist. Die Fig.5 zeigt die Eingangsimpulse, welche die bistabile Einrichtung 39 einstellen und zurückstellen

209810/1873

J.M. Clark - M-

2U1888

und Ausgangsimpulse auf 2 binären Niveaus erzeugen _s nämlich mit dem Rückstellniveau V^-und dem Einstellniveau Vp.

Es kann Situationen geben, in denen der Sρannungsumsehwung, der durch das Steuerzeichen des Verstärkers 42 erzeugt wird * nicht hinreichend groß ist, um die gewünschte Auswahl der effektiven Zeitkonstanten für den Integrator zu erreichen. Falls die Spannungsumschaltung der Amplitundensteuerspannung der Einrichtung 39 nicht hinreichend groß ist, kann eine Verstärkungsstufe vorgesehen werden, wie sie in der Fig.6 dargestellt ist. In diesem Fall bilden die Widerstände R22 und R23 einen Spannungsteiler, der dem Emitter des Transistors 51 die richtige Arbeitsspannüng zuführt. Die Einstellung über den Widerstand R22 dient zur Einstellung der Fühlzeit, d.h. der anfänglichen Zeitkonstanten für den Fühlbetrieb. Eine Verringer-ung des Widerstandes erhöht die Zeitkonstante des Fühlbetriebs, und eine Erhöhung des Widerstandes verringert die Zeitkonstante des Fühlbetriebs. Dies erreicht man durch Änderung des Arbeitspunktes des Transistors 51· Da der Transistor 51 eine Umkehrung liefert, ist zwischen dem Ausgang der bistabilen Einrichtung 39 und der Basis des Transistors 51 eine Umkehrstufe 52 vorgesehen. Eine Diode 53 bildet einen Schutz gegen eine umgekehrte Emittervorspannung .

Wenn das System im Fühlbetrieb arbeitet, liefert die Einrichtung 39 ein Ausgangszeichen "θ", welches hinter der Inverterstufe 52 zu einer "l" wird, die der Basis des Transistors 51 zugeführt wird. Somit wird der Transistor 51 leitend, so daß den Basen der Transistoren 37 und 38 ein relativ niedriges Potential zugeführt wird, so daß diese dem invertierenden Eingang des Verstärkers 31 ein relativ niedriges Eingangszeichen zuführen, wie es anhand der Fig„2 beschrieben wurde. Wenn das System jedoch im Such-Betrieb arbeitet, bleibt der Transistor 5I gesperrt, und die an den Basen der Transistoren 37 und 38 entwickelte Spannung wächst aufgrund

209810/1873

V-

^2U1888

des Spannungsabfalls an dem Transistor 51 ^an. Somit entsteht ein hohes Eingangszeichen am Verstärker J>1, und dadurch wird die gewünschte schnelle Integration des Eingangszeichens erreicht, die für den Suchbetrieb notwendig ist.

Das Klammereingangszeichen vom Kollektor des Transistors 36 der Fig.2 wird wie folgt integriert:

^Vout ⁼ - ^X /^R6°J>2 "^Vbias ) ^dt wobei V , = Ausgangszeichen des Verstärkers JH

Vp = Spannung am Kollektor des Transistors 36 ^V- ^VT ^R8 ^{+ V}pb'^R7

ψ R₈ + R₇

V »Spannung am Abgriff des Widerstands R5

V„_R = Rückkopplungsspannung vom Ausgang des Verstärkers 42 ist. (Dies setzt voraus, daß R5« R7 ist).

Die Klammerschaltung 32 und der Komparator 33 arbeiten so, wie es anhand der Fig.5 und 6 der erstgenannten US-Anmeldung beschrieben worden ist. Der Operationsverstärker &2 arbeitet aufgrund der positiven Rückkopplung als bistabile Einrichtung. Die Schaltpunkte der Zeitkonstanten des Integrators 30 hängen von dem hohen und dem niedrigen Ausgangsspannungs- ^ wert des Operationsverstärkers 42 und auch von den Wider-™ Standsverhältnissen der gewichteten Widerstände RIO, RIl und R12, und der Widerstände R5, R7 und r8 ab.

Der bistabilen Kippstufe 39 wird das Zeichen MT nicht zugeführt, wie es mit Hilfe der bistabilen Kippstufe 26 der bekannten Anordnung der Fig.l geschah. Diese Zuführung diente dazu, zu verhindern, daß die Betriebsart mitten im Suchbetrieb geändert werden konnte. Das Ausgangszeichen 1 SM des Verstärkers 42 wird der UND-Schaltung 21 zugeführt, der auch das 1 HT-Zeichen auf ihrem anderen Eingang zugeführt wird,

2 0 9 8 10/1873

¹^- D Λ/"

so daß das Zeichen 1 SM nur während des Vorhandenseins des

und
anderen Zeichens wirksam ist. das HALT-Zeichen erzeugen kann.

Das Zeichen 1 HT erscheint ein Bit nach dem Zeichen 1 ST und 1 MT. Es kann deswegen kein Nachteil dadurch entstehen, daß das Zeichen 1 SM nicht taktgesteuert wird . Das Zeichen 1 SL des Kompatators 33 wird praktisch in derselben Wiese wie in der bekannten Anordnung verwendet und nicht getaktet.

V-

209810/1873

Claims

-Vf-J.M.Clark -4 "⁷J? 2 HI

Patentansprüche

j l^jRahmensynchronisiersystern, welches von einer Quelle binäre Informationszeichen empfängt, die mit einer vorgegebenen Taktfrequenz ankommen und eine Synchronisierungskomponente erfiialten, gekennzeichnet durch eine erste Stufe (4), die verschiedene Zeitzeichen (REP, FT, HT) erzeugt, durch eine zweite, mit der Quelle (2) und der ersten Stufe (4) verbundenen Stufe (5), welche aufeinanderfolgende Bits des Informationszeichens prüft, um die Synchronisierungskomponente zu erfassen, und welche bei jeder Überprüfung ein Ausgangszeichen (l MM) erzeugt, welches entweder den synchronen oder den asynchronen Zustand anzeigt, durch

| eine Integrationsstufe (r6, C, 31, R7) welche das Ausgangszeichen integriert, durch eine vierte Stufe (39) > die mit dem Ausgang der Integrationsstufe verbunden ist, und auf das integrierte Ausgangszeichen anspricht und ein erstes Steuerzeichen (IFM) erzeugt, welches einen synchronen bzw. einen asynchronen .Zustand anzeigt,durch eine fünfte Stufe, die zwischen die zweite Stufe (4), die Integrationsstufe und die vierte Stufe (39) geschaltet ist, und die Amplitude des Ausgangszeichens (1 MM) steuert und an die Integrationsstufe ein Zeichen liefert, das es diesem ermöglicht, die Integration des Ausgangszeichens langsam durchzuführen, wenn das erste Steuerzeichen synchron läuft, und die Integration des resultierenden Ausgangszeichens

P schnell durchzuführen, wenn das erste Steuerzeichen nicht synchron läuft und durch eine sechste Stufe (33)j welche ein:-?zweites Steuerzeichen (ISL) zur zeitlichen Einstellung der genannten Zeitzeichen (REF, FT, HT) erzeugt, wenn das resultierende Ausgangszeichen (l MM) und das erste Steuerzeichen (IFM) einen asynchronen Zustand anzeigen und die Amplitude der schnellen Integration der Integrationsstufe «inen vorgegebenen Wert überschreitet.

-A

209810/1873

s\<\ 21Λ1888

J.M.Clark - 4 '
2.Rahmensynchronisiersystem nach Anspruch 1, dadurch gekennzeichrt.t, daß die erste Stufe ein örtliches, binäres Referenzzeichen (REP) erzeugt, und die zweite Stufe (5) eine mit der Quelle (2) und der ersten Stufe (4) verbundene, digital arbeitende Vergleichsschaltung (5) umfaßt, welche die binären Zustände aufeinanderfolgender Bits des Informationszeichens und des Referenzzeichens (REF) miteinander vergleicht und das resultierende Ausgangszeichen (MMF) erzeugt.
3.Rahmensynchronisiersystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Integrationsstufe einen Operationsverstärker (31) in einem invertierenden und einem nicht invertierenden Eingang umfaßt, und einen mit dem invertierenden Eingang verbundenen Widerstand R6, einen Kon- · de^sator (C), der zwischen dem Ausgang und dem invertierenden Eingang liegt, eine Klammerschaltung 33, die zwischen dem Ausgang und dem invertierenden Eingang liegt, eine Vorspannung squelle (ν-ητΛα)/ ^d^-^{e m}^ ^^{em n}i°ht invertierenden . Eingang verbunden ist, und eine mit der vierten Stufe (39) und dem nicht invertierenden Eingang verbundene Einrichtung, welche auf das erste Steuerzeichen anspricht und die Amplitude der Vorspannung an dem nicht invertierenden Eingang gleichzeitig mit der Einstellung der Amplitude des resultierenden Ausgangszeichens (l MM) einstellt.
4.Rahmensynchronisiersystem nach einem der Ansprüche 1 bis 3> dadurch gekennzeichnet, daß die vierte Stufe eine bistabile Kippstufe (39) umfaßt.

5·Rahmensynchronisiersystem nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die bistabile Kippstufe (39) einen Operationsverstärker (42) mit e^Hnem invertierenden und einem nicht invertierenden Eingang umfaßt, und eine Vorspannungsquelle (V₁) ,die mit dem invertierenden Ein-

209810/1873

J.M.Clarfc-4 *D 2H1888

gang verbunden ist, und eine Kopplung (R20) zwischen dem Ausgang der Integrationsstufe und dem nicht invertierender. Eingang und eine Rückkopplung (Rl) zwischen dem Ausgang und dem nicht invertierenden Eingang.

209810/1873