DE19823742B4

DE19823742B4 - Verfahren zum Bilden eines Isolationsbereichs in einem Halbleitersubstrat

Info

Publication number: DE19823742B4
Application number: DE19823742A
Authority: DE
Inventors: Se Aug Ichon Jang; Young Bog Ichon Kim; In Seok Ichon Yeo; Jong Choul Ichon Kim
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1997-06-02
Filing date: 1998-05-27
Publication date: 2005-08-18
Anticipated expiration: 2018-05-28
Also published as: CN1124646C; DE19823742A1; JPH10335445A; GB2326021A; TW362259B; CN1204145A; KR19990000065A; GB2326021B; KR100232899B1; US6420241B2; JP2910762B2; GB9808646D0; US20010014506A1

Abstract

Verfahren zum Bilden eines Isolationsbereiches in einem Halbleitersubstrat (11), welches folgende Schritte aufweist:
Bilden einer Isolationsmaske (13, 15) auf einer oberen Oberfläche des Halbleitersubstrats (11);
Ätzen des Halbleitersubstrats (11) mittels der Isolationsmaske (13, 15), wodurch eine Einsenkung gebildet wird; und
Durchführen einer Niedrigtemperatur-Feldoxidation und einer anschließenden Hochtemperatur-Feldoxidation, wodurch ein Feldoxid (23) in der Einsenkung gebildet wird.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Bilden eines Isolationsbereichs in einem Halbleitersubstrat für integrierte Halbleiterschaltungen.
In einer Ausführungsform schafft die vorliegende Erfindung eine neuartige Isolationstechnik, durch die Halbleitervorrichtungen äußerst stark integriert werden können, um Sub-Mikrometer-Vorrichtungen zu schaffen.

Zum Erhöhen des Integrationsgrades von Halbleitervorrichtungen ist es wünschenswert, die Dimensionen der aktiven Vorrichtungselemente zu reduzieren und ebenfalls die Dimensionen der Breite und der Fläche von Isolationsbereichen zu reduzieren, welche zwischen den aktiven Vorrichtungselementen gebildet werden. Da der Reduzierungsbetrag grob eine Speicherzellengröße bestimmt, spielt die Isolationstechnik, welche verwendet wird, eine bedeutsame Rolle bei hochintegrierten Speicherzellen.

Das Dokument US-A-5 139 965 beschreibt ein Verfahren zum Bilden von Feldoxidbereichen zwischen aktiven Bereichen in einem Halbleitersubstrat. Es wird eine Isolationsmaske auf der Oberfläche des Halbleitersubstrats gebildet, wobei die Isolationsmaske einen freiliegenden Bereich der Halbleitersubstratoberfläche aufweist. Dieser freiliegende Bereich wird geätzt, um ein Oxid durch einen einzigen Schritt einer Feldoxidation bilden zu können.

Die Druckschrift US-A-5 637 528 enthält ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei ein Feldoxid auf einer Oberfläche eines Halbleitersubstrats gebildet wird. Dieser Feldoxidbereich wird nicht in einer Einsenkung des Halbleitersubstrats vorgesehen.

In der Druckschrift US-A-5 399 520 wird ein Verfahren zum Bilden eines Feldoxidfilms in einer Halbleitervorrichtung beschrieben, bei der das Feldoxid in einer Einsenkung vorgesehen wird.

Die Druckschrift US-A-5 173 444 beschreibt ein Verfahren zum Bilden eines Isolationsbereiches einer Halbleitervorrichtung, wobei ein Oxidfilm in einer Einsenkung ausgebildet wird.

Die Industrie hat eine Vielzahl von Techniken zum Bilden von Isolationsbereichen für eine Halbleitervorrichtung verwendet bzw. vorgeschlagen. Nur als ein Beispiel enthalten übliche Verfahren zum Bilden von Isolationsfilmen unter anderem eine lokale Oxidation von Silizium, welche üblicherweise als LOCOS-Prozess bezeichnet wird, wodurch ein Feldoxid thermisch auf freiliegenden Bereichen aufgewachsen wird, und eine aus Siliziumnitrid hergestellte Maske die Bereiche für die aktive Vorrichtung bedeckt. Der LOCOS-Prozess jedoch weist oft signifikante Probleme auf, wie z.B. ein üblicherweise bekanntes Problem mit dem Namen "Vogelschnabel", welches die Größe der aktiven Bereiche reduziert. Der Vogelschnabel macht oft die hohe Integration von Halbleitervorrichtungen schwer. Zusätzlichermaßen ist LOCOS oft keine "gute" Isolation zwischen aktiven Vor richtungen, da das verfügbare Volumen des Feldoxids beispielsweise unter der Siliziumoberfläche nicht mehr als 40–45% vom Gesamtvolumen beträgt.

Zum Lösen einiger der vorher erwähnten Beschränkungen wird eine alternative Technik benutzt, welche üblicherweise als Trenchisolation bzw. Grabenisolation bezeichnet wird. Die Grabenisolation wird durch Ätznuten oder Schlitze in einem Halbleitermaterial mittels Ätztechniken gebildet, z.B. reaktivem Ionenätzen und anderen. Die Nuten oder Schlitze werden mit einem dielektrischen Material oder Isolationsmaterial in dem Halbleitersubstrat gefüllt. Der Grabenprozess wurde wegen seiner Vorteile eingeführt, welche darin liegen, daß das Feldoxid vollständig verfügbar ist und keinen Vogelschnabel aufweist. Der Grabenprozess jedoch ist sehr kompliziert. Es wurde ebenfalls ein modifizierter LOCOS-Prozess entwickelt, bei dem der Vogelschnabel durch Bildung eines Nitridabstandshalters an der Seitenwand eines Elementisolationsbereichs verkürzt wird, und ein Feldoxid in einer leichten Einsenkung aufgewachsen wird, welche im Halbleitersubstrat gebildet wird. Der modifizierte LOCOS-Prozess weist ebenfalls ernsthafte Beschränkungen auf.

Aus dem obigen ist ersichtlich, daß eine Technik zum Verbessern der Isolation bei integrierten Halbleiterschaltungen äußerst wünschenswert ist.

Gemäß der vorliegenden Erfindung wird eine Technik einschließlich eines Verfahrens und einer Struktur, zum Isolieren eines Vorrichtungsbereichs bereitgestellt. In einer exemplarischen Ausführungsform schafft die vorliegende Erfindung eine Isolationstechnik mit einer selektiven Temperatursteuerung zur Vermeidung der Probleme der üblichen Techniken.

In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Verfahren zum Bilden eines Elementisolationsfilms oder -bereichs in einer Halbleitervorrichtung geschaffen. Das Verfahren enthält unter anderem einen Schritt des Bereitstellens eines Halbleitersubstrats. Das Verfahren enthält ebenfalls einen Schritt des Konstruierens einer Elementisolationsmaske auf einer Oberfläche des Halbleitersubstrats. Ein Abstandshalter bzw. Spacer an einer Seitenwand der Elementisolationsmaske wird gebildet. Das gesamte Substrat einschließlich der Isolationsmaske und der Seitenwand wird oxidiert, wobei ein freiliegender Bereich des Halbleitersubstrats ein Oxid, beispielsweise ein Siliziumdioxid, ein thermisches Oxid, aufwächst. Das Verfahren enthält ebenfalls einen Schritt des Entfernens des Oxids zum Bilden eines eingesenkten Bereichs im Halbleitersubstrat. Ein Feldoxid wird über Niedrigtemperatur-Feldoxidation gebildet (im weiteren als "LTFOX" bezeichnet) sowie eine Hochtemperaturfeldoxidation (im weiteren als eine "HTFOX") bezeichnet. Die DTFOX und die HTFOX werden nachstehend detaillierter beschrieben.

Zahlreiche Vorteile werden durch die vorliegende Erfindung gegenüber existierenden Techniken erzielt. Als bloßes Beispiel schafft die vorliegende Erfindung eine Halbleitervorrichtung mit einem Feldoxid, welches in eine Einsenkung in einem Feldbereich des Halbleitersubstrats durch eine Kombination von LTFOX und HTFOX gebildet ist, welche relativ leicht implementierbar sind. Zusätzlichermaßen überwindet die vorliegende Erfindung eine oder mehrere der Beschränkungen, welche man beim üblichen LOCOS-Prozess trifft, beispielsweise unter Verwendung eines neuen Verfahrens zum Bilden eines Elementisolationsfilms oder -isolationsbereichs einer Halbleitervorrichtung, welche den Vorteil der Hochtemperaturfeldoxidation ausnutzen kann, ohne ein Feldoxid-Nichtwachstumsphänomen ("FOU") zu erzeugen. Weiterhin schafft die vorliegende Erfindung eine Halbleitervorrichtung mit einem FOU-freien Elementisolationsfilm, welcher durch Hochtemperaturfeldoxidation gebildet ist. Diese und weitere Vorteile und Vorzüge werden in der vorliegenden Beschreibung nachstehend erläutert.

Die vorliegende Erfindung erreicht diese Vorteile in Zusammenhang mit bekannten Prozessen und Produkttechnologien. Die obigen Vorteile und/oder Aspekte der Erfindung werden aus der folgenden Beschreibung der Ausführungsformen unter Bezugnahme auf die begleitenden Zeichnungen klar erscheinen.
In den Figuren zeigen:
1a bis 1e vereinfachte schematische Querschnittsansichten zum Zeigen eines üblichen Verfahrens zum Bilden eines Isolationsfilms einer Halbleitervorrichtung;
2a bis 2d vereinfachte schematische Querschnittsansichten zum Zeigen eines FOU-Phänomens, welches durch ein übliches Verfahren verursacht wird;
3 bis 5 ein vereinfachtes Verfahren zum Bilden eines Isolationsfilms einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung;
6a bis 6F vereinfachte schematische Querschnittsansichten zum Zeigen eines Verfahrens zum Bilden eines Elementisolationsfilms einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung; und
7 bis 17 Verfahren zum Bilden eines Isolationsfilms einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung und ihre Eigenschaften in Querschnitten und als Darstellungen.
Zum besseren Verständnis der vorliegenden Erfindung wird eine kurze Beschreibung von üblichen Techniken in Zusammenhang mit etwas vereinfachten Figuren gegeben werden, wie z.B. denjenigen, die nachstehend beschrieben werden. Mit Bezug auf 1 ist ein übliches Verfahren zum Bilden eines Elementisolationsfilms in einer Halbleitervorrichtung unter Verwendung von LOCOS illustriert. Das Verfahren beginnt mit einem Halbleitersubstrat 31, welches ein darüberliegendes Unterbau-Oxid 33 bzw. Padoxid 33 sowie ein darüberliegendes Unterbau-Nitrid 35 bzw. Padnitrid 35 aufweist, welche sequentiell gebildet werden, wie beispielsweise in 1a gezeigt. Nach einem Strukturierungsschritt wird ein Nitrid 37 vollständig über der resultierenden Struktur abgeschieden und dann mittels einer Plasmaätzung anisotrop geätzt. Die Plasmaätzung bildet einen Nitridabstandshalter, wie in 1b und 1c gezeigt.
Darauffolgend wird der freiliegende Bereich des Halbleitersubstrats 31 thermisch oxidiert, um ein Oxid 41 oder Feldoxid aufzuwachsen, wie in 1d gezeigt. Das Feldoxid 41 wird zum Bilden einer Einsenkung 43 entfernt, wie in 1e gezeigt. Darauf wird die Einsenkung 43 in dem Halbleitersubstrat 31 oxidiert, um ein Feldisolationsoxid (nicht gezeigt) zu bilden. Dieser übliche LOCOS-Prozess ist insofern vorteilhaft, als daß die Oxidation ermöglicht, daß die Einsenkung 43 mit einer genauen Tiefe im Halbleitersubstrat gebildet wird. Jedoch hat er ebenfalls einige Nachteile.
Zum Beschränken des Vogelschnabelproblems muß der Nitridabstandshalter eine Dicke von 500 Angström oder mehr aufweisen. Der dicke Nitridabstandshalter kann die Ausweitung des Vogelschnabels verhindern, aber kann oft nicht für eine sehr großskalige Integration angewendet werden, da der Elementisolationsbereich engere Breiten aufweisen kann, wenn der Integrationsplan der Vorrichtungen steigt. Beispielsweise wenn bei einer Designregel einer Vorrichtung von 0,20 μm der Nitridabstandshalter 500 Angström dick ist, wird die Breite des Elementisolationsbereichs, der freigelegt ist, um 0,1 μm reduziert, da der Nitridabstandshalter an den gegenüberliegenden Seitenwänden vorliegt. Somit gibt es einen Feldoxid-Verdünnungseffekt mit dem das Feldoxid dünn in einem engen Feldbereich im Vergleich zu demjenigen in einem breiten Feldbereich aufwächst.
Zusätzlichermaßen muß zum Mildern des Feldoxid-Verdünnungseffekts sogar bei einem geringen Isolationsabstand die Feldoxidationstemperatur hoch sein. Die hohe Feldoxidationstemperatur jedoch verursacht ein Feldoxid-Nichtwachstums- (im weiteren als "FOU") bezeichnet -Phänomen ebenfalls im Prozess von 1. Das FOU-Phänomen wird erwähnt von B.J. Cho, et al. ("Cho") in "Anomalous Field-Oxide-Ungrowth Phenomenon in Recessed Local Ocidation of Silicon Isolation Structure", Journal of Electrochemical Society, Band 144, Nr. 1, Seiten 320–326 (1997), das hierin durch Bezugnahme miteingegliedert ist. Da das FOU-Phänomen Anlaß zu einem fatalen Fehler in der betriebenen Vorrichtung gibt, wie z.B. einem elektrischen Kurzschluß, sollte es natürlich beseitigt werden.
2 illustriert das FOU-Phänomen detailliert, und zwar in Zusammenhang mit 1. Zunächst werden ein Unterbau-Oxid 52 und ein Unterbau-Nitrid 55 sequentiell mit ihren eigenen jeweiligen Dicken über einem Halbleitersubstrat 51 gebildet, wie in 2a gezeigt. Das Unterbau-Nitrid 55 und das Unterbau-Nitrid 53 werden an einem Elementisolationsbereich zum bilden eines Musters geöffnet oder geätzt. Dann wird ein Nitridabstandshalter 57 an der Seitenwand des Musters gebildet. Dabei wird ein stickstoffhaltiges Polymer 59 auf dem freiliegenden Elementisolationsbereich der Halbleitervorrichtung 51 gebildet.
Obwohl die Bildung des stickstoffhaltigen Polymers an dem Ort auftritt, wo das Bereichsverhältnis des aktiven Bereichs zum selben Bereich klein ist, wird ein großer Anteil des stickstoffhaltigen Polymers in den peripherischen Schaltungen gebildet, in denen der Bereich des aktiven Bereichs relativ groß ist im Vergleich zu dem des Feldbereichs. Das stickstoffhaltige Polymer, welches während des Ätzschrittes für den Nitridabstandshalter 57 gebildet wird, wird außerhalb freigesetzt oder auf gullyförmigen Feldbereichen wieder abgeschieden, aber da das Polymer mit großer Menge im peripherischen Schaltungsbereichen gebildet wird, bleibt ein Teil des Polymers auf dem Boden des Feldbereichs. Das stickstoffhaltige Polymer 59 wird auf keine Art und Weise durch übliches Naßwaschen entfernt, da es sich chemisch mit dem Halbleitersubstrat 51 verbindet. Darauf wird ein Oxidationsprozess bei einer Temperatur von 1000°C oder darunter ausgeführt, um ein Oxid 61 aufzuwachsen, wie in 2b gezeigt. Dabei ist der Stickstoff in dem stickstoffhaltigen Polymer 59 nicht auf dem Oxid 61 sondern unterhalb des Oxids 69 zugegen, d.h. er wird in der Grenzfläche zwischen dem Oxidfilm 61 und dem Halbleitersubstrat 51 umverteilt.
Das Oxid 61 wird zum Bilden einer Einsenkung 63 naßgeätzt, wie in 2d gezeigt. Der Stickstoff wird nicht entfernt, sondern noch in der Grenzfläche zwischen dem Oxid 61 und dem Halbleitersubstrat 51. Darauffolgend wird der freiliegende Bereich des Halbleitersubstrats, d.h. die Einsenkung 63 eine Feldoxidation unterworfen, um ein Feldoxid 65 zu bilden. Falls die Feldoxidation oberhalb einer Temperatur von 1050°C ausgeführt wird, tritt das FOU-Phänomen auf, wie in 2d gezeigt.
Die Elementisolationsverfahren, welche auf LOCOS basieren, erleiden einen ernsthaften Feldoxid-Verdünnungseffekt, ein Phänomen, bei dem ein Feldoxid dünner in einem engen Feldbereich aufwächst, als in einem breiten Feldbereich, wie berichtet im Artikel von J.W. Lutze, "Field oxide thinning in poly buffer LOCOS isolation with active area spacing to 0,1 μm", Journal of Electrochemical Society, Band 137, Nr. 6, Seiten 1867–1870 (1990).
Wie oben beschrieben, können die üblichen Techniken zumindest diese zwei Probleme nicht vermeiden, nämlich den Feldoxid-Verdünnungseffekt und das FOU-Phänomen. Beispielsweise verursacht der Hochtemperaturfeldoxidationsprozess, welcher zum Überwinden des Feldverdünnungseffekts verwendet wurde, das FOU-Phänomen, so daß die Halbleitervorrichtungen schlechte Charakteristika und Zuverlässigkeit aufweisen, und schwer hochintegrierbar sind.
Die Anwendung der spezifischen Ausführungsformen der vorliegenden Erfindung können am besten unter Bezugnahme auf die begleitenden Zeichnungen verstanden werden. Diese Zeichnungen sind nur illustrativ und sollen den Schutzumfang der Ansprüche nicht begrenzen. Die Durchschnittsfachleute werden weitere Variationen Alternativen und Modifikationen erkennen. Zusätzlichermaßen verwenden die nachstehenden Zeichnungen gleiche Bezugszeichen wie die vorherigen Zeichnungen für gleich/oder entsprechende Teile oder Elemente.
3–5 illustrieren ein vereinfachtes Verfahren zum Bilden eines Elementisolationsfilms einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. Mit Bezug auf 3a bis 3d beispielsweise sind verschiedene Querschnitte von Vorrichtungen zum Zeigen von Änderungen in den Gestalten der Feldoxide bei verschiedenen Temperaturen illustriert. Die gezeigten Feldoxide werden im allgemeinen unter Verwendung der allgemeinen Prozesse hergestellt, welche in 1e oder 2c abgebildet sind, aber bei unterschiedlichen Temperaturen sowie weiteren Faktoren bzw. Parameter. 3a zeigt ein Feldoxid, das bei 950°C auf eine Naßoxidationsart gebildet wird. 3b zeigt ein Feldoxid, welches bei 1000°C gebildet wird. 3c zeigt ein Feldoxid, welches bei 1050°C gebildet wird. 3d zeigt ein Feldoxid, welches bei 1100°C gebildet wird. Wie in den Figuren gezeigt, verursacht eine Feldoxidationstemperatur so hoch wie oder höher als 1050°C ein FOU-Phänomen, aber bei einer Temperatur von weniger als 1050°C tritt dieses Phänomen offenbar nicht auf.
Als ein bloßes Beispiel zeigen Daten, die aus Experimenten erhalten wurden, bei denen die Feldoxidation in einem Temperaturintervall von 10°C im Bereich von 1000–1050°C ausgeführt wurde, daß im wesentlichen kein FOU-Phänomen bei einer Temperatur unterhalb von 1040°C beobachtet wird. Dementsprechend wird vorgeschlagen, daß eine Übergangstemperatur, bei der eine Oxidationsbarriere erzeugt wird im Bereich von 1040–1050°C liegt, und daß, wenn die Feldoxidation bei einer Temperatur oberhalb der Übergangstemperatur ausgeführt wird, das FOU-Phänomen auftritt.
Obwohl das stickstoffhaltige Polymer in der Einsenkung 63 bleibt, wird das Feldoxid 65 normalerweise aufgewachsen, wenn die Feldoxidation bei einer Temperatur unterhalb von 1040°C durchgeführt wird. Mit anderen Worten kann das stickstoffhaltige Polymer nicht eine Rolle als Oxidationsbarriere selbst spielen und muß in die Oxidationsbarriere durch eine thermische Aktivierung bei einer bestimmten Temperatur oder darüber umgewandelt werden. D.h. ein Bereich von 1040 bis 1050°C ist eine Übergangstemperatur, bei der die Oxidationsbarriere, ein Faktor, welcher das FOU-Phänomen verursacht, erzeugt wird. Somit sollte zum Lösen des FOU-Phänomens der üblichen Techniken, die Feldoxidationstemperatur geringer als 1040°C (siehe 2d und 3) bei diesen Ausführungsformen sein.
4 ist eine vereinfachte Darstellung, bei der die Dicken der Feldoxide entsprechend Feldoxidationstemperaturen vergli chen werden. Die aus der Darstellung erhaltenen Daten zeigen, daß, wenn eine Feldoxidation bei einer hohen Temperatur ausgeführt wird, der Feldoxid-Verdünnungseffekt reduziert ist, so daß ein dickes Feldoxid erzeugt werden kann. Falls ein ernsthafter Feldoxid-Verdünnungseffekt auftritt, werden die Transistorschwellspannungen und Punchthrough-Spannungen nachteilhafterweise erniedrigt. Zusätzlichermaßen kann, da das Feldoxid in direktem Kontakt mit einem Gateoxid in einer Halbleitervorrichtung steht, die Spannung des Halbleitersubstrats, welche durch die Elementisolation erzeugt wird, einen fatalen Einfluß auf die Zuverlässigkeit des Gateoxids, welches später gebildet wird, ausüben.
Im allgemeinen ist, da ein Feldoxid eine hohe Viskosität aufweist, wenn es bei einer niedrigen Temperatur gebildet wird, die aufgrund der Volumenexpansion des Feldoxids verursachte Spannung während der Feldoxidation nicht enspannbar, sondern wird in das Halbleitersubstrat übertragen. Daraus resultierend wird die Zuverlässigkeit des Gateoxids mehr verschlechtert, wenn die Feldoxidation bei einer niedrigeren Feldoxidation ausgeführt wird, wie in 5 gezeigt.
In 5 ist die Ausbeute des Gateoxids bezüglich der Temperatur der Feldoxidation dargestellt. Wie in dieser Darstellung gezeigt, ist es für die Ausbeute des Gateoxids sowie für den Feldoxidations-Verdünnungseffekt vorteilhaft, daß die Feldoxidation bei höheren Temperaturen ausgeführt wird. Jedoch bewirkt die Hochtemperaturfeldoxidation das FOU-Phänomen, wie zuvor erwähnt.
6 bis 17 illustrieren ein vereinfachtes Verfahren zum Bilden eines Elementisolationsfilms eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. Diese Figuren sind lediglich Illustrationen und sollen den Schutzumfang der Patentansprüche nicht beschränken. Mit Bezug auf 6 ist ein schrittweiser Prozess zum Bilden eines Elementisolationsfilms einer Halbleitervorrichtung gezeigt. zunächst wird, wie in 6a gezeigt, ein Halbleitersubstrat 11 bereitgestellt. Ein Unterbau-Oxid 13 und ein Unterbau-Nitrid 15 werden sequentiell über dem Substrat abgeschieden, gefolgt durch Ätzen des Unterbau-Nitrids 15 und des Unterbau-Nitrids 13 mit einer (nicht gezeigten) Elementisolationsmaske zum Bilden eines Musters. Ein Überätzprozess wird durchgeführt, um den Halbleiter auf eine Tiefe von 50–100 Angström einzusenken. Dann wird ein Nitrid in dem dicken Bereich von 50–300 Angström, aber nicht beschränkt auf diesen Bereich, über der resultierenden Struktur abgeschieden, wie in 6b gezeigt.
6c ist ein Querschnitt, nachdem das Nitrid 17 anisotrop geätzt worden ist, um einen Nitridabstandshalter an der Seitenwand des Musters zu bilden. Wie gezeigt, ist jeder Seitenwandabstandshalter an einem Rand des Unterbau-Nitrids 15 definiert. 6b ist ein Querschnitt nachdem das eingesenkte Halbleitersubstrat 11 oxidiert worden ist, um ein Oxid 19 aufzuwachsen. In dieser Hinsicht wird die Oxidation bei einer Temperatur von 800–900°C durch einen thermischen Oxidationsprozess ausgeführt, und das Oxid 19 wird beispielsweise auf eine Dicke von 100–500 Angström aufgewachsen.
6e ist ein Querschnitt nachdem das Oxid 19 selektivermaßen unter Verwendung von Flußsäure nachgeätzt worden ist, um eine Einsenkung 21 zu bilden.
6f ist ein Querschnitt, nachdem ein Feldoxid 23 durch eine Feldoxidation gebildet worden ist. Die Feldoxidation wird mit zumindest zwei Prozessen durchgeführt, einem LTFOX-Prozess und einem HTFOX-Prozess.
Der LTFOX-Prozess und der HTFOX-Prozess, wie hier gemeint, sind die Feldoxidationsprozesse, welcher unterhalb bzw. oberhalb der Übergangstemperatur ausgeführt werden, bei der die Oxidationsbarriere erzeugt wird. Somit sind der LTFOX- und HTFOX-Prozess temperaturmäßig unterscheidbar.
Nachstehend wird der theoretische Hintergrund und eine Bedingung für die in 6 illustrierten Prozesse unter Bezugnahme auf einige zusätzliche Figuren erläutert.
Zunächst beeinflußt die Dicke des Unterbau-Nitrids 15 von 6a direkt die Zuverlässigkeit des Gateoxids, was in der Waferkrümmung impliziert ist, in den experimentellen Daten von 7 gezeigt. D.h. sogar nachdem das Unterbau-Nitrid 15 durch eine chemische Niederdruck-Dampfabscheidung (im weiteren als "LPCVD" bezeichnet)-Prozess gebildet wird, und von einem Feldbereich auf der Vorderseite des Wafers durch einen anisotropen Ätzprozess entfernt wird, bleibt das Unterbau-Nitrid 15 auf der Rückseite des Wafers intakt. Somit tritt das Ungleichgewicht in der Zugspannung des Nitrids zwischen der Vorderseite und der Rückseite des Wafers auf, was eine ernsthafte Verbiegung bewirkt. Das Ausmaß solch einer Waferverbiegung ist proportional zur Dicke des abgeschiedenen Unterbau-Nitrids 15.
7 zeigt die Beziehung der Ausbeute des Gateoxids gegenüber der Dicke des Unterbau-Nitrids. Wie in der Darstellung gezeigt, werden die Eigenschaften des Gateoxids gut aufrecht erhalten, wenn das Unterbau-Nitrid 15 auf eine Dicke unterhalb von 150 nm abgeschieden wird, während die Eigenschaften sich abrupt verschlechtern, wenn das Unterbau-Nitrid 15 dicker als 150 nm ist. Deshalb wird in Übereinstimmung mit der vorliegenden Erfindung das Unterbau-Nitrid 15 auf eine Dicke von unterhalb von 150 nm abgeschieden, um dem Gateoxid vorteilhafte Eigenschaften zu vermitteln.
Die Dicke des Unterbau-Nitrids 15 beeinflußt die Verbesserungen im Vogelschnabel sowie die Eigenschaften des Gateoxids. Jedoch wird im Gegensatz zu den Eigenschaften des Gateoxids der Vogelschnabel durch ein dickes Unterbau-Nitrid verkürzt. D.h. wenn das Unterbau-Nitrid dicker ist, ist es widerstandsfähiger gegenüber dem Vogelschnabel und verkürzt somit den Vogelschnabel.
Daher sollten, wenn nur das Unterbau-Nitrid 15 ohne Einsenkung des Halbleitersubstrats 11 geätzt wird, wie in 1a mit der üblichen Technik, das Unterbau-Nitrid 15 und der Nitridabstandshalter zumindest 150 nm bzw. 50 nm dick sein, um die Bildung des Vogelschnabels zu verhindern. In diesem Fall tritt vornehmlich die Verschlechterung des Gateoxids auf, welche zu dem dicken Unterbau-Nitrid zugeordnet werden kann. Zusätzlicherweise macht ein sehr dicker Nitridabstandshalter die Dicke des Feldoxids eng mit einer Designregel von 0,2 μm oder weniger, was den Feldoxid-Verdünnungseffekt verstärkt, wie in 4 gezeigt.
Wenn das Halbleitersubstrat 1 auf eine Tiefe von 5–10 nm durch Überätzen des Unterbau-Nitrids 15 angesenkt wird, wie in 6 gezeigt, kann nicht nur das Unterbau-Nitrid 15 auf eine Dicke von weniger als 150 nm gebildet werden, sondern kann ebenfalls der Nitridabstandshalter 10 eine Dicke von 5–30 nm aufweisen, wobei der Vogelschnabel vermieden wird, da die Struktur von 6c die Diffusionslänge zum Unterbau-Oxid 13 streckt. Somit wird in Übereinstimmung mit der vorliegenden Erfindung das Unterbau-Nitrid 15 überätzt, um das Halbleitersubstrat 11 auf eine Tiefe von 5–10 nm einzusenken, und zwar mit dem Ziel der Aufrechterhaltung der vorteilhaften Eigenschaften des Gateoxids, der Reduzierung des Feldoxid-Verdünnungseffekts sowie der Verkürzung des Vogelschnabels unter einer Designregel von 0,2 μm und darunter (sieh 6a bis 6c und 7).
Hinsichstlich der Bildung des Oxids 19 in 6d ist dieses in direkter Beziehung mit dem Volumenverhältnis des Feldoxids, der Länge des Vogelschnabels und der oxidationsinduzierten Spannung. Für das Volumenverhältnis des Feldoxids dringt die Hälfte des bei der Siliziumoxidation aufgewachsten Feldoxids in das Substrat 11 ein. Daher kann, wenn das Oxid dicker ist, das Volumenverhältnis des Feldoxids erhöht werden, da die Einsenkung 21 von 6e tiefer wird.
Jedoch ist hinsichtlich der Länge des Vogelschnabels ein dickeres Oxid 19 umso nachteilhafter. Der Grund dieses Nachteils liegt darin, daß sich eine Art von Vogelschnabel bei der Bildung des Oxids 19 bildet, die Diffusionslänge zum Unterbau-Oxid 13 weiter bei der Feldoxidation von 6f nach der Entfernung des Oxids 19, 50 verkürzt, so daß ein relativ langer Vogelschnabel gebildet wird. Weiterhin steigt die oxidationsinduzierte Spannung mit der Dicke des Oxids 19, was das Gateoxid in zerstörerischer Art und Weise beeinflußt. Falls andererseits das Oxid 19 bei zu niedrigen Temperaturen gebildet wird, ist es nachteilhaft hinsichtlich der Entspannung der oxidationsinduzierten Spannung, und somit kann ein schlechter Einfluß auf die Eigenschaften des Gateoxids ausgeübt werden.
Daher ist es, wenn man das Volumenverhältnis des Feldoxids, die Länge des Vogelschnabels und die Eigenschaften des Gateoxids betrachtet, vorzuziehen, daß das Oxid 19 auf eine Dicke von 10–50 nm bei einer Temperatur von 800–900°C (siehe 6d) aufgewachsen wird.
Eine detaillierte Beschreibung wird von der Beseitigung des Oxids 19, wie in 6e gezeigt mit Hilfe von 8 gegeben werden.
8a ist ein Querschnitt zum Zeigen, daß, wenn das Oxid 19 mit verdünnter Flußsäure (HF-Lösung) um ein Faktor 20–100 entfernt wird, nur das Oxid 19 geätzt wird, so daß der Boden des Oxids 19 genau identisch in der Gestalt mit derjenigen der Einsenkung 21 ist. Wenn andererseits das Oxid 19 mit einem gepufferten Oxidätzmittel (BOE=Buffered Oxide Etchant) um einen Faktor 100–300 entfernt wird, wird ein Teil des Halbleitersubstrats 11 sowie das Oxid 19 durch die Wirkung des BOE geätzt, so daß die resultierende Einsenkung 21 verbreitert wird wie in 8b gezeigt. Wenn das Feldoxid 23 im Prozess von 6f nach der Entfernung des Oxids 19 mit BOE gebildet wird, ist die Diffusionsmenge zum Unterbau-Oxid 13 verkürzt, während der Vogelschnabel verlängert ist. Somit wird in Übereinstimmung mit der vorliegenden Erfindung das Oxid 19 mit einer freien HF-Lösung entfernt.
Optionellerweise wird der Schritt des Entfernens des Oxids 19 von 6e, welcher in einem Vorreinigungsschritt enthalten sein kann, üblicherweise vor der Feldoxidation von 6f ausgeführt. Beispielsweise sei angenommen, daß ein Vorreinigungsschritt mit Schwefelsäure ausgeführt wird, und dann mit Salpetersäure, so daß das Oxid 19 unter Verwendung der HF-Lösung vor der Schwefelsäure entfernt werden kann, nämlich zwischen der Schwefelsäure, und der Salpetersäure oder nach der Salpetersäure (siehe 3e und 8).
Jetzt mit Bezug auf 9 wird die Feldoxidation von 6f in einer Kombination von einem oder zumindest zwei Prozessen: einem BTFOX- und einem HTFOX-Prozess gebildet.
Der LTFOX-Prozess zielt darauf ab, das FOU-Phänomen zu lösen. Wie oben in 2 beschrieben, sollte die Anfangstemperatur der Feldoxidation unterhalb 1040°C liegen, um das FOU-Phänomen zu vermeiden. Wenn ein Feldoxid auf eine bestimmte Dicke bei einer Temperatur unterhalb 1040°C durch LTFOX aufgewachsen wird, tritt im wesentlich kein FOU-Phänomen in dem HTFOX-Prozess auf, welcher dem LTFOX-Prozess folgt und zwar weil das Feldoxid den Diffusionsweg des Oxidationsmittels hinreichend sichert.
Der HTFOX-Prozess hat zumindest zwei Ziele. Zunächst mildert die hohe Temperatur des Prozesses den Feldverdünnungsprozess. Das zweite Ziel ist die Verbesserung der Eigenschaften des Gateoxids. Da ein Feldoxid von hoher Viskosität ist, wenn es bei einer niederen Temperatur gebildet wird, ist die aufgrund der Volumenexpansion des Feldoxids während der Feldoxidation verursachte Spannung nicht entspannbar, sondern wird in das Halbleitersubstrat transferiert. Deshalb ist die Zuverlässigkeit des Gateoxids verbessert, wenn die Feldoxidation bei höherer Temperatur ausgeführt wird.
Die HTFOX von 9 kann in eine nasse HTFOX (im weiteren als "W-HTFOX" bezeichnet) und eine feuchte HTFOX (im weiteren als eine "D-HTFOX" bezeichnet) geteilt werden, welche in einer feuchten Oxidationsatmosphäre bzw. einer trockenen Oxidationsatmosphäre ausgeführt werden.
In 9 ist die gesamte Feldoxiddicke zusammengesetzt durch die Kombination des LTFOX- und des HTFOX-Prozesses. Das Dickenverhältnis des LTFOX-Oxids gegenüber dem HTFOX-Oxid kann optionellerweise gesteuert werden. Jedoch wird, damit nur eine kleine Spannungsmenge erzeugt wird, das LTFOX-Oxid vorzugsweise so dünn wie möglich gebildet und bei so hohen Temperaturen wie möglich, so daß FOU-Phänomen auftritt. Bei einer Ausführungsform beträgt die optimale Dicke des LTFOX etwa 50–100 nm und zwar unabhängig von der gesamten Feldoxiddicke.
Ein Feldoxid, dessen gesamte Dicke teilweise durch einen LTFOX-Prozess verursacht wird, und zwar teilweise durch einen Feldoxidationsprozess im selben Ausmaß wie dem LTFOX-Prozess und teilweise in einem HTFOX-Prozess, welcher in einer Röhre oder einem Ofen ausgeführt wird, nachdem der Wafer der Luft ausge setzt ist, ist ebenfalls innerhalb des Schutzumfangs und des Gedankens der vorliegenden Erfindung.
10 zeigt eine Querschnittsansicht von einem Feldoxid, welches auf einer Dicke von etwa 300 nm auf einen Wafer durch eine Kombination eines LTFOX und eines HTFOX-Prozesses, wie in 9 illustriert, gebildet wird. Dieses Feldoxid wurde auf einer Dicke von etwa 50 nm bei 1000°C durch einen nassen LTFOX-Prozess aufgewachsen, und die übrige Dicke, etwa 250 nm, wurde durch einen W-HTFOX-Prozess beigetragen, welcher bei einer Temperatur von etwa 1100°C ausgeführt wurde. Wie in 10 dargestellt ist, zeigt das Feldoxid keine FOU trotz der hohen Temperatur 1100°C. Demzufolge kann das in 9 vorgeschlagene Feldoxidationsverfahren prinzipiell das FOU-Phänomen sogar bei hohen Temperaturen, wie z.B. 1100°C, verhindern.
Ein besseres Verständnis der vorliegenden Erfindung kann angesichts der folgenden Ausführungsformen erhalten werden, welche als Illustration dargestellt sind, aber die vorliegende Erfindung nicht beschränkten sollen.
Für eine spezielle Ausführungsform zeigt 11 eine Kombination eines LTFOX-Prozesses und eines Trocken-HTFOX-Prozesses (hier D-HTFOX), bezeichnet als Prozess oder Ausführungsform 1.
Hier kann der LTFOX-Prozess, welcher, wie vorher erwähnt, zum Lösen des FOU-Phänomens dient in einer feuchten oder trockenen Oxidationsart ausgeführt werden: Die vorherige ist vorteilhaft hinsichtlich der Oxidationszeit. Andererseits dient die HTFOX zum Verbessern des Feldoxid-Verdünnungsphänomens sowie der Zuverlässigkeit des Gateoxids.
12 illustriert den Grund, warum die D-HTFOX ausgewählt wird: 12a ist ein Querschnitt eines Feldoxids, welches durch eine Kombination eines LTFOX-Prozesses und eines W-HTFOX-Prozesses gebildet wird; 12b ist ein Querschnitt eines Feldoxids, welches durch seine Kombination eines LTFOX-Prozesses und eines D-HTFOX-Prozesses gebildet wird. Wie ersichtlich, erhöht die D-HTFOX die Steigung des Feldoxids, so daß das an dem Rand des Gateoxids konzentrierte elektrische Feld reduziert werden kann, um so die Eigenschaften des Gateoxids zu verbessern.
Mit Bezug auf 13 sind die Ausbeuten des Geteoxids 35 gezeigt, welche abhängen von der Kombination der LTFOX und der HTFOX.
13a wird erhalten aus einer Kombination eines LTFOX-Prozesses und eines W-HTFOX-Prozesses und 13b aus einer Kombination aus einem LTFOX-Prozesses und eines D-HTFOX-Prozesses.
Wie in diesen Darstellungen gezeigt, verbessert die D-HTFOX die Zuverlässigkeit des Gateoxids. Zusätzlichermaßen ist die D-HTFOX effektiver bei der Entspannung der Spannung als die W-HTFOX, da die Oxidationszeit der D-HTFOX lang genug ist, um die während der LTFOX, welche bei einer geringeren Temperatur durchgeführt wird, angesammelte Spannung zu entspannen.
Bei dieser Ausführungsform kann das Dickenverhältnis des LTFOX-Oxids gegenüber dem D-HTFOX-Oxid optionellerweise moduliert werden.
Mit Bezug auf 14 gibt es bei einer alternativen Ausführungsform (Ausführungsform 2) einen Feldoxidationsprozess, bei dem ein LTFOX-Prozess zuerst durchgeführt wird, worauf ein W-HTFOX-Prozess folgt und darauf ein D-HTFOX-Prozess.
Wie bei der vorherigen Ausführungsform wird die BTFOX zum Lösen des FOU-Phänomens eingeführt und wird das HTFOX zum Verbessern des Feldoxid Verdünnungseffekts und der Zuverlässigkeit des Gateoxids auf einmal eingeführt.
Im Gegensatz zu derjenigen der vorherigen Ausführungsform wird die HTFOX der Ausführungsform 2 in zwei Prozesse geteilt, einschließlich einer W-HTFOX und einer D-HTFOX. Die vorhergehende hat einen Effekt der Reduzierung der Oxidationszeit, während die letztere die Steigung des Feldoxids erhöht, um somit das elektrische Feld zu mildern, welches sich an dem Rand des Gateoxids konzentriert, um so die Zuverlässigkeit des Gateoxids zu verbessern.
Bei dieser zweiten Ausführungsform kann das Dickenverhältnis des LTFOX-Oxids gegenüber dem W-HTFOX-Oxid gegenüber dem D-HTFOX-Oxid optionellerweise moduliert werden.
Mit Bezug auf 15 (Ausführungsform 3) wird ein Feldoxida-tionsprozess durchgeführt, bei dem ein LTFOX-Prozess zuerst durchgeführt wird, gefolgt durch ein D-HTFOX-Prozess und dann durch einen W-HTFOX-Prozess.
Wie bei Ausführungsform 1 zielt die LTFOX auf die Lösung des FOU-Phänomens und wird die HTFOX eingeführt, um den Feldoxid-Verdünnungseffekt und die Zuverlässigkeit des Gateoxids auf einmal zu verbessern.
Wie diejenige von Ausführungsform 2 ist die HTFOX von Ausführungsform 3 in zwei Prozesse geteilt, eine W-HTFOX und eine D-HTFOX, aber sie werden in der mutierten Reihenfolge durchgeführt. Der Grund, warum die D-HTFOX vor der W-HTFOX durchgeführt wird liegt darin, daß der Großteil der Gesamtprozesszeit gespart wird durch die Reduzierung der Oxidationszeit, die zum Aufwachsen des Feldoxids auf eine gewünschte Dicke erforderlich ist.
Bei dieser Ausführungsform 3 kann das Dickenverhältnis des LTFOX-Oxids gegenüber dem D-HTFOX-Oxid gegenüber den W-HTFOx-Oxid optionellerweise modifiziert werden. Wenn das D-HTFOX vor dem W-HTFOX durchgeführt wird, ist die Oxidationszeit, die oft notwendig ist, um eine gewünschte Dicke aufzuwachsen stark reduziert, da die Oxiddicke eine parabolische Beziehung bezüglich der Oxidationszeit aufweist.
16 zeigt einen Feldoxidationsprozess mit einem LTFOX-Schritt, einem Annealschritt bzw. einem Temperschritt und einen HTFOX-Schritt (Ausführungsform 4). Der LTFOX-Schritt, welcher zum Lösen des FOU-Phänomens dient, kann auf eine feuchte oder trockene Oxidationsart ausgeführt werden: die vorhergehende ist hinsichtlich der Zeit vorteilhaft. Andererseits verbessert die HTFOX das Feldoxid-Verdünnungsphänomen sowie die Zuverlässigkeit des Gateoxids und kann den Vorteil einer feuchten oder trockenen Oxidation ausnutzen.
Der Annealschritt wird vor dem HTFOX-Schritt eingeführt, um die Spannung zu entspannen, welche vom LTFOX-Schritt bei niedrigen Temperaturen verursacht wird. Somit wird der Feldoxid-Verdünnungseffekt während des HTFOX-Schrittes verbessert und letztlich wird die Zuverlässigkeit des Gateoxids verbessert. Der Annealschritt kann bei einer Temperatur von 900–1200°C zehn Minuten bis zwei Stunden lang unter einer Inertatmosphäre, wie z.B. Stickstoff und Argon durchgeführt werden.
Optionellerweise kann die HTFOX in diskreten W-HTFOX und und D-HTFOX-Schritten ausgeführt werden.
Das Dickenverhältnis des DTFOX-Oxids gegenüber dem HTFOX-Oxid kann optionellerweise gesteuert werden. Einige Techniken zum Steuern dieses Verhältnisses wurden in der Beschreibung beschrieben, sind aber nicht darauf beschränkt.
Mit Bezug auf 17 (Ausführungsform 5) gibt es einen Feldoxidationsprozess welcher einen LTFOX-Schritt, einen ersten Annealschritt, einen HTFOX-Schritt und einen zweiten Annealschritt aufweist. Die Aufgaben und Bedingungen der LTFOX, des ersten Annealschritts und der HTFOX in Ausführungsform 5 sind identisch zu denen in Ausführungsform 4. Das zweite Annealen zielt auf die Entspannung der Spannung, welche sich während der Bildung des Feldoxids ansammelt, um die Eigenschaften des Gateoxids zu verbessern. Der zweite Annealschritt kann bei einer Temperatur von 900–1200°C zehn Minuten bis zwei Stunden lang unter einer Inertatmosphäre, wie z.B. Stickstoff und Argon, durchgeführt werden.
Optionellerweise kann die HTFOX in diskreten W-HTFOX und D-HTFOX-Schritten ausgeführt werden. Einige Techniken zum Steuern dieses Verhältnisses wurden in dieser Beschreibung beschrieben, sind aber nicht auf diese Techniken begrenzt. Gemäß der vorliegenden Erfindung kann der Annealschritt viele Male wiederholt werden.
Das Dickenverhältnis des LTFOX-Oxids gegenüber dem HTFOX-Oxid kann optionellerweise gesteuert werden. Einige Techniken zum Steuern des Verhältnisses wurden in der vorliegenden Beschreibung beschrieben, sind aber nicht auf diese Techniken beschränkt.
Wie zuvor beschrieben, verhindert das Verfahren zum Bilden eines Elementisolationsfilms einer Halbleitervorrichtung gemäß der vorliegenden Erfindung im wesentlichen das FOU-Phänomen, so daß eine komplette Gestalt des Elementisolationsfilms erhältlich ist. Der HTFOX-Prozess bei dem Verfahren, welcher weiterhin in zwei diskrete Schritte teilbar ist, einen feuchten und einen trockenen HTFOX-Schritt hat die Vorteile des Milderns des Feldoxid-Verdünnungseffekts und des Verbesserns der Zuverlässigkeit des Gateisolators, um es so zu ermöglichen, hochintegrierte Halbleitervorrichtungen herzustellen.

Claims

Verfahren zum Bilden eines Isolationsbereiches in einem Halbleitersubstrat (11), welches folgende Schritte aufweist: Bilden einer Isolationsmaske (13, 15) auf einer oberen Oberfläche des Halbleitersubstrats (11); Ätzen des Halbleitersubstrats (11) mittels der Isolationsmaske (13, 15), wodurch eine Einsenkung gebildet wird; und Durchführen einer Niedrigtemperatur-Feldoxidation und einer anschließenden Hochtemperatur-Feldoxidation, wodurch ein Feldoxid (23) in der Einsenkung gebildet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Niedrigtemperatur-Feldoxidation bei einer Temperatur von etwa 900–1040°C ausgeführt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Niedrigtemperatur-Feldoxidation und die Hochtemperatur-Feldoxidation jeweils in einer trockenen oder feuchten Atmosphäre ausgeführt werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Hochtemperatur-Feldoxidation bei einer Temperatur von etwa 1050–1300°C ausgeführt wird.
Verfahren nach Anspruch 1, gekennzeichnet durch den Schritt des Annealens zwischen der Niedrigtemperatur-Feldoxidation und der Hochtemperatur-Feldoxidation.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Annealschritt bei einer Temperatur von etwa 900–1200°C in einer Inertatmosphäre ausgeführt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Feldoxidation durch eine Sequenz, bestehend aus der Niedrigtemperatur-Feldoxidation, einem ersten Annealschritt, der Hochtemperatur-Feldoxidation und einem zweiten Annealschritt, durchgeführt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Hochtemperatur-Feldoxidation in einer trockenen Atmosphäre und danach in einer feuchten Atmosphäre oder in umgekehrter Reihenfolge ausgeführt werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ätzschritt folgende Schritte aufweist: Bilden eines Abstandshalters (17) an der Seitenwand der Isolationsmaske (13, 15); Oxidieren eines freiliegenden Bereichs des Halbleitersubstrats (11), wodurch eine Oxid (19) aufgewachsen wird; und Entfernen des Oxids (19), wodurch die Einsenkung (21) in dem Halbleitersubstrat (11) gebildet wird.