KR100211547B1 - 반도체 소자의 필드 산화막 형성방법 - Google Patents
반도체 소자의 필드 산화막 형성방법 Download PDFInfo
- Publication number
- KR100211547B1 KR100211547B1 KR1019960049395A KR19960049395A KR100211547B1 KR 100211547 B1 KR100211547 B1 KR 100211547B1 KR 1019960049395 A KR1019960049395 A KR 1019960049395A KR 19960049395 A KR19960049395 A KR 19960049395A KR 100211547 B1 KR100211547 B1 KR 100211547B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- field oxide
- field
- oxidation
- wet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 230000003647 oxidation Effects 0.000 claims abstract description 58
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 58
- 150000004767 nitrides Chemical class 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 15
- 238000009279 wet oxidation reaction Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 필드 산화막 제조방법에 관한 것으로, 반도체 기판을 일정깊이로 리세스하여 필드 산화막을 형성하는 방법에 있어서, 필드 산화막 성장을 위한 필드 산화공정의 초기에는 습식방법을 적용하여 필드영역 중앙부위에서 필드 산화막이 성장하지 않게 되는 문제점을 해결하고, 또한 필드 산화공정의 후기에는 건식방법에 의한 산화를 실시하여 질화막 스페이서 하부의 필드산화막의 기울기가 양의 기울기를 가지도록 함으로써, 음의 기울기 형성에 따른 게이트 산화막 형성시 필드 산화막과 게이트 산화막이 만나는 경계부위에서 전계가 집중되어 게이트 산화막의 신뢰성이 저하되는 문제점을 해결할 수 있다.
Description
본 발명은 반도체 소자의 필드 산화막 제조방법에 관한 것으로, 특히 반도체 기판을 일정깊이로 리세스(recess)하여 필드 산화막을 형성하는 방법에 있어서, 필드 산화막 성장을 위한 필드 산화공정의 초기와 후기에 습식 및 건식산화 처리를 각각 별도로 실시함으로써 필드 산화막이 미성장하는 현상을 방지함과 아울러, 필드산화막의 기울기가 양의 기울기를 가지도록 함으로써 게이트 산화막 형성시 그 신뢰성을 향상시킬 수 있는 반도체 소자의 필드 산화막 형성방법에 관한 것이다.
종래의 기술에 따른 필드 산화막 형성방법에 대해 첨부도면을 참조하여 살펴 보면 다음과 같다.
제1(a)도 내지 제1(e)도는 종래 기술에 따른 필드 산화막 형성 공정단계로서, 질화막 스페이서를 형성한 후 반도체 기판을 리세스하여 필드 산화막을 형성하는 필드 산화막 형성방법의 일예를 도시한 도면이다.
제1(a)도를 참조하면, 반도체 기판(1) 상부에 패드 산화막(2)을 형성한 다음, 전체 구조 상부에 소정두께의 제 1 질화막(3)을 증착한다.
다음 마스크를 이용하여 예정된 필드 영역의 상기 제 1 질화막(3)을 식각해 낸다.
이때 상기 제 1 질화막(3) 식각시 과도식각(overetching)을 실시하여 반도체 기판(1)도 소정두께 예컨대, 50 ~ 100Å 리세스되도록 한다.
제1(b)도를 참조하면, 전체구조 상부에 다시 소정 두께의 제 2 질화막(4)을 증착한다.
제1(c)도를 참조하면, 마스크 없이 전면 건식식각으로 상기 제 2 질화막(4)을 식각하여 질화막 스페이서(4')를 형성한다.
제1(d)도를 참조하면, 다시 노출된 반도체 기판(1)을 건식식각으로 리세스하여 반도체 기판(1)상에 소정깊이의 홈을 형성한다.
이때 상기 리세스 식각 공정에서 실리콘 대 질화막의 선택비가 무한대가 아니기 때문에 필드 영역의 반도체 기판(1) 뿐만 아니라 활성영역의 질화막(3)도 일부 식각되어 질화막성 찌꺼기(R)가 형성되어 홈에 모인다.
특히 메모리 소자의 셀영역과 같이 활성영역대 필드 영역의 면적 비율이 비교적 작은 곳에서는 질화막성 찌꺼기의 발생이 적으나, 필드영역에 비해 활성영역의 면적이 매우 큰 주변회로 지역에서는 질화막성 찌꺼기의 발생이 많다.
실리콘 리세스 식각공정에서 발생되는 질화막성 찌꺼기(R)는 외부로 방출되거나 협곡 형상의 필드영역에 재증착(redeposition)되는데, 주변회로 지역의 필드영역에는 찌꺼기의 발생량이 많기 때문에 찌거기의 일부가 필드영역의 홈 바닥에 남게 된다.
상기 질화막성 찌꺼기(R)를 제거하기 위해서는 제1(e)도에 도시한 바와 같이, 다시 건식 질화막 식각으로 한번 더 추가식각을 해 주면 질화막성 찌꺼기(R)의 두께가 얇아지나 추가식각공정에서도 완전히는 제거되지 않고 일부는 남아 있게 된다.
상기의 상태에서 필드 산화공정을 실시하면 산화방법에 따라 다음과 같은 특징이 있다.
참고로, 종래기술에서는 건식산화의 경우 산화시간이 너무 길어서 필드 산화는 습식방법으로만 실시하였다.
첫째로, 상기 질화막성 찌꺼기(R)가 일부 남아 있을 때, 수소와 산소를 이용한 습식 필드산화(wet field oxidation)를 하면 제2(a)도에서처럼 필드산화막(5)이 정상적으로 성장하게 된다.
이는 습식산화의 경우 질화성분을 산화시키는 능력이 뛰어나기 때문이다.
둘째, 필드산화를 수소없이 산소막을 이용해서 건식 필드산화(dry field oxidation)를 실시하면, 제2(b)도에 도시된 바와 같이, 필드영역 중앙부위의 필드 산화막(5)이 성장하지 않는 현상이 발생하게 된다.
이는 홈 바닥에 질화막성 찌꺼기(R)가 조금이라도 남아 있을 때 건식산화의 경우가 습식산화의 경우에 비해 질화막성 찌꺼기(R)를 산화시키는 능력이 현저히 떨어지기 때문에 발생하는 현상이다.
한편, 활성영역 대 필드영역의 면적비율이 작은 지역에서는 질화막성 찌꺼기(R)가 남아 있지 않기 때문에 건식 필드 산화를 실시해도 제2(c)도에 도시된 바와 같은 필드 산화막(5)이 정상적으로 성장된다.
제3(a)도 내지 제3(c)도는 상기 제1도에 적용된 공정으로 필드 산화막(5)을 습식방법과 건식 방법으로 성장시켰을 때 필드 산화막 형상의 차이점을 설명하기 위한 도면으로서,
제3(a)도는 950℃에서 습식방법으로 필드산화를 실시한 상태의 도면이고, 제3(b)도는 1100℃에서 습식방법으로 필드산화를 실시한 상태의 도면이고,
제3(c)도는 1100℃에서 건식방법으로 필드산화를 실시한 상태의 도면이다.
상기 도면을 참조하면, 습식 필드산화 방법으로 상기 제3(a)도처럼 950℃와 같은 비교적 저온에서 필드 산화를 실시하면 질화막 스페이서 밑의 필드 산화막(5)이 음(-)의 기울기를 가지게 된다.
또한 상기 제3(b)도에서 처럼, 1100℃와 같은 비교적 고온에서 필드산화를 실시해서 필드 산화막(5) 기울기가 영(수직)에 가깝게 된다.
이와 같이 필드 산화막(5)의 기울기가 음이나 수직으로 형성되면 질화막(3, 4')을 제거한 후 희생산화 공정을 거치고 게이트 산화막(gate oxide)을 형성하면 필드 산화막(5)과 게이트 산화막이 만나는 경계 부위에서 전계(electric field)가 집중되어 게이트 산화막의 신뢰성이 저하된다.
제4도는 종래의 기술에서, 필드산화를 습식방법으로 실시했을 때, 게이트 산화막의 신뢰성이 저하되는 것을 나타내는 도면이다.
이는 상기에서 설명한 바와 같이 습식 필드산화에 의해 필드 산화막의 기울기가 영 또는 음(-)을 나타내기 때문이다.
한편, 건식 필드산화 방법으로 1100℃에서 필드 산화를 실시하면 상기 제3(c)도에서 처럼 질화막 스페이서 밑의 필드 산화막(5)의 양(+)의 기울기를 가지는 것을 알 수 있고, 이 경우 필드 산화막과 게이트 산화막이 만나는 경계부위에서 전계의 집중을 막을 수 있다.
따라서 상기에서 살펴 본 바와 같이, 종래의 기술에 따라 필드 산화막 형성시, 필드 영역에 비해 활성영역의 면적이 매우 큰 주변회로 영역에서 많이 발생되는 질화막성 찌꺼기(R)가 존재하는 상태에서 건식 필드산화를 실시하게 되면 필드영역의 중앙부위 필드 산화막이 올바로 성장하지 못하게 되는 문제가 있고, 또한 필드 산화를 종래의 방법과 같이 습식필드 산화를 실시한 경우, 형성되는 필드 산화막의 활성영역과의 경계부에서의 기울기가 음의 기울기로 변하여 게이트 산화막 형성시 그 특성이 저하되는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 필드산화 공정의 초기에는 습식방법을 사용하여 반도체 기판의 모든 부위에서 필드 산화막이 성장하지 않게 되는 현상을 제거하고, 나머지 필드산화 공정의 후기에는 건식방법으로 필드산화를 실시하여 필드 산화막의 기울기를 양의 상태로 하여 게이트 산화막 형성이 그 특성이 저하되지 않도록 하여 반도체 소자의 제조수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 필드 산화막 제조방법을 제공함에 그 목적이 있다.
제1(a)도 내지 제1(e)도는 종래 기술에 따른 반도체 소자의 필드 산화막 제조 공정도.
제2(a)도는 종래 기술에 따른 필드 산화막 제조 공정에서 습식방법으로 필드산화를 실시했을 때의 주변회로 지역의 필드 산화막 형상을 도시한 도면.
제2(b)도는 종래 기술에 따른 필드 산화막 제조 공정에서 건식방법으로 필드산화를 실시했을 때의 주변회로 지역의 필드 산화막 형상을 도시한 도면.
제2(c)도는 종래 기술에 따른 필드 산화막 제조 공정에서 건식방법으로 필드산화를 실시했을 때의 셀지역의 필드 산화막 형상을 도시한 도면.
제3(a)도는 일정온도(950℃)에서 습식방법으로 필드산화를 실시한 후의 필드 산화막 형상을 도시한 도면.
제3(b)도는 일정온도(1100℃)에서 습식방법으로 필드산화를 실시한 후의 필드 산화막 형상을 도시한 도면.
제3(c)도는 일정온도(1100℃)에서 건식방법으로 필드산화를 실시한 후의 필드 산화막 형상을 도시한 도면.
제4도는 종래 기술에 따른 필드 산화막 제조 공정에서 습식방법으로 필드산화를 실시했을 때 게이트 산화막의 열화를 나타내는 도면.
제5(a)도 내지 제5(g)도는 본 발명의 기술에 따른 반도체 소자의 필드 산화막 제조 공정도.
제6도는 본 발명의 기술에 따른 일정온도(1100℃)에서 소정두께(3000Å)의 필드 산화막을 성장시키기 위한 레시피(recipe)의 일 예를 도시한 도면.
제7도는 본 발명의 기술에 따라 일정온도(1100℃)에서 소정두께(3000Å)의 필드 산화막을 성장시키기 위한 레시피(recipe)의 또 다른 일 예를 도시한 도면.
제8도는 본 발명의 기술에 따라 필드산화를 실시했을 때 게이트 산화막의 신뢰성이 향상된 것을 나타낸 도면.
제9도는 종래기술과 본 발명의 기술에 있어서의 필드 산화막 제조공정에서 씨닝(thinning)현상을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 패드 산화막
3 : 제 1 질화막 4 : 제 2 질화막
5 : 필드 산화막 A : 필드영역, B : 활성영역
상기 목적을 달성하기 위한 본 발명의 필드 산화막 형성방법에 의하면, 반도체 기판 상부에 패드 산화막, 제 1 질화막을 차례로 형성하는 공정과,
마스크 공정을 통하여 예정된 필드 산화막 영역의 상기 제 1 질화막을 식각함과 동시에 상기 반도체 기판의 소정깊이가 리세스되도록 하는 공정과,
반도체 기판 상부 전면에 제 2 질화막을 형성하는 공정과,
상기 제 2 질화막을 식각하여 노출된 반도체 기판상부와 상기 제 1 질화막 측벽에 걸쳐지는 질화막 스페이서를 형성하는 공정과,
상기 질화막 스페이서를 식각장벽으로 하여 노출된 반도체 기판을 건식식각하여 일정깊이 리세스하는 공정과,
상기 노출된 반도체 기판을 습식산화와 건식산화를 혼합하여 필드 산화막을 형성하는 공정으로 구성되는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.
제5(a)도 내지 제5(g)도는 본 발명의 기술에 따른 필드 산화막 제조공정 단계를 도시한 단면도이다.
제5(a)도를 참조하면, 반도체 기판(1)을 산화시켜 패드 산화막(2)을 형성하고 그 상부에 제 1 질화막(3)을 형성한다. 그 후 포토/식각 공정을 통하여 필드영역으로 예정된 상기 제 1 질화막(3)을 식각한다.
이때 과도식각을 실시하여 반도체 기판(1)이 소정 두께 예컨대, 50 ~ 100Å로 리세스되도록 한다.
제5(b)도를 참조하면, 전체구조 상부에 제 2 질화막(4)을 증착한다.
제5(c)도를 참조하면, 마스크 없이 전면식각으로 건식식각하여 상기 노출된 반도체 기판(1)과 제 1 질화막(3)을 측벽에 질화막 스페이서(4')를 형성한다.
제5(d)도를 참조하면, 상기 질화막 스페이서(4')를 식각장벽으로 하여 노출된 반도체 기판(1)을 건식식각하여 일정깊이 리세스 한다.
이때 리세스된 반도체 기판(1)의 홈에는 식각시 활성영역의 제 1 질화막(3)도 일부 식각되어 질화막성 찌꺼기(R)가 형성된다.
제5(e)도를 참조하면, 건식식각으로 질화막 식각을 한번 더 실시한다.
이때 상기 질화막 식각시 질화막 스페이서(4')의 손실이 최소화됨과 동시에 상기 질화막성 찌꺼기(R)를 최대로 제거하기 위해 식각깊이를 약 100~300Å를 목표로 하여 그 식각시간을 조절한다.
제5(f)도를 참조하면, 습식방법과 건식방법을 병행한 필드 산화를 실시하여 필드 산화막(5)을 형성한다.
제5(g)도는 상기 제5(f)도에서의 필드 산화막(5)의 기울기가 양(+)의 값을 가짐을 도시한 도면이다.
이때 상기 습식방법과 건식방법을 병행한 필드 산화의 경우 그 조건은 다양하게 실시할 수 있으나 제6도에서 그 일 예를 도시하였다.
상기 제6도를 참조하면, 필드산화 목적온도 1100℃에서 3000Å의 필드 산화막을 얻기 위해 초기 약 2분간 동안은 수소와 산소를 이용한 습식 방법으로 1000Å의 필드산화를 실시한다. 습식산화가 진행되는 동안, 필드영역에 비해 활성영역의 면적이 매우 큰 주변회로 지역의 필드 영역에 질화막성 찌꺼기(R)가 남아 있어도 습식산화에 의해 완전히 산화되어 버린다.
그러나 습식산화이기 때문에 필드 산화막의 기울기는 0 또는 음(-)(950℃에서 필드산화를 하는 경우)의 기울기를 유지한다.
이후 필드 산화막의 기울기를 양(+)으로 만들기 위해 나머지 2000Å의 두께를 수소를 없애고 산소만을 이용하여 건식산화 방법으로 동일한 온도에서 일정시간 예컨대, 약 280분 동안 필드산화를 추가 실시하여 전체 원하는 두께 3000Å을 성장시킨다.
여기서, 전체 필드 산화막 중에서 습식산화막과 건식산화막의 두께비는 상기 제6도에서 예시한 것 처럼 1:2 정도가 적합하지만, 경우에 따라서는 적절한 비율, 예컨대 1:2 ~ 2:1과 같이 임의로 조절할 수 있다.
또한 습식필드산화를 건식필드 산화보다 나중에 실시하면 상기에서 언급한 효과는 발생하지 않는다.
또한 습식 또는 건식 필드 산화막을 성장시키는 온도는 각각 다르게 할 수도 있다. 예를 들면, 습식은 950℃에서, 건식은 1100℃에서 필드산화를 할 수 있다.
또 하나의 습식산화 레시피로 일부분의 습식 필드산화를 진행한 후, 또 다른 건식산화 레시피로 나머지 건식필드 산화막을 형성하고 그 후 웨이퍼를 대기중에 노출시켰다가 다시 소정온도에서 건식방법으로 추가필드 산화를 실시할 수도 있다.
제7도는 필드 산화의 또 다른 한 예를 도시한 도면이다.
상기 도시된 필드 산화의 방법은 앞에서 언급한 장점을 얻는 것과 동시에 필드 산화막 씨닝(field oxide thinning; 넓은 영역에 비해 좁은 필드 영역에서 필드 산화막의 두께가 얇게 성장되는 현상) 현상을 개선하기 위한 목적이다.
이때 상기 필드 산화막 씨닝 현상은 필드 산화막 내에 쌓인 응력(stress)이 주요원인인 것으로 판단되어 오고 있다.
따라서 필드 산화막의 씨닝현상을 개선시키기 위해서는 필드 산화막내의 응력을 해소(relief)해 주어야 한다.
상기 제7도에 도시된 예에서의 필드산화 방법은 습식방법으로 1100℃에서 1000Å 필드 산화막을 성장시킨 후, 건식산화를 진행하기 전에 질소 분위기에서 약 30분 동안 어닐(anneal)을 실시하여 1000Å의 필드 산화막 내의 쌓여 있는 응력을 해소시킨다.
그 결과 나머지 건식 필드산화를 진행하는 동안에 좁은 영역에서도 더 두꺼운 필드 산화막이 성장하여 필드 써닝 현상이 개선된다.
상기 제7도과 같은 방법에서도 전체 필드 산화막 중에서 습식 산화막과 건식 산화막의 두께비는 상기 제6도에 예시한 것 처럼 1:2 정도가 적당하지만, 경우에 따라서는 그 비율을 임의로 조절할 수 있다.
또한 습식 또는 건식 필드 산화막을 성장시키는 온도는 각각 다르게 할 수도 있다. 예컨대 습식을 950℃에서, 건식을 1100℃에서 필드 산화를 할 수도 있다.
제8도는 본 발명에 의해 필드산화를 실시했을 때, 게이트 산화막의 신뢰성이 향상된 것을 보여주는 데이터이다.
본 발명에 의해 필드 산화막의 기울기를 약(+)으로 만들어 줌으로써, 약 95% 이상의 다이에서 우수한 파괴전압을 보이고 있다.
제9도는 종래기술과 본 발명의 기술에 있어서 필드 산화막 씨닝현상을 비교한 도면으로서, 본 발명의 경우가 5 내지 10% 씨닝 현상이 개선된 것을 보이고 있다.
또한 본 발명은 상기 제1(a)도 내지 제1(f)도에서 설명한 바와 같은 종래의 방법에만 국한되지 않는다. 즉 반도체 기판(1)을 열적으로 산화시켜 필드 산화막을 형성하는 각종 소자분리막 형성방법에서 본 발명의 필드 산화공정을 적용할 수 있다.
특히 반도체 기판(1)을 소정깊이로 리세스한 후 필드 산화를 실시하는 경우에는 그 효과가 극대화된다.
이상 상술한 바와 같이, 본 발명의 방법에 따라 필드 산화막 형성시 필드 산화공정의 초기에는 습식방법을 사용하여 주변회로영역에서도 필드 산화막의 성장이 정상적으로 이뤄질 수 있게하고, 필드 산화의 후기에는 건식방법으로 필드 산화를 실시하여 필드 산화막의 기울기를 양으로 만들어 질화막 제거후 희생산화 공정을 거치고 게이트 산화막을 형성하면 필드 산화막과 게이트 산화막이 만나는 경계 부위에서 전계가 집중되는 것을 방지함으로써 게이트 산화막 특성을 향상시킬 수 있다.
Claims (9)
- 반도체 기판 상부에 패드 산화막, 제 1 질화막을 차례로 형성하는 공정과, 마스크 공정을 통하여 예정된 필드 산화막 영역의 상기 제 1 질화막을 식각함과 동시에 상기 반도체 기판의 소정깊이가 리세스되도록 하는 공정과, 반도체 기판 상부 전면에 제 2 질화막을 형성하는 공정과, 상기 제 2 질화막을 식각하여 노출된 반도체 기판상부와 상기 제 1 질화막 측벽에 걸쳐지는 질화막 스페이서를 형성하는 공정과, 상기 질화막 스페이서를 식각장벽으로 하여 노출된 반도체 기판을 건식식각하여 일정깊이 리세스하는 공정과, 상기 노출된 반도체 기판을 습식산화와 건식산화를 혼합하여 필드 산화막을 형성하는 공정으로 구성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 리세스되는 반도체 기판의 두께는 50~100Å 인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 필드 산화막 형성시 습식 및 건식산화 온도를 동일하게 하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 필드 산화막 형성시 습식 및 건식산화를 각각 다른 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제3항 또는 제4항에 있어서, 상기 습식 및 건식산화시에 온도는 900 내지 1200℃인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 필드 산화막을 하나의 레시피로 습식 및 건식산화시켜 형성하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
- 제1항에 있어서, 상기 습식산화공정 이후에 어닐링 공정을 포함시키는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제7항에 있어서, 상기 어닐링 공정은 질소 분위기에서 1000 내지 1200℃ 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 형성되는 전체 필드 산화막 중에서 습식산화막과 건식산화막의 두께비는 대략 1:2 ~ 2:1로 하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049395A KR100211547B1 (ko) | 1996-10-29 | 1996-10-29 | 반도체 소자의 필드 산화막 형성방법 |
| GB9722440A GB2318910B (en) | 1996-10-29 | 1997-10-23 | Method for forming field oxide of semiconductor device |
| TW086115753A TW336337B (en) | 1996-10-29 | 1997-10-24 | Method for forming field oxide of semiconductor device |
| JP09295614A JP3074156B2 (ja) | 1996-10-29 | 1997-10-28 | 半導体素子のフィールド酸化膜形成方法 |
| DE19747587A DE19747587C2 (de) | 1996-10-29 | 1997-10-28 | Verfahren zum Bilden eines Feldoxids einer Halbleitervorrichtung |
| US08/959,205 US5985738A (en) | 1996-10-29 | 1997-10-28 | Method for forming field oxide of semiconductor device using wet and dry oxidation |
| CN97120234A CN1095195C (zh) | 1996-10-29 | 1997-10-29 | 形成半导体装置场氧化物的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049395A KR100211547B1 (ko) | 1996-10-29 | 1996-10-29 | 반도체 소자의 필드 산화막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980030045A KR19980030045A (ko) | 1998-07-25 |
| KR100211547B1 true KR100211547B1 (ko) | 1999-08-02 |
Family
ID=19479402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960049395A Expired - Fee Related KR100211547B1 (ko) | 1996-10-29 | 1996-10-29 | 반도체 소자의 필드 산화막 형성방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5985738A (ko) |
| JP (1) | JP3074156B2 (ko) |
| KR (1) | KR100211547B1 (ko) |
| CN (1) | CN1095195C (ko) |
| DE (1) | DE19747587C2 (ko) |
| GB (1) | GB2318910B (ko) |
| TW (1) | TW336337B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100232898B1 (ko) * | 1997-05-07 | 1999-12-01 | 김영환 | 반도체소자의 소자분리절연막 형성방법 |
| KR100232899B1 (ko) * | 1997-06-02 | 1999-12-01 | 김영환 | 반도체소자의 소자분리막 제조방법 |
| US6818495B1 (en) * | 1999-06-04 | 2004-11-16 | Min-Hsiung Chiang | Method for forming high purity silicon oxide field oxide isolation region |
| US6562684B1 (en) | 2000-08-30 | 2003-05-13 | Micron Technology, Inc. | Methods of forming dielectric materials |
| JP3484410B2 (ja) * | 2000-12-14 | 2004-01-06 | 沖電気工業株式会社 | 半導体装置における素子分離領域の形成方法 |
| TW200614373A (en) * | 2004-10-28 | 2006-05-01 | Mosel Vitelic Inc | Method for forming field oxide |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4098618A (en) * | 1977-06-03 | 1978-07-04 | International Business Machines Corporation | Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation |
| US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
| US4329773A (en) * | 1980-12-10 | 1982-05-18 | International Business Machines Corp. | Method of making low leakage shallow junction IGFET devices |
| US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
| US4981813A (en) * | 1987-02-24 | 1991-01-01 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation process |
| DE3865058D1 (de) * | 1987-02-24 | 1991-10-31 | Sgs Thomson Microelectronics | Isolationsverfahren mit einer durch eine schutzschicht aus oxid geschuetzten zwischenschicht. |
| US4965221A (en) * | 1989-03-15 | 1990-10-23 | Micron Technology, Inc. | Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions |
| US5057463A (en) * | 1990-02-28 | 1991-10-15 | Sgs-Thomson Microelectronics, Inc. | Thin oxide structure and method |
| US5024962A (en) * | 1990-04-20 | 1991-06-18 | Teledyne Industries, Inc. | Method for preventing auto-doping in the fabrication of metal gate CMOS devices |
| US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
| US5244843A (en) * | 1991-12-17 | 1993-09-14 | Intel Corporation | Process for forming a thin oxide layer |
| US5316981A (en) * | 1992-10-09 | 1994-05-31 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide using a sacrificial oxide anneal |
| US5445975A (en) * | 1994-03-07 | 1995-08-29 | Advanced Micro Devices, Inc. | Semiconductor wafer with enhanced pre-process denudation and process-induced gettering |
| WO1996033510A1 (en) * | 1995-04-21 | 1996-10-24 | International Business Machines Corporation | PROCESS FOR THE CREATION OF A THERMAL SiO2 LAYER WITH EXTREMELY UNIFORM LAYER THICKNESS |
| KR100197648B1 (ko) * | 1995-08-26 | 1999-06-15 | 김영환 | 반도체소자의 소자분리 절연막 형성방법 |
| US5661072A (en) * | 1996-05-23 | 1997-08-26 | Micron Technology, Inc. | Method for reducing oxide thinning during the formation of a semiconductor device |
-
1996
- 1996-10-29 KR KR1019960049395A patent/KR100211547B1/ko not_active Expired - Fee Related
-
1997
- 1997-10-23 GB GB9722440A patent/GB2318910B/en not_active Expired - Fee Related
- 1997-10-24 TW TW086115753A patent/TW336337B/zh not_active IP Right Cessation
- 1997-10-28 US US08/959,205 patent/US5985738A/en not_active Expired - Lifetime
- 1997-10-28 DE DE19747587A patent/DE19747587C2/de not_active Expired - Fee Related
- 1997-10-28 JP JP09295614A patent/JP3074156B2/ja not_active Expired - Fee Related
- 1997-10-29 CN CN97120234A patent/CN1095195C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1181616A (zh) | 1998-05-13 |
| GB9722440D0 (en) | 1997-12-24 |
| JP3074156B2 (ja) | 2000-08-07 |
| GB2318910B (en) | 2001-09-05 |
| DE19747587A1 (de) | 1998-04-30 |
| DE19747587C2 (de) | 2002-06-13 |
| GB2318910A (en) | 1998-05-06 |
| US5985738A (en) | 1999-11-16 |
| KR19980030045A (ko) | 1998-07-25 |
| TW336337B (en) | 1998-07-11 |
| CN1095195C (zh) | 2002-11-27 |
| JPH10150034A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4168073B2 (ja) | 集積回路においてトレンチアイソレーション構造を形成する方法 | |
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| KR100211547B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JP3076772B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| KR100197651B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| EP0743678B1 (en) | Planar isolation in integrated circuits | |
| JP3025469B2 (ja) | 半導体素子のフィールド酸化膜製造方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| US6420241B2 (en) | Method for forming an isolation region in a semiconductor device and resulting structure using a two step oxidation process | |
| KR20010008579A (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| US6440819B1 (en) | Method for differential trenching in conjunction with differential fieldox growth | |
| US5998302A (en) | Method of manufacturing semiconductor device | |
| JP3523048B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR0167252B1 (ko) | 반도체 집적회로의 소자격리방법 | |
| KR100235950B1 (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| KR100486210B1 (ko) | 프로파일을개선할수있는트랜치소자분리공정의세정방법 | |
| KR100355608B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100192164B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR100327661B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR0140845B1 (ko) | 반도체 소자의 분리막 형성방법 | |
| KR100245087B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100455735B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100333363B1 (ko) | 반도체소자분리방법 | |
| KR100929426B1 (ko) | 반도체 소자의 듀얼 게이트 산화막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961029 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961029 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990222 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990504 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990504 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20020417 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030417 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040326 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050422 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060502 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070419 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080425 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090427 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100423 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110429 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120424 Start annual number: 14 End annual number: 14 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20140409 |