[go: up one dir, main page]

DE19758339C2 - Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung - Google Patents

Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE19758339C2
DE19758339C2 DE19758339A DE19758339A DE19758339C2 DE 19758339 C2 DE19758339 C2 DE 19758339C2 DE 19758339 A DE19758339 A DE 19758339A DE 19758339 A DE19758339 A DE 19758339A DE 19758339 C2 DE19758339 C2 DE 19758339C2
Authority
DE
Germany
Prior art keywords
layer
bipolar transistor
vertical bipolar
transistor according
integratable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19758339A
Other languages
English (en)
Other versions
DE19758339A1 (de
Inventor
Karl-Ernst Ehwald
Wolfgang Einbrodt
Felix Fuernhammel
Wolfgang Goettlich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE19758339A priority Critical patent/DE19758339C2/de
Publication of DE19758339A1 publication Critical patent/DE19758339A1/de
Application granted granted Critical
Publication of DE19758339C2 publication Critical patent/DE19758339C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/041—Manufacture or treatment of thin-film BJTs 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/311—Thin-film BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen vertikalen Bipolartransistor als Be­ standteil einer integrierten Schaltung, z. B. realisiert mit einer MOS-SOI- Technologie unter Verwendung einer einkristallinen Halblei­ terschicht auf isolierender Unterlage mit einem Subkollektor aus hochleitfähigem Material und ein Verfahren zu dessen Herstellung.
In den Druckschriften DE 195 36 249 A1 und DE 195 36 262 A1 wird ein Verfahren beschrieben, bei dem durch einen standardisierten Prozeß die Herstellung einer Vielzahl von mikroelektronischen Schaltungen (n-CMOS- oder p-CMOS-Transistoren, NPN- oder PNP-Transistoren) auf der Basis von SOI-Technologien herge­ stellt werden können. Damit ist im Prinzip die Möglichkeit gegeben, MOS-Transistoren und bipolare Transistoren in einer einzigen Schaltung zu integrieren. Jedoch sind die bipolaren Transistoren lateral aufge­ baut, womit sie gegenüber vertikal aufgebauten Transistoren Nachteile in wichtigen Eigenschaften aufweisen, wie hinsichtlich der Schaltgeschwindigkeit (Frequenzverhalten) bei ausreichend hohen, mindestens dem Pegel von logischen Schaltungen entsprechenden Spannungen und bezüglich der für analoge Schaltungen wichtigen Early-Spannungen sowie im Hinblick auf die zu schaltenden Leistungen (Treiberfähigkeit) und auch die Toleranzgenauigkeit der elektrischen Parameter betreffend (Ausbeutebeeinträchtigung).
In modernen SOI-Technologien mit einkristallinen Si-Schichten im für total verarmte MOS-Transistoren typischen Dickenbereich zwischen 40 und 150 nm ist es schwierig, vertikale Bipolartransistoren mit einem gut leitenden Subkollektor integriert herzustellen, da auch für extrem schnelle derartige Bauelemente mit Rücksicht auf eine hinreichend hohe Durchbruchspannung und eine kleine Basis-Kollektorkapazität allein die Dicke der relativ schwach dotierten aktiven Kolektorzone ca. 100 nm betragen muß.
Vertikal aufgebaute Bipolartransistoren und Verfahren ihrer Herstellung sind prinzipiell seit langem bekannt. Es handelt sich meistens um Produkte einer Bipolar- oder BICMOS-Technologie auf Si- Substraten. Die Realisierung mit MOS- oder CMOS-Technologien auf isolierender Unter­ lage führte bisher zu den eingangs erwähnten Lösungen, die jedoch mit den oben geschilderten Nachteilen verknüpft sind. Diesem Stand der Technik entsprechend sind die entscheidenden verschiedenartig leitenden Kristallbereiche des einzelnen Bauelements, insbesondere auch die Kontaktbereiche - wie das Kollektorgebiet - so angeordnet, daß die Ströme in der horizon­ talen Ebene in der dünnen isolierten einkristallinen Schicht geführt werden. Dadurch werden Schaltfrequenz und -leistung stark begrenzt. Es ist ökonomisch vorteilhaft (Kosten; Zuverlässigkeit), Bipolar­ transistoren hoher Schaltfrequenzen mit ausreichend hoher Spannungs­ festigkeit und Strombelastbarkeit mit MOS-Schaltungen zu kombinieren, z. B. die Ansteuerlogik und das anzusteuernde, die Leistung tragende Bauelement integriert herzustellen.
Es ist Aufgabe der Erfindung, einen integrationsfähigen vertikalen Bipolartransistor und ein Verfahren zu seiner Herstellung vor­ zuschlagen, der angepaßt an die o. g. sehr dünnen einkristallinen Halbleiterschichten auf isolierender Unterlage die geschilderten Nachteile bekannter Konstruktions- und Herstellungstechniken nicht aufweist, d. h. allen Anforderungen der Höchstfrequenz- und Analog­ schaltungstechnik entspricht, intergrierbar und mit einer CMOS-SOI- Technologie zu fertigen ist.
Diese Aufgabe wird durch die Merkmale des Anspruchs 1 und einem dem speziellen Aufbau angepaßten Herstellungsverfahren gemäß Anspruch 15 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen ergeben sich aus den jeweiligen Unteransprüchen. Der vertikal unter Basis und Emitter angeordnete Kollektor wird z. B. nicht über vergrabene, hoch dotierte Einkristallschichten angeschlossen, sondern mittels gesondert hergestellter hochleitfähiger Materialien (Ausfüllsubstanz) mit einem geringen spezifischen elektri­ schen Widerstand (Subkollektor). Das spezifische erfinderische Vorge­ hen bei der Herstellung des Subkollektors macht das möglich.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert.
Im einzelnen zeigen die schematischen Darstellungen:
Fig. 1 eine SOI-Schichtanordnung im Schnitt;
Fig. 2 durch gezieltes Unterätzen der Durchbrechungen der Passivie­ rungsschichtkombination erzeugte Hohlräume unterhalb eines stehengebliebenen Teils der dünnen einkristallinen Halbleiterschicht in Schnittdarstellung (der nicht ausgehöhlte Teil im Gebiet senkrecht zur Zeichenebene, welcher den in Schnittdarstellung in der Luft hän­ genden, stehengebliebenen Teil trägt, ist nicht dargestellt);
Fig. 3 eine oberflächlich eingeebnete Schichtstruktur mit den mit hochleitfähigem Material, beispielsweise in-situ-dotiertes Poly-Silizium, Silizid oder Metall als Subkollektormaterial gefüll­ ten, sich hier verbindenden Hohlräumen in Schnittdarstellung;
Fig. 4 die in Fig. 3 dargestellte Struktur, welche im Bereich des hochleitfähigen Materials oxidiert ist, in Schnittdarstellung;
Fig. 5 eine vertikale bipolare Transistorstruktur in Kombination mit einem integriert hergestellten n-MOS-Transitor in Schnittdarstellung;
Fig. 6 die bipolare Transistorstruktur in Kombination mit einem integriert hergestellten n-MOS-Transitor gemäß Fig. 5 in Draufsicht.
Ausgehend von einer bekannten SOI-Schichtenfolge, bestehend aus einem Substrat (1), einer Siliziumdioxidschicht (2) und einer darüberliegen­ den einkristallinen Siliziumschicht (3), wie in Fig. 1 dargestellt, wird eine Schichtkombination einer ersten Siliziumnitridschicht (4a), einer Poly-Siliziumschicht (5) sowie einer zweiten Siliziumnitridschicht (4b) auf die Ober­ fläche aufgebracht und unter Verwendung einer Lackmaske fotolithogra­ phisch zusammen mit der einkristallinen Silizium-Schicht (3) strukturiert und anschließend werden unterhalb der geätzten Fenster mit seitlicher Ausdehnung bis unter die den späteren vertikalen Transistor bildende einkristalline Si-Schicht (3a) durch isotropes Ätzen Hohlräume (6) erzeugt (siehe Fig. 2). Diese Hohlräume werden anschließend beispielsweise mit in situ dotiertem Poly-Si per CVD-Abscheidung ausgefüllt und unter Zuhilfenahme der nach der isotropen Ätzung verbliebenen zweiten Si3N4-Schicht (4b) durch chemisch- mechanisches Polieren wieder eingeebnet (6b). Anschießend werden die Schichten (5) und (4b) entfernt (Fig. 3). Die durch das isotrope Oxidätzen völlig freigelegte Si-Zone (3a), welche später ganz oder zusammen mit Basis (9) und Emitter (14) im wesentlichen den Kollektor bildet, wird vor dem Ausfüllen der Hohlräume durch nicht unterätzte Zonenanteile (3b) (Fig. 6) außerhalb der elektrisch aktiven Gebiete stabil gehalten. Nach dem Einebnen wird die Oberfläche der Gebiete (6a) thermisch oxidiert (7) (siehe Fig. 4), wobei sich die erste Si3N4-Schicht (4a) durch Unteroxidation an den Kanten etwas anhebt. Anschließend werden auf übliche Art und Weise die bipolaren und MOS-Transistoren sowie mögliche weitere Bauelemente ausgebildet und durch einen weiteren Fotolithographieschritt kombiniert mit einer Ätzung und einer Oxidation die späteren aktiven Si-Gebiete der MOS-Transistoren durch oxidverfüllte Gräben (8) voneinander und von den Bipolartransistoren elektrisch getrennt. Auch der auf diese Weise mögliche Aufbau von Heterojunction-Bipolartransistoren gemeinsam mit MOS-Transistoren erfogt grundsätzlich nach bekannten Konstruktionsprinzipien und Ver­ fahren. Hierbei können gemäß Fig. 5 vorteilhafterweise polykri­ stalline Si/Ge-Schichten, welche auf dem Gate-Oxid (10) des MOS-Tran­ sistors und den Oxidgebieten (7) bei einer epitaktischen Abscheidung des Basisstapels (9) auf den Bereichen (3a) entstehen, gemeinsam strukturiert und als Basisanschlußgebiet (9a), bzw. MOS-Transistorgate (9b) benutzt werden. Auch können z. B. die Kollektoranschlüsse (11) gemeinsam mit den Source- und Draingebieten (12) der MOS-Transistoren erzeugt werden. Der das Emitterfenster (13) überlappende Poly-Si- Emitter (14) ist direkt über dem total unterätzten und später wieder mit Subkollektormaterial gefüllten Bereich der einkristallinen Halb­ leiterschicht (3a) angeordnet, um den Kollektorwiderstand zu minimie­ ren. Der auf die Oxidschicht (7) herausgezogene Basisanschluß (9a) mit dem Kontakt (15) gewährleistet eine minimale Basis-Kollektorkapazität. Der Kollektoranschluß (11) ist mit dem Kollektorkontakt (16) verbun­ den; er kann an einer bliebigen Stelle des Gebietes (6a) auch außer­ halb der Gebiete (3a) und (7) positioniert werden. Der Emitterkontakt (17) befindet sich im Bereich des Emitterfensters (13) (Fig. 6). Die in Fig. 6 nicht dargestellten Leitbahnen sowie die Isolatorschicht mit den notwendigen Kontaktfensteröffnungen werden entsprechend den bekannten Verfahren erzeugt und bedürfen keiner extra Darstellung.
Bezugszeichenliste
1
Silizium-Substrat
2
SiO2
-Schicht/Isolator
3
einkristalline Siliziumschicht
3
a Teil der einkristallinen Siliziumschicht, Gebiet der Ausbildung des Kollektors des Bipolartransistors
3
b nicht unterätzte Zone der einkristallinen Si-Schicht außerhalb des aktiven Teils des Transistors
4
a erste Si3
N4
-Schicht,
4
b zweite Si3
N4
-Schicht
5
Poly-Si-Schicht
6
Hohlraum
6
a mit Subkollektormaterial (Ausfüllsubstanz) gefülltes Gebiet
6
b mit dem Subkollektormaterial gefüllte Durchbrüche der einkristallinen Si-Schicht (
3
), Teilbereich von (
6
a)
7
Siliziumoxidschicht (SiO2
)
8
Trenngräben (Trenches) mit Oxid gefüllt
9
Basis des Bipolartransistors
9
a Basisanschlußgebiet
9
b MOS-Transistor-Gate
10
Gateoxid
11
Kollektoranschluß, hochdotiert
12
Source und Drain des MOS-Transistors
13
Emitterfenster
14
Emitter, z. B. aus Poly-Si
15
Basiskontakt des Bipolartransistors
16
Kollektorkontakt des Bipolartransistors
17
Emitterkontakt des Bipolartransistors

Claims (18)

1. Integrationsfähiger vertikaler Bipolartransistor mit einer im Ver­ gleich zu dessen Lateralabmessungen dünnen einkristallinen Halblei­ terschicht (3), auf isolierender Unterlage (2), dadurch gekennzeichnet, daß der Subkollektor (6a) unterhalb des vertikal unter dem Emitter (14) und der Basis (9) liegenden aktiven einkristallinen Kollektors (3a) direkt anschließend, in die Isolatorschicht (2) hineinragend und aus hochleitfähigem Material bestehend, welches eine Ausfüllsubstanz darstellt, ausgebildet ist.
2. Integrationsfähiger vertikaler Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Subkollektor (6a) mit der gesamten Grenzfläche des aktiven einkristallinen Kollektors (3a) in Kontakt ist.
3. Integrationsfähiger vertikaler Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Subkollektor (6a) nur zum Teil mit der Grenzfläche des aktiven einkristallinen Kollektors (3a) in Kontakt ist.
4. Integrationsfähiger vertikaler Bipolartransistor nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das hochleitfähige Material polykristallines Silizium ist.
5. Integrationsfähiger vertikaler Bipolartransistor nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das hochleitfähige Material ein Silizid ist.
6. Integrationsfähiger vertikaler Bipolartransistor nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das hochleitfähige Material ein Metall ist.
7. Integrationsfähiger vertikaler Bipolartransistor nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die einkristalline Halbleiterschicht (3) durch Epitaxie auf einem isolierenden Substrat, z. B. Saphir hergestellt ist.
8. Integrationsfähiger vertikaler Bipolartransistor nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die einkristalline Halbleiterschicht (3) durch eine vergrabene Isolationsschicht (2) von einem halbleitenden Substrat (1) getrennt ist (SOI).
9. Integrationsfähiger vertikaler Bipolartransistor nach Anspruch 8, dadurch gekennzeichnet, daß die Isolatorschicht (2) unterhalb des Subkollektors (6a) nicht vollständig entfernt ist, so daß dieser dielektrisch vom halbleitenden Substrat (1) isoliert ist.
10. Integrationsfähiger vertikaler Bipolartransistor nach Anspruch 8, dadurch gekennzeichnet, daß die Isolatorschicht (2) unterhalb des Subkollektors (6a) bis zum halbleitenden Substrat (1) entfernt ist.
11. Integrationsfähiger vertikaler Bipolartransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Isolator­ schicht (2) unterhalb der einkristallinen Kollektorzone (3a) aus 2 oder mehr als 2 Teilschichten besteht, welche unterschiedliche Ätzraten aufweisen.
12. Integrationsfähiger vertikaler Bipolartransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein oberer Teil der einkristallinen Halbleiterschicht (3) im Vergleich zur darunterliegenden Kollektorzone (3a) so dotiert ist, daß sie den entgegengesetzten Leitungstyp aufweist und als Basis (9) ausgebildet ist.
13. Integrationsfähiger vertikaler Bipolartransistor nach einem der An­ sprüche 1 bis 11, dadurch gekennzeichnet, daß das Basisgebiet (9) epitaktisch auf Teilen der einkristallinen Halbleiterschicht (3a) abgeschieden ist.
14. Integrationsfähiger vertikaler Bipolartransistor nach Anspruch 13, dadurch gekennzeichnet, daß die Basis als SiGe- oder SiGeC-Schicht ausgebildet ist.
15. Verfahren zur Herstellung eines integrationsfähigen vertikalen Bipolartransistors mit einer im Vergleich zu dessen Lateralabmessung dünnen einkristallinen Halbleiterschicht (3) auf isolierender Unterlage (2), das die folgenden Schritte umfaßt:
  • a) Abscheiden einer Schichtkombination einer ersten Siliziumnitridschicht (4a), einer Poly-Siliziumschicht (5) und einer zweiten Siliziumnitridschicht (4b) auf der Oberfläche eines SOI-Substrats, bestehend aus einem Substrat (1) einer Siliziumoxidschicht (2) und einer darüber­ liegenden einkristallinen Siliziumschicht (3),
  • b) Strukturieren der Schichtkombination und der einkristallinen Siliziumschicht (3) durch einen Ätzprozeß unter Zuhilfenahme einer Lackmaske,
  • c) Isotropes Ätzen der Siliziumoxidschicht (2) zur Erzeugung von Hohlräumen (6),
  • d) Ausfüllen der Hohlräume (6) mit in situ dotiertem Polysilizium mittels CVD-Abscheidung (6a),
  • e) Einebnung der Oberfläche durch chemisch-mechanisches Polieren unter Ausnutzung der zweiten Siliziumnitridschicht (4b),
  • f) Entfernung der zweiten Siliziumnitridschicht (4b) und der Poly-Siliziumschicht (5) durch Ätzen,
  • g) Thermische Oxidation, wobei sich über den an die Oberfläche angrenzenden Teilen der mit Poly-Silizium ausgefüllten Räume (6a) die Oxidgebiete (7) ausbilden,
  • h) Entfernung der ersten Siliziumnitridschicht (4a) durch Ätzen,
  • i) Ausbildung des Kollektors (3a), der Basis (9) und des Emitters (14) durch bekannte Dotierungsverfahren sowie von hochdotierten Kontaktgebieten (12), Gateoxiden (10) und Gräben (Trenches) zur elektrischen Isolation der Bipolar- gegenüber den MOS-Strukturen (8) über entsprechende Maskenschritte.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß durch entsprechende Dotierung des die Hohlräume (6) ausfüllenden Materials und der Kollektor-, Basis- und Emittergebiete (3a, 9, 14) vertikale npn- und pnp-Bipolartransistoren mit vergleichbaren Leistungspara­ metern in einer Schaltung integriert hergestellt werden.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß mit dem in den erzeugten Hohlräumen (6) mittels CVD abgeschiedenen, den Subkollektor (6a) bildenden Material gleichzeitig an anderen Stellen der Schaltung bestimmte Bereiche gebildet werden, wie z. B. Substratkontakte bzw. Bereiche einer Substratdiode.
18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß im Prozeßablauf der integrierten Herstellung von bipolaren und MOS-Bauelementen nach der Planarisierung und Oxidation der Subkollektordurchbrüche (6b) eine zweite lokal begrenzte Ätzung zur Trenchausbildung mit später nachfolgender Oxidation (8) zwecks elektrischer Isolation der aktiven einkristallinen Halbleitergebiete der MOS-Transistoren vorgenommen wird.
DE19758339A 1997-12-22 1997-12-22 Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung Expired - Fee Related DE19758339C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19758339A DE19758339C2 (de) 1997-12-22 1997-12-22 Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19758339A DE19758339C2 (de) 1997-12-22 1997-12-22 Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE19758339A1 DE19758339A1 (de) 1999-06-24
DE19758339C2 true DE19758339C2 (de) 2003-09-25

Family

ID=7853647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19758339A Expired - Fee Related DE19758339C2 (de) 1997-12-22 1997-12-22 Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE19758339C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004061327A1 (de) * 2004-12-11 2006-06-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Vertikaler Bipolartransistor
CN103794542A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 半导体衬底的形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005004707B4 (de) 2005-02-02 2009-04-09 Atmel Germany Gmbh Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3743776A1 (de) * 1987-12-23 1989-07-13 Licentia Gmbh Vergrabene halbleiterbauelemente und verfahren zu deren herstellung
DE19536262A1 (de) * 1995-09-28 1997-04-03 Siemens Ag Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen auf SOI
DE19536249A1 (de) * 1995-09-28 1997-04-10 Siemens Ag Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen auf SOI

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3743776A1 (de) * 1987-12-23 1989-07-13 Licentia Gmbh Vergrabene halbleiterbauelemente und verfahren zu deren herstellung
DE19536262A1 (de) * 1995-09-28 1997-04-03 Siemens Ag Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen auf SOI
DE19536249A1 (de) * 1995-09-28 1997-04-10 Siemens Ag Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen auf SOI

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Soi Bipolar Structure And The Fabrication Processes For Same. In: IBM Technical Disclosure Bulletin, Vol.35, No.6, 1992, S.10-13 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004061327A1 (de) * 2004-12-11 2006-06-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Vertikaler Bipolartransistor
US7880270B2 (en) 2004-12-11 2011-02-01 IHP GmbH—Innovations for High Performance Microelectronics/Leibniz-Institut fur innovative Mikroelektronik Vertical bipolar transistor
CN103794542A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 半导体衬底的形成方法
CN103794542B (zh) * 2012-10-30 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体衬底的形成方法

Also Published As

Publication number Publication date
DE19758339A1 (de) 1999-06-24

Similar Documents

Publication Publication Date Title
DE102010001290B4 (de) Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum und Verfahren zum Herstellen eines Solchen
DE69328758T2 (de) Verfahren zur Herstellung von SOI-Bipolar- und MOS-Transistoren
DE102009021244B4 (de) MEMS-Bauelement, Halbleiterchip und Verfahren zu dessen Herstellung
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
DE102012205742A1 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3022565A1 (de) Halbleiteranordnung
EP0687013A1 (de) Bipolartransistor und Herstellungsverfahren
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE19758339C2 (de) Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
EP0230508B1 (de) Strukturierter Halbleiterkörper
EP0740794B1 (de) Verfahren zur herstellung eines beschleunigungssensors
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
EP0619920A1 (de) Integrierte schaltung
DE4445565A1 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
DE102015208133B3 (de) BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung
DE69732318T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE60133302T2 (de) Schutzdiode für verbesserte robustheit eines radiofrequenz-transistors und selbstdefinierende methode zur herstellung einer solchen schutzdiode
EP1205969B1 (de) Verfahren zur Herstellung eines MOS-Feldeffekt-Transistors mit Rekombinationszone

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8122 Nonbinding interest in granting licences declared
8105 Search report available
8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES GMBH, 99097 ERFURT,

8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

8304 Grant after examination procedure
8381 Inventor (new situation)

Inventor name: GOETTLICH, WOLFGANG, 99091 ERFURT, DE

Inventor name: F?RNHAMMER, FELIX, 99198 VIESELBACH, DE

Inventor name: EINBRODT, WOLFGANG, 99091 ERFURT, DE

Inventor name: EHWALD, KARL-ERNST, 15234 FRANKFURT, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701