[go: up one dir, main page]

DE19730118B4 - Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung - Google Patents

Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung Download PDF

Info

Publication number
DE19730118B4
DE19730118B4 DE19730118A DE19730118A DE19730118B4 DE 19730118 B4 DE19730118 B4 DE 19730118B4 DE 19730118 A DE19730118 A DE 19730118A DE 19730118 A DE19730118 A DE 19730118A DE 19730118 B4 DE19730118 B4 DE 19730118B4
Authority
DE
Germany
Prior art keywords
solder
chip
ausn
gold
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19730118A
Other languages
English (en)
Other versions
DE19730118A1 (de
Inventor
Rainer Zanner
Hansjörg REICHERT
Margarete Deckers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19730118A priority Critical patent/DE19730118B4/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to JP2000503550A priority patent/JP3609339B2/ja
Priority to KR10-2000-7000420A priority patent/KR100454490B1/ko
Priority to PCT/DE1998/001737 priority patent/WO1999004423A1/de
Priority to CN98807229A priority patent/CN1124645C/zh
Priority to GB0003104A priority patent/GB2343551B/en
Priority to TW087110244A priority patent/TW376557B/zh
Publication of DE19730118A1 publication Critical patent/DE19730118A1/de
Application granted granted Critical
Publication of DE19730118B4 publication Critical patent/DE19730118B4/de
Priority to US11/842,656 priority patent/US7442582B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/32—Selection of soldering or welding materials proper with the principal constituent melting at more than 1550 degrees C
    • B23K35/322—Selection of soldering or welding materials proper with the principal constituent melting at more than 1550 degrees C a Pt-group metal as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Verfahren zur Herstellung einer Chip-Substrat-Verbindung durch Legieren oder Hartlöten mit einem Lotmittel, wobei als Lotmittel eine Gold-Zinn-Verbindung (AuSn) verwendet wird, und das Lotmittel auf der Rückseite eines Chips (1) durch Sputtern abgeschieden wird, dadurch gekennzeichnet, dass das Lotmittel mit einer übereutektischen Sn-Konzentration verwendet wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Chip-Substrat-Verbindung durch Legieren oder Hartlöten unter Verwendung eines Lotmittels mit den beiden metallhaltigen Bestandteilen X und Y, wobei der erste Bestandteil X insbesondere Gold oder dergleichen Edelmetall aufweist. Die Erfindung betrifft ferner ein Lotmittel für die Herstellung einer Chip-Substrat-Verbindung, sowie ein Halbleiterbauelement mit einem auf einem Substrat durch Legieren oder Hartlöten befestigten Halbleiterchip.
  • Aus D.D. Zimmermann, „A New Gold-Tin Alloy Composition for Hermetic Package Sealing and Attachment of Hybrid Parts", in: Solid State Technology, Jan. 1972, S. 44-46 wird als Ersatz für die bisher in der hybriden Mikroelektronik verwendeten 80-20 Gold-Zinnlegierungen eine 78-22 Gold-Zinn-Zusammensetzung vorgeschlagen, um eine verbesserte Produktivität, höhere Ausbeuten und damit geringere Produktionskosten zu erzielen.
  • Aus H.J. Albrecht, „Alternative Lotwerkstoffe für Elektronikbaugruppen" in: Siemens-Zeitschrift Special-FuE, Herbst 1996, S. 14-16 ist die Verwendung eines Ternär-Systems mit Zinn, Blei und Silber in übereutektischer Konzentration bekannt geworden.
  • Aus LEE, C.C. et al., „A New Bonding Techn. Using Gold and Tin Multilayer Composite Structures" in: IEEE Trans. On Comp., Hybrids, and Manufact. Techn , Vol 14, No. 2, June 1991, S. 407-411 ist es bekannt geworden, die polierte Rückseite eines GaAs-Wafers mit einer zusammengesetzten Cr-Au-Sn-Au-Beschichtung zu überziehen. Die Gesamtdicke der Beschichtung liegt bei 3,53 μm.
  • Des weiteren beschreibt US 4,875,617 eine eutektische Gold-Zinn (80:20)-Lotverbindung auf der Vorderseite von Flip-Chips, durch das Abscheiden von Gold- und Zinnschichten mittels Aufdampfen oder Aufsputtern und anschließendem Aufschmelzen oder durch das Aufsputtern mittels eutektischen Gold-Zinn-Targets hergestellt.
  • Die Verwendung einer übereutektischen Gold-Zinn-Zusammensetzung für die Lot-Scheiben zum Herstellen von dichten Verpackungen ist oberhalb von 23 % Zinn gemäß US 4,875,617 wegen der zunehmenden Bruchigkeit erschwert.
  • Die Merkmale des Oberbegriffs des Anspruchs 1 sind daher aus Lee, C. C et al. bekannt, während die Merkmale des Oberbegriffs des Anspruchs 5 US 4,875,617 zu entnehmen sind.
  • Aus der DE 195 32 250 A1 ist eine Anordnung und ein Verfahren zum Herstellen einer temperaturstabilen Verbindung mittels Diffusionslöten einer hochschmelzenden Komponente auf einem Substrat bekannt geworden, wobei eine zweite hochschmelzende Schicht als Schutzschicht aufgebracht wird.
  • Bei der Verbindung eines Halbleiterchips mit seiner Rückseite auf ein Substrat, welches üblicherweise als Chip- oder Die-Bonding bezeichnet wird, müssen die Anforderungen hinsichtlich einer ausreichenden mechanischen Befestigung sowie einer guten thermischen und elektrischen Leitfähigkeit je nach Anwendungsfall einzeln oder gemeinsam erfüllt werden. Eine besondere Rolle spielt die Verträglichkeit von Chip und Substrat, d.h. der Anpassung beider Verbindungspartner in ihrem Ausdehnungsverhalten bei thermischer Belastung. Derzeit sind im Wesentlichen drei zu unterscheidende Verfahren der Chipbefestigung üblich: Legieren (Hartlöten), Löten (Weichlöten), und Kleben. Das bevorzugte Anwendungsgebiet gemäß der vorliegenden Erfindung ist Legieren oder Hartlöten; bei einem vorbekannten Bondverfahren im AuSi-System wird eine eutektische Verbindung von Halbleiterchip und Substrat bei niedrigster Schmelztemperatur der beteiligten Verbindungspartner hergestellt. Es findet eine Legierungsbildung bei einer Temperatur statt, die weit unter der Schmelztemperatur der Einzelkomponenten Au und Si liegt. Diese Temperatur ist nicht so hoch, dass der Halbleiteraufbau und damit die elektrische Funktion geschädigt würde. Beim Legiervorgang werden Chip und Substrat auf diese Temperatur erhitzt, wobei ein leichter Druck angewandt und der Chip zur Verbesserung des Kontaktes in kreisförmiger Bewegung angerieben wird. Bei Erreichen des Schmelzpunktes entsprechend der Liquidus-Solidus-Kurve des Phasendiagramms wird das Lot flüssig, der Bondprozess kommt in Gang. Der Aufheizvorgang erfolgt in der Regel aus Kostengründen sehr schnell, er läuft nicht über thermodynamische Gleichgewichtszustände. Im Gegensatz dazu läuft der Abkühlvorgang wesentlich langsamer. Es kristallisiert zunächst die Überschusskomponente aus, bis beim Erstarrungspunkt wieder das eutektische Mischungsverhältnis erreicht ist. Während des Erstarrens der eutektischen Schmelze kristallisieren beide Komponenten getrennt, so dass die Struktur des erstarrten Eutektikums gleichmäßig verteilte Si- und Au-Kristalle zeigt.
  • Die Minimierung der Chipbruchanfälligkeit geschieht durch möglichst gleichmäßige flächige Verbindung Chip-Substrat und durch niedrige Eigenverspannung. Die Qualität der Verbindung wird durch die Flusseigenschaften des Lotes gesteuert und die Eigenverspannung von der Temperaturdifferenz Loterstarrung und Gebrauchstemperatur.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Chip-Substrat-Verbindung, insbesondere durch Legieren bzw. Hartlöten, sowie ein geeignetes Lotmittel hierfür anzugeben, bei der bzw. bei dem die Gefahr eines Chipbruches möglichst gering ist.
  • Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Ein erfindungsgemäßes Lotmittel ist im Anspruch 5 angegeben.
  • Erfindungsgemäß ist vorgesehen, dass das Lotmittel eine übereutektische Konzentration des zweiten Bestandteiles Y aufweist. Hierbei stellt der Bestandteil Y diejenige Komponente des zwei- oder auch mehrkomponentigen Lotmittels dar, die beim Lötvorgang durch Reaktion bzw. Lösung in den zu verbindenden Schichten verbraucht wird. Sinngemäß gilt dies auch für Mehrstoffsysteme. Nach der Erfindung ist vorgesehen, dass als Lotmittel eine Gold-Zinn-Verbindung (AuSn) mit einer übereutektischen Sn-Konzentration verwendet wird und das Lotmittel auf der Rückseite des Chips abgeschieden wird, insbesondere durch Sputtern.
  • Bevorzugterweise besitzt das AuSn-Lotmittel einen Sn-Gewichtsanteil von mehr als 20 %.
  • Die Erfindung bietet vor allem folgende Vorteile:
    • – Die Verwendung eines AuSn-Lotes mit übereutektischer Sn-Konzentration bietet gegenüber den vorbekannten eutektischen AuSi- bzw. eutektischen AuGe-Loten, die auf der Waferrückseite aufgedampft sind, um bis zu 100° Celsius verringerte Chiplegiertemperaturen, und dadurch wesentlich geringere thermische Verspannungen und damit verringerte Chipbruchgefahr. Die Erfindung ermöglicht darüber hinaus eine verbesserte Homogenität und Benetzung der Lotschicht.
    • – Gegenüber einem eutektischen AuSn-Lot bietet die Erfindung vor allem den Vorteil einer geringeren Legiertemperatur. Eutektisches AuSn verarmt während der Beschichtung und des Montageprozesses an Sn, da sowohl die erforderliche Barriere zwischen AuSn und Si als auch die Leadframe-Oberfläche (beispielsweise aus Ag) bei der Montage Sn aufnehmen. Damit steigt die Schmelztemperatur des AuSn-Lotes. Vor allem bei gesputtertem, eutektischem AuSn liegt die zur Verbindung erforderliche Legiertemperatur fast so hoch wie bei einer AuSi-Legierung.
    • – Gegenüber Epoxyd-Klebern besitzt die Erfindung den Vorteil einer besseren thermischen Leitfähigkeit der Verbindung, besseren Homogenität der Verbindung, und vor allem Einsparung von Kleber und Kleberprozess in der Montage.
    • – Gegenüber dem Löten mit Preform ergibt sich beim erfindungsgemäßen Verfahren vor allem eine Kostenersparnis in der Montage.
  • Nach der Erfindung wird das Lotmittel auf der Rückseite des Chips abgeschieden, insbesondere durch Sputtern. Dies erfolgt selbstverständlich im Waferverbund der Halbleiterchips, so dass der Begriff Chip auch den noch im Waferverbund befindlichen Chip umfasst.
  • Von besonderem Vorteil besitzt das bei der Abscheidung verwendete Target eine gewichtsmäßige Zusammensetzung der Be standteile X zu Y von 70 zu 30, also vorzugsweise eine Zusammensetzung von AuSn = 70/30. Die Lotschicht wird in einer Stärke von etwa 1 μm bis etwa 2 μm, vorzugsweise etwa 1,5 μm auf die Waferrückseite aufgesputtert.
    •
  • Nachfolgend wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels weiter erläutert. Im Einzelnen zeigen die Darstellungen in:
  • 1 das Phasendiagramm von AuSn;
  • 2A eine schematische Darstellung eines auf einem Leadframe unter Verwendung des erfindungsgemäßen übereutektischen AuSn-Lotes legierten Halbleiterchips; und
  • 2B eine vergrößerte Schnittdarstellung der Einzelheit X nach 2A.
  • Wie in 1 sichtbar ist, liegt für das System AuSn die eutektische Temperatur bei 278° Celsius und die entsprechende Zusammensetzung bei 20 % Sn und 80 % Au (Gewichtsprozent). Es findet somit eine Legierungsbildung bei einer Temperatur statt, die weit unter der Schmelztemperatur der Einzelkomponenten liegt. Dem wesentlichen Gedanken der Erfindung folgend wird ein AuSn-Lot mit einer übereutektischen Konzentration von Zinn verwendet, so dass das AuSn-Lotmittel einen Sn-Gewichtsanteil von mehr als 20 % besitzt. Damit ergibt sich eine ausreichende Dünnflüssigkeit des Lotmittels bei Temperaturen von unterhalb 380° Celsius für die Montage in SOT-Gehäusen, da durch eine Diffusion von Sn in benachbarten Metallschichten das AuSn sich in seiner Zusammensetzung von der zinnreichen Phase her auf den eutektischen Punkt zubewegt und somit eine über dem Eutektikum liegende, goldreiche Lotphase vermieden wird. Die Schmelztemperatur des AuSn-Gemisches steigt bei Au-Überschuss sehr stark an, bei Sn-Anreicherung ist die Schmelzpunkterhöhung wesentlich geringer. Durch einen Sn-Verlust eines Sn-reichen, erfindungsgemäßen Lotes tritt beim Lötvorgang eine kontinuierliche Schmelzpunkterniedrigung auf. Der Lötvorgang wird begünstigt. Insbesondere an der Kontaktstelle Lot-Leadframe (beispielsweise Ag), wo die Sn-Verarmung auftritt, wird lokal die Schmelztemperatur erniedrigt, was die Fließeigenschaft des Lotes verbessert. Aus diesem Grund werden durch ein Überangebot an Sn reproduzierbare Montagebedingungen bei niedrigen Temperaturen erreicht. Insbesondere bei dünnen Lot-Schichten, wie sie an sich bei Waferrückseitenbeschichtungen üblich sind, ist dieser Effekt stark ausgeprägt.
  • In den 2A und 2B ist eine durch Legieren bzw. Hartlöten gefertigte Verbindung eines Halbleiterchips 1 auf der zentralen „Insel" 2 eines metallenen Systemträgers 3 dargestellt. Die auch als Leadframes bezeichneten vorgefertigten metallischen Systemträger stellen eine sehr weit verbreitete Substratform dar, insbesondere für die Verwendung in Kunststoffgehäusen. Die vergrößerte Teilansicht nach 2B zeigt die Schichtenfolge in näheren Einzelheiten. Die Rückseite des Halbleiterchips 1 ist mit einer Haft- oder Diffusionsbarriere 4 versehen, welche vorzugsweise Ti/Pt aufweist. Die Bezugsziffer 5 bezeichnet die in einer Stärke von typischerweise 1,5 μm auf die Scheibenrückseite aufgesputterte Lotschicht. Damit die Chip-Substrat-Verbindung ausreichend niederohmig ist, kann es erforderlich sein, vorab noch eine Dotierschicht, beispielsweise aus AuAs, oder eine Kontaktimplantation 6 einzufügen.
    • 1
    Halbleiterchip
    2
    zentrale „Insel"
    3
    metallener Systemträger
    4
    Haft-/ oder Diffusionsschicht
    5
    Lotschicht
    6
    Kontaktimplantation
    X, Y
    metallhaltige Bestandteile

Claims (6)

  1. Verfahren zur Herstellung einer Chip-Substrat-Verbindung durch Legieren oder Hartlöten mit einem Lotmittel, wobei als Lotmittel eine Gold-Zinn-Verbindung (AuSn) verwendet wird, und das Lotmittel auf der Rückseite eines Chips (1) durch Sputtern abgeschieden wird, dadurch gekennzeichnet, dass das Lotmittel mit einer übereutektischen Sn-Konzentration verwendet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das verwendete AuSn-Lotmittel einen Sn-Gewichtsanteil von mehr als 20 % aufweist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das bei der Abscheidung verwendete Target eine gewichtsmäßige Zusammensetzung der Bestandteile Gold zu Zinn von 70 zu 30 besitzt.
  4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass das Lotmittel in einer Stärke von etwa 1 μm bis etwa 2 μm, und insbesondere etwa 1,5 μm auf die Rückseite des Chips (1) aufgetragen wird.
  5. Lotmittel in Form eines Targets für die Herstellung einer Chip-Substrat-Verbindung durch Legieren oder Hartlöten, wobei das Lotmittel aus einer Gold-Zinn-Verbindung (AuSn) besteht, und das Lotmittel durch Sputtern auf Chips (1) im Waferverbund abgeschieden wird, dadurch gekennzeichnet, dass das Lotmittel eine übereutektische Sn-Konzentration aufweist.
  6. Lotmittel nach Anspruch 5, dadurch gekennzeichnet, dass der Target eine gewichtsmäßige Zusammensetzung der Bestandteile Gold zu Zinn von 70 zu 30 besitzt.
DE19730118A 1997-07-14 1997-07-14 Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung Expired - Fee Related DE19730118B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19730118A DE19730118B4 (de) 1997-07-14 1997-07-14 Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung
KR10-2000-7000420A KR100454490B1 (ko) 1997-07-14 1998-06-24 칩-기판 접촉부를 제조하기 위한 방법 및 장치
PCT/DE1998/001737 WO1999004423A1 (de) 1997-07-14 1998-06-24 Verfahren und vorrichtung zur herstellung einer chip-substrat-verbindung
CN98807229A CN1124645C (zh) 1997-07-14 1998-06-24 制备芯片－基片－连接的方法和用于其中的焊料
JP2000503550A JP3609339B2 (ja) 1997-07-14 1998-06-24 チップ−基板集成体を製造する方法および装置
GB0003104A GB2343551B (en) 1997-07-14 1998-06-24 Method and product for producing a chip-substrate connection
TW087110244A TW376557B (en) 1997-07-14 1998-06-25 Method and device to produce a chip-substrate-connection as well as soldering-medium therefor and semiconductor-element with a semiconductor-chip
US11/842,656 US7442582B2 (en) 1997-07-14 2007-08-21 Method for producing a chip-substrate connection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19730118A DE19730118B4 (de) 1997-07-14 1997-07-14 Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung

Publications (2)

Publication Number Publication Date
DE19730118A1 DE19730118A1 (de) 1999-01-21
DE19730118B4 true DE19730118B4 (de) 2006-01-12

Family

ID=7835653

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19730118A Expired - Fee Related DE19730118B4 (de) 1997-07-14 1997-07-14 Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung

Country Status (8)

Country Link
US (1) US7442582B2 (de)
JP (1) JP3609339B2 (de)
KR (1) KR100454490B1 (de)
CN (1) CN1124645C (de)
DE (1) DE19730118B4 (de)
GB (1) GB2343551B (de)
TW (1) TW376557B (de)
WO (1) WO1999004423A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10314876B4 (de) 2003-04-01 2008-02-14 Infineon Technologies Ag Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
JP4891556B2 (ja) 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法
DE102005024430B4 (de) * 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
CH698772B1 (de) * 2007-02-26 2011-04-15 Neomax Materials Co Ltd Hermetisch abdichtende Kappe, Aufnahmegehäuse für eine elektronische Komponente und Verfahren zur Herstellung eines Aufnahmegehäuses für eine elektronische Komponente.
JP2009272229A (ja) * 2008-05-09 2009-11-19 Canon Inc レーザ光を用いた接合方法ならびに気密容器の製造方法
US8513798B2 (en) 2010-09-09 2013-08-20 Infineon Technologies Ag Power semiconductor chip package
US8461645B2 (en) 2011-03-16 2013-06-11 Infineon Technologies Austria Ag Power semiconductor device
ES2534822T3 (es) 2011-07-25 2015-04-29 Braun Gmbh Dispositivo de higiene bucodental
US8240545B1 (en) * 2011-08-11 2012-08-14 Western Digital (Fremont), Llc Methods for minimizing component shift during soldering
CN102528199B (zh) * 2011-12-10 2015-02-25 中国振华集团永光电子有限公司 一种电子元器件密封封装的焊接方法
JP7526116B2 (ja) 2021-03-04 2024-07-31 シチズンファインデバイス株式会社 はんだの溶融持続時間算出方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
DE19532250A1 (de) * 1995-09-01 1997-03-06 Daimler Benz Ag Anordnung und Verfahren zum Diffusionslöten eines mehrschichtigen Aufbaus

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422164A (en) * 1977-07-21 1979-02-19 Toshiba Corp Semiconductor device
JPS5422162A (en) * 1977-07-21 1979-02-19 Toshiba Corp Manufacture of semiconductor device
JPS556839A (en) * 1978-06-28 1980-01-18 Nec Corp Semiconductor device
US4214904A (en) * 1978-12-12 1980-07-29 The United States Of America As Represented By The Secretary Of The Air Force Gold-tin-silicon alloy for brazing silicon to metal
US4634638A (en) 1981-12-17 1987-01-06 International Business Machines Corporation High melting point copper-gold-tin brazing alloy for chip carriers
JPS59207643A (ja) 1983-05-11 1984-11-24 Toshiba Corp 集積回路素子のセラミツクパツケ−ジ
JPS61101061A (ja) 1984-10-24 1986-05-19 Hitachi Ltd 半導体装置
US4772935A (en) 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
EP0186585B1 (de) 1984-12-19 1991-02-06 Fairchild Semiconductor Corporation Verfahren zum Befestigen von Plättchen
JPS61150251A (ja) 1984-12-24 1986-07-08 Hitachi Ltd 半導体装置
US4872047A (en) 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system
JPS63136533A (ja) 1986-11-28 1988-06-08 Hitachi Ltd 半導体装置
US4791075A (en) 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
JPH01239982A (ja) * 1988-03-22 1989-09-25 Seiko Epson Corp 半導体レーザの実装方法
JP2608926B2 (ja) 1988-07-01 1997-05-14 株式会社徳力本店 Ａｕ―Ｓｎろう材の製造方法
US5135890A (en) 1989-06-16 1992-08-04 General Electric Company Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
GB8920101D0 (en) 1989-09-06 1989-10-18 Marconi Electronic Devices Methods of joining components
US5182632A (en) 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
GB2255672B (en) * 1991-05-10 1994-11-30 Northern Telecom Ltd Opto-electronic components
US5585138A (en) 1991-07-30 1996-12-17 Nec Corporation Micropin array and production method thereof
JPH0569190A (ja) 1991-08-30 1993-03-23 Tanaka Kikinzoku Kogyo Kk ハンダシート形成法
US5297333A (en) 1991-09-24 1994-03-29 Nec Corporation Packaging method for flip-chip type semiconductor device
JP3243834B2 (ja) 1992-05-26 2002-01-07 三菱電機株式会社 半田材及び接合方法
US5197654A (en) 1991-11-15 1993-03-30 Avishay Katz Bonding method using solder composed of multiple alternating gold and tin layers
JPH05308085A (ja) 1992-04-02 1993-11-19 Nec Corp 化合物半導体装置の製造方法
TW238419B (de) 1992-08-21 1995-01-11 Olin Corp
US5234153A (en) 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
US5298735A (en) 1992-10-07 1994-03-29 Eastman Kodak Company Laser diode and photodetector circuit assembly
JP3086086B2 (ja) 1992-10-19 2000-09-11 田中貴金属工業株式会社 回路端子へのリードピンの接合方法
JPH06291239A (ja) 1993-04-06 1994-10-18 Fujitsu Ltd 半導体装置の製造方法
DE69426090T2 (de) 1993-04-27 2001-03-01 Nec Corp., Tokio/Tokyo Verfahren zur Herstellung einer optische Halbleitervorrichtung
JP3377553B2 (ja) 1993-05-13 2003-02-17 三菱電機株式会社 半導体レーザ装置
JP3503656B2 (ja) * 1993-10-05 2004-03-08 セイコーエプソン株式会社 インクジェットヘッドの駆動装置
JPH07254780A (ja) 1994-03-16 1995-10-03 Fuji Electric Co Ltd プリント配線板への電子部品の半田付け方法
US5601675A (en) 1994-12-06 1997-02-11 International Business Machines Corporation Reworkable electronic apparatus having a fusible layer for adhesively attached components, and method therefor
JP3296400B2 (ja) 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
AU6015596A (en) 1995-06-13 1997-01-09 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconducto r and method of production of semiconductor device
US5620131A (en) 1995-06-15 1997-04-15 Lucent Technologies Inc. Method of solder bonding
DE19536434C2 (de) 1995-09-29 2001-11-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterlaser-Bauelements
US6027957A (en) 1996-06-27 2000-02-22 University Of Maryland Controlled solder interdiffusion for high power semiconductor laser diode die bonding
JPH10239982A (ja) * 1997-02-28 1998-09-11 Seiko Epson Corp 現像器
SG77652A1 (en) 1998-03-18 2001-01-16 Hitachi Cable Semiconductor device lead-patterning substrate and electronics device and method for fabricating same
US6338893B1 (en) 1998-10-28 2002-01-15 Ngk Spark Plug Co., Ltd. Conductive paste and ceramic printed circuit substrate using the same
US6245208B1 (en) 1999-04-13 2001-06-12 Governors Of The University Of Alberta Codepositing of gold-tin alloys

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
DE19532250A1 (de) * 1995-09-01 1997-03-06 Daimler Benz Ag Anordnung und Verfahren zum Diffusionslöten eines mehrschichtigen Aufbaus

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ALBRECHT, H.J.: "Alternative Lotwerkstoffe für Elektronikbaugruppen", in: Siemens-Zeitschrift Special-FuE, Herbst 1996, S. 14-16 *
LEE C.C. et al.,"A New Bonding Techn. using Gold and Tin Multilayer Composite Structures", in: IEEE Trans. on Comp., Hybrids, and Manufact. Techn., Vol.14, No.2, June 1991, S. 407-411 *
ZIMMERMANN, D.D.:"A New Gold-Tin Alloy Composition for Hermetic Package Sealing and Attachment of Hybrid Parts", in: Solid State Technology, Jan. 1972, S. 44-46
ZIMMERMANN, D.D.:"A New Gold-Tin Alloy Compositionfor Hermetic Package Sealing and Attachment of Hybrid Parts", in: Solid State Technology, Jan. 1972, S. 44-46 *

Also Published As

Publication number Publication date
JP2001510941A (ja) 2001-08-07
DE19730118A1 (de) 1999-01-21
TW376557B (en) 1999-12-11
KR100454490B1 (ko) 2004-10-28
GB0003104D0 (en) 2000-03-29
KR20010021856A (ko) 2001-03-15
JP3609339B2 (ja) 2005-01-12
CN1124645C (zh) 2003-10-15
GB2343551A (en) 2000-05-10
US20070278279A1 (en) 2007-12-06
CN1264495A (zh) 2000-08-23
WO1999004423A1 (de) 1999-01-28
US7442582B2 (en) 2008-10-28
GB2343551B (en) 2002-10-30

Similar Documents

Publication Publication Date Title
US7442582B2 (en) Method for producing a chip-substrate connection
DE69217617T2 (de) Verbindungsverfahren unter Verwendung eines aus mehrfach abwechselnden Gold- und Zinnschichten bestehenden Lotes
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE102012100429B4 (de) Verfahren zur Montage eines Halbleiterchips auf einem Träger
EP0998756B1 (de) Vorrichtung und verfahren zur herstellung einer chip-substrat-verbindung
DE10221857A1 (de) Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE68918972T2 (de) Montage einer Halbleiteranordnung.
DE10314876B4 (de) Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
WO2018228891A1 (de) Verfahren zum befestigen eines halbleiterchips auf einem substrat und elektronisches bauelement
DE4303790A1 (de) Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen Halbleiterbauelementen und metallischen Oberflächen von Trägerelementen
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
US20050269385A1 (en) Soldering method and solder joints formed therein
DE102005058654B4 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE19532251A1 (de) Anordnung und Verfahren zum Diffusionslöten
DE102005052563A1 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses
DE102014105077A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102006053146A1 (de) Goldhaltiges Lotdepot, Verfahren zu dessen Herstellung, Lötverfahren und Verwendung
EP1647352B1 (de) Lotmaterial
EP2287899A1 (de) Lötverbindung mit einer mehrschichtigen lötbaren Schicht
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
DE69605989T2 (de) Glasversiegelte halbleiteranordnung bestehend aus einem halbleiterkörper, der mittels einer silber-aluminium-verbindungsschicht mit einer senke verbunden ist
DE102005024430B4 (de) Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
WO2018158341A1 (de) Verfahren zum befestigen eines halbleiterchips auf einem leiterrahmen und elektronisches bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee