DE19726085A1 - Nichtflüchtige Speicherzelle - Google Patents

Description

Zur dauerhaften Speicherung von Daten sind nichtflüchtige Speicherzellen, sogenannte SONOS-Zellen oder MNOS-Zellen, vorgeschlagen worden, die jeweils einen speziellen MOS-Transistor umfassen (siehe zum Beispiel Lai et al, IEDM Tech. Dig. 1986, Seite 580 bis 583). Der MOS-Transistor umfaßt ein Gatedielektrikum, das mindestens eine Siliziumnitridschicht unterhalb der Gateelektrode und eine SiO₂-Schicht zwischen der Siliziumnitridschicht und dem Kanalbereich umfaßt. Zur Speicherung der Information werden Ladungsträger in der Sili­ ziumnitridschicht gespeichert.

Die Dicke der SiO₂-Schicht beträgt in diesen nichtflüchtigen Speicherzellen maximal 2,2 nm. Die Dicke der Si₃N₄-Schicht beträgt in modernen SONOS-Speichern üblicherweise etwa 10 nm. Zwischen der Siliziumnitridschicht und der Gateelektrode ist meist eine weitere SiO₂-Schicht vorgesehen, die eine Dicke von 3 bis 4 nm aufweist. Diese nichtflüchtigen Speicherzellen sind elektrisch schreib- und löschbar. Beim Schreibvorgang wird an die Gateelektrode eine solche Spannung angelegt, daß Ladungsträger aus dem Substrat durch die maximal 2,2 nm dicke SiO₂-Schicht in die Siliziumnitridschicht tunneln. Zum Lö­ schen wird die Gateelektrode so beschaltet, daß die in der Siliziumnitridschicht gespeicherten Ladungsträger durch die maximal 2,2 nm dicke SiO₂-Schicht in den Kanalbereich tunneln und aus dem Kanalbereich Ladungsträger vom entgegengesetzten Leitfähigkeitstyp durch die SiO₂-Schicht in die Siliziumni­ tridschicht tunneln. Gleichzeitig tunneln Ladungsträger vom ersten Leitfähigkeitstyp aus der Gateelektrode in die Silizi­ umnitridschicht. Die Schichtdicken werden so bemessen, daß der Ladungsträgertransport zum Kanalbereich im Vergleich zum Ladungsträgertransport aus der Gateelektrode überwiegt. Für den Löschvorgang sind typischerweise Zeiten von 100 ms erfor­ derlich.

Die SONOS-Zellen weisen eine Zeit für den Datenerhalt von ≦ 10 Jahren auf. Diese Zeit ist für viele Anwendungen, zum Bei­ spiel für die Speicherung von Daten in Computern, zu kurz.

Für Anwendungen, in denen längere Zeiten für den Datenerhalt gefordert werden, ist es bekannt, als nichtflüchtige Speicher EEPROM-Zellen mit floating gate zu verwenden. In diesen Spei­ cherzellen, die zum Beispiel aus Lai et al, IEDM Tech. Dig. 1986, Seite 580 bis 583 bekannt sind, ist zwischen einer Kon­ trollgateelektrode und dem Kanalbereich des MOS-Transistors eine Floating Gate Elektrode angeordnet, die vollständig von dielektrischem Material umgeben ist. Auf der Floating Gate Elektrode wird die Information in Form von Ladungsträgern ge­ speichert. Diese Speicherzellen, die auch als FLOTOX-Zellen bezeichnet werden, sind elektrisch schreib- und löschbar. Da­ zu wird die Steuergateelektrode mit einem solchen Potential verbunden, das Ladungsträger aus dem Kanalbereich auf die Floating Gate Elektrode fließen (Schreiben) bzw. Ladungsträ­ ger von der Floating Gate Elektrode in den Kanalbereich flie­ ßen (Löschen). Der Löschvorgang in FLOTOX-Zellen erfordert Zeiten von typisch 100 ms. Die FLOTOX-Zellen weisen Zeiten für den Datenerhalt größer als 150 Jahre auf.

Im Vergleich zu den SONOS-Zellen sind sie jedoch kompliziert im Aufbau. Ferner ist der Platzbedarf der FLOTOX-Zellen im Vergleich zu den SONOS-Zellen größer, da die Steuergateelek­ trode die Floating Gate Elektrode seitlich überlappen muß. Schließlich ist die sogenannten Radiation hardness von FLOTOX-Zellen begrenzt. Unter Radiation hardness wird die Un­ empfindlichkeit der gespeicherten Ladung gegenüber äußeren Strahlungsquellen und/oder elektromagnetischen Feldern be­ zeichnet.

Ferner ist vorgeschlagen worden (siehe Tiwari et al., Appl. Phys. Lett. 68 (19), No. 4, March 1996) als Speicherzelle ei­ nen MOS-Transistor zu verwenden, der als Gatedielektrikum zwei Siliziumoxidschichten mit dazwischen angeordneten Nano­ kristallen aufweist. Die Nanokristalle bestehen aus Silizium und stellen kleine voneinander unabhängige Siliziumkörper dar. Sie weisen einen Durchmesser von etwa 5 nm und Abstände von etwa 5 nm auf. In diesen Nanokristallen wird Ladung ge­ speichert, die ähnlich der gespeicherten Ladung auf einem Floating Gate eines EEPROM's die Einsatzspannung des MOS-Transistors beeinflußt. Die unterhalb der Nanokristalle ange­ ordnete Siliziumoxidschicht wirkt dabei als Tunneloxid. Die Dicke des Tunneloxids beträgt etwa 1 bis 2 nm. Die Zeit für den Datenerhalt beträgt in diesen Speicherzellen einige Wo­ chen und ist daher für viele Anwendungen, zum Beispiel für die Speicherung von Daten in Computern, zu kurz.

Der Erfindung liegt das Problem zugrunde, eine nichtflüchtige Speicherzelle anzugeben, die für den Löschvorgang Zeiten un­ ter 1 s benötigen, die einfach aufgebaut ist und in großer Packungsdichte integriert werden kann und die im Vergleich zu den FLOTOX-Zellen eine verbesserte Radiation hardness auf­ weist.

Dieses Problem wird erfindungsgemäß gelöst durch eine Spei­ cherzelle nach Anspruch 1. Weitere Ausgestaltungen gehen aus den Unteransprüchen hervor.

Die nichtflüchtige Speicherzelle umfaßt einen MOS-Transistor mit Sourcegebiet, Kanalbereich, Draingebiet, Gatedielektrikum und Gateelektrode. Das Gatedielektrikum weist eine erste die­ lektrische Schicht und eine zweite dielektrische Schicht auf, wobei zwischen der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht Nanokristalle angeordnet sind. Die Gateelektrode enthält p⁺-dotiertes Silizium. Im Vergleich zu FLOTOX-Zellen weist diese Speicherzelle eine kleinere Schreib-/Löschspannung und im Vergleich zu SONOS-Zellen eine höhere Zeit für den Datenerhalt (Retention-Time) auf.

Von der bekannten Speicherzelle unterscheidet sich die erfin­ dungsgemäße Speicherzelle dadurch, daß die Gateelektrode p⁺-dotiertes Silizium enthält. Im Vergleich zu n-dotiertem Sili­ zium oder Metall, das als Gateelektrode in konventionellen Zellen verwendet wird, ist im Idealfall durch die p⁺-Dotierung die Besetzungswahrscheinlichkeit von elektronischen Zuständen in der Gateelektrode um etwa den Faktor 10²⁰ redu­ ziert. Beim Löschvorgang können daher keine Elektronen aus der Gateelektrode in die Nanokristalle tunneln. Der Löschvor­ gang der erfindungsgemäßen Speicherzelle erfolgt daher über Tunneln von Löchern aus dem Kanalbereich durch die erste die­ lektrische Schicht in die Nanokristalle und durch Tunneln von Elektronen aus den Nanokristallen in den Kanalbereich.

Bei Verwendung von n-dotiertem Silizium oder Metall als Ga­ teelektrode tunneln zusätzlich Elektronen aus der Gateelek­ trode in die Nanokristalle, die beim Löschvorgang ebenfalls neutralisiert werden müssen. Dieser Elektronenstrom wird in der erfindungsgemäßen Speicherzelle dadurch unterdrückt, daß die Zahl der Elektronen in der Gateelektrode durch die Ver­ wendung von p⁺-dotiertem Silizium reduziert ist. Die Zeit für den Löschvorgang ist in der erfindungsgemäßen Speicherzelle gegenüber konventionellen Speicherzellen um einen Faktor von ca. 10⁵ bis 10⁸ reduziert, bei jeweils gleicher Tunneloxid­ dicke.

Dieses gilt unabhängig von der Dicke der ersten dielektri­ schen Schicht, die als Tunneloxid wirkt. Die Schichtdicke der ersten dielektrischen Schicht ist daher frei wählbar und wird vorzugsweise so eingestellt, daß die Speicherzelle die für die jeweilige Anwendung erforderliche Zeit für den Datener­ halt, die ebenfalls von dieser Schichtdicke abhängt, auf­ weist.

Vorzugsweise werden die erste dielektrische Schicht und die zweite dielektrische Schicht aus Siliziumoxid gebildet. Die Dicke der ersten dielektrischen Schicht wird dabei auf 2 bis 5 nm, die Dicke der zweiten dielektrischen Schicht um 1 bis 2 nm größer als die der ersten dielektrischen Schicht einge­ stellt. Die Dicke der ersten dielektrischen Schicht im Be­ reich zwischen 2 und 5 nm ist größer als die der aus Tiwari bekannten Speicherzelle und verbessert dadurch die Zeit für den Datenerhalt (Retention-Time) gegenüber der aus Tiwari be­ kannten Speicherzelle.

Diese Ausführungsform der Erfindung macht sich die Erkenntnis zunutze, daß in konventionellen Speicherzellen der Ladungs­ transport durch die erste dielektrische Schicht wegen der Dicke von maximal 2 nm hauptsächlich über direktes Tunneln erfolgt. Die Tunnelwahrscheinlichkeit für direktes Tunneln und damit die Stromstärke für den Ladungsträgertransport durch direktes Tunneln und modifiziertes Fowler-Nordheim- Tunneln hängt hauptsächlich von der Dicke der Tunnelbarriere, das heißt der Dicke der ersten dielektrischen Schicht, und vom elektrischen Feld ab. Bei einer Schichtdicke des Tunne­ loxids von maximal 2 nm überwiegt bei elektrischen Feldern unter 10 MV/cm stets der Strom durch direktes Tunneln durch die erste dielektrische Schicht. Über diesen direkten Tunnel­ strom und modifiziertes Fowler-Nordheim-Tunneln erfolgt so­ wohl das Schreiben als auch das Löschen der Information, durch entsprechende Beschaltung der Gateelektrode.

Die Ausführungsform der Erfindung macht sich weiterhin die Erkenntnis zunutze, daß auch ohne Beschaltung der Gateelek­ trode in der bekannten Speicherzelle ein Tunnelstrom, der auf direktes Tunneln zurückgeht, von den Nanokristallen durch die erste Siliziumoxidschicht zum Kanalbereich fließt. Es wurde festgestellt, daß dieser direkte Tunnelstrom für die Zeit für den Datenerhalt bestimmend ist.

Weiterhin wird die Erkenntnis ausgenutzt, daß die Tunnelwahr­ scheinlichkeit für direktes Tunneln mit zunehmender Dicke der ersten dielektrischen Schicht stark abnimmt und bei einer Dicke von mindestens 3 nm sehr klein ist.

Da in dieser Ausführungsform der erfindungsgemäßen Speicher­ zelle die erste dielektrische Schicht mindestens 2 nm dick ist und die zweite dielektrische Schicht 1 bis 2 nm dicker als die erste dielektrische Schicht ist, wild in dieser Spei­ cherzelle ein Ladungsträgertransport aus den Nanokristallen zur Gateelektrode oder zum Kanalbereich durch direktes Tun­ neln weitgehend vermieden. Das heißt, in den Nanokristallen gespeicherte Ladung bleibt praktisch unbegrenzt erhalten. Die Zeit für den Datenerhalt ist in der erfindungsgemäßen Spei­ cherzelle daher deutlich größer als in konventionellen Spei­ cherzellen.

Vorzugsweise werden die Dicken der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht in der erfin­ dungsgemäßen Speicherzelle so gewählt, daß sie sich um einen Betrag im Bereich zwischen 0,5 und 2 nm unterscheiden. Die geringere der beiden Dicken der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht liegt dabei im Bereich zwischen 2 und 5 nm. In dieser Ausführungsform ist das Gate­ dielektrikum elektrisch symmetrisch. Durch die unterschiedli­ chen Dicken der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht werden die Austrittsarbeitsunterschie­ de zwischen dem Kanalbereich und der Gateelektrode und haupt­ sächlich die beim Lesebetrieb anliegende, im allgemeinen po­ sitive Gatespannung berücksichtigt.

Da die Dicken der ersten dielektrischen Schicht und der zwei­ ten dielektrischen Schicht jeweils mindestens 2 nm betragen, ist die Tunnelwahrscheinlichkeit für direktes Tunneln von La­ dungsträgern durch die beiden dielektrischen Schichten sehr klein. Der Ladungsträgertransport findet beim Schreiben und Lesen nur durch Fowler-Nordheim-Tunneln durch die erste die­ lektrische Schicht bzw. zweite dielektrische Schicht statt. Die Stromstärke des Ladungsträgertransports durch Fowler- Nordheim-Tunneln hängt nur von der Stärke des anliegenden elektrischen Feldes ab. Er ist nicht explizit abhängig von der Dicke der Tunnelbarriere.

Bei Anlegen einer positiven Spannung an die Gateelektrode überwiegt das Fowler-Nordheim-Tunneln von Elektronen aus dem Kanalbereich durch die erste dielektrische Schicht in die Nanokristalle. Durch Anlegen einer positiven Spannung an die Gateelektrode wird Information in die Speicherzelle einge­ schrieben. Da im Leitungsband der Gateelektrode wegen der Verwendung von p⁺-dotiertem Silizium die Zahl der Elektronen reduziert ist, überwiegt bei Anliegen einer negativen Span­ nung an die Gateelektrode das Tunneln von Löchern aus dem Ka­ nalbereich durch die erste dielektrische Schicht in die Nano­ kristalle. Aufgrund der Potentialverhältnisse wäre zwar das Fowler-Nordheim-Tunneln von Elektronen aus der Gateelektrode durch die zweite dielektrische Schicht in die Nanokristalle energetisch günstiger, da jedoch in der Gateelektrode das Fermi-Niveau auf das Niveau des Valenz-Bandes abgesenkt ist, ist der Fowler-Nordheim-Tunnelstrom von Elektronen von der Gateelektrode in die Nanokristalle vernachlässigbar. Durch Anlegen einer negativen Spannung an die Gateelektrode wird daher die in den Nanokristallen in Form von Elektronen ge­ speicherte Information durch das Tunneln von Löchern aus dem Kanalbereich durch die erste dielektrische Schicht in die Nanokristalle gelöscht. Zum Einschreiben bzw. Löschen von In­ formationen ist ein Spannungspegel von etwa ±3,5 V bis 5,5 V erforderlich. Der zum Schreiben bzw. Löschen erforderliche Spannungspegel liegt somit nur 1 bis 3 V höher als für die aus Tiwari bekannte Speicherzelle. Die Zeiten, die für den Löschvorgang benötigt werden, liegen bei der erfindungsgemä­ ßen Speicherzelle typischerweise bei 1 ms. Die Zeiten, die für den Schreibvorgang benötigt werden, liegen typischerweise bei 1 µs.

Da in dieser Speicherzelle die Wahrscheinlichkeit für direk­ tes Tunneln durch die erste dielektrische Schicht und die zweite dielektrische Schicht vernachlässigbar ist, beträgt die Zeit für den Datenerhalt in der Speicherzelle zum Bei­ spiel für eine Dicke der ersten dielektrischen Schicht, die als Tunneloxid wirkt, von 5 nm mehr als tausend Jahre.

Die Speicherzelle wird, wie allgemein üblich, in Speicherzel­ lenanordnungen integriert, die matrixförmig eine Vielzahl identischer Speicherzellen aufweist.

Die Nanokristalle enthalten vorzugsweise Silizium und/oder Germanium. Sie weisen einen mittleren Durchmesser von 2 bis 10 nm und Abstände von 2 bis 10 nm auf.

Da die Speicherzelle keine Floating Gate Elektrode aufweist, ist ihre Radiation hardness größer als für die vergleichbare FLOTOX-Zelle. Der MOS-Transistor in der Speicherzelle kann sowohl als planarer als auch als vertikaler MOS-Transistor ausgebildet werden.

Im folgenden wird die Erfindung anhand der Ausführungsbei­ spiele und der Figuren näher erläutert.

Fig. 1 zeigt eine Speicherzelle mit einem planaren MOS-Transistor.

Fig. 2 zeigt eine Speicherzelle mit einem vertikalen MOS-Transistor.

In einem Substrat 1, das mindestens im Bereich einer Spei­ cherzelle monokristallines Silizium umfaßt, sind ein Source­ gebiet 2 und ein Draingebiet 3, die zum Beispiel n-dotiert sind, vorgesehen (siehe Fig. 1). Zwischen dem Sourcegebiet 2 und dem Draingebiet 3 ist ein Kanalbereich 4 angeordnet. Oberhalb des Kanalbereichs 4 ist ein Gatedielektrikum 5 ange­ ordnet, die eine erste SiO₂-Schicht 51, Nanokristalle 52 und eine zweite SiO₂-Schicht 53 umfaßt. Die erste SiO₂-Schicht 51 ist an der Oberfläche des Kanalbereichs 4 angeordnet und weist eine Dicke von 2 bis 5 nm, vorzugsweise 4 nm auf. An der Oberfläche der ersten SiO₂-Schicht 51 sind die Nanokri­ stalle 52 angeordnet. Sie enthalten Silizium und weisen einen Durchmesser von 5 nm und einen mittleren Abstand von 5 nm auf. Der Übersichtlichkeit halber sind die Nanokristalle 52 in Fig. 1 als durchgehende Schicht dargestellt. An der Ober­ fläche der Nanokristalle 52 ist die zweite SiO₂-Schicht 53 angeordnet, deren Dicke um 0,5 bis 2 nm größer als die Dicke der ersten SiO₂-Schicht 51 ist, das heißt im Bereich zwischen 2,5 und 7 nm, vorzugsweise bei 4,5 bis 5 nm liegt.

Auf der Oberfläche des Gatedielektrikums 5 ist eine Gateelek­ trode 6 aus p⁺-dotiertem Polysilizium angeordnet. Die Ga­ teelektrode 6 weist eine Dicke von zum Beispiel 200 nm und eine Dotierstoffkonzentration von zum Beispiel 5 × 10²⁰ cm^-3 auf.

Ein Halbleiterschichtaufbau 11 aus zum Beispiel monokri­ stallinem Silizium umfaßt in vertikaler Aufeinanderfolge ein Sourcegebiet 12, ein Kanalgebiet 14 und ein Draingebiet 13 (siehe Fig. 2). Das Sourcegebiet 12 und das Draingebiet 13 sind zum Beispiel n-dotiert mit einer Dotierstoffkonzentrati­ on von 10²¹ cm^-3. Das Kanalgebiet 14 ist zum Beispiel p-dotiert mit einer Dotierstoffkonzentration von 10¹⁷ cm^-3. Das Sourcegebiet 12, das Draingebiet 13 und das Kanalgebiet 14 weisen eine gemeinsame Flanke 110 auf, die vorzugsweise senk­ recht oder leicht geneigt zur Oberfläche des Halbleiter­ schichtaufbaus 11 verläuft. Die Flanke 110 kann sowohl die Flanke eines Grabens oder einer Stufe in einem Substrat als auch die Flanke einer erhabenen Struktur, zum Beispiel einer Mesastruktur sein.

An der Flanke 110 ist eine dielektrische Dreifachstruktur 15 angeordnet, die eine erste SiO₂-Schicht 151, Nanokristalle 152 und eine zweite SiO₂-Schicht 153 umfaßt. Die Oberfläche der zweiten SiO₂-Schicht 153 ist mit einer Gateelektrode 16 bedeckt. Die Gateelektrode 16 ist zum Beispiel in Form eines Spacers aus p⁺-dotiertem Polysilizium mit einer Dotier­ stoffkonzentration von 5 × 10²⁰ cm^-3 gebildet. Die erste SiO₂-Schicht 151 weist eine Dicke von zum Beispiel 2 bis 5 nm, vorzugsweise 4 nm auf. Die zweite SiO₂-Schicht 153 ist um 0,5 bis 2 nm dicker als die erste SiO₂-Schicht 151, das heißt, sie weist eine Dicke zwischen 2,5 und 7 nm auf. Vor­ zugsweise weist sie eine Dicke von 4,5 nm auf. Die Dicken der ersten SiO₂-Schicht 151 sowie der zweiten SiO₂-Schicht 153 sind jeweils senkrecht zur Flanke 110 gemessen.

Die Nanokristalle 152 enthalten Silizium und weisen einen Durchmesser von 5 nm und einen mittleren Abstand von 5 nm auf. Der Übersichtlichkeit halber sind die Nanokristalle 152 in Fig. 2 als durchgehende Schicht dargestellt. Sie werden zum Beispiel durch CVD-Abscheidung hergestellt.

Claims (7)

1. Nichtflüchtige Speicherzelle

• - mit einem MOS-Transistor, der als Gatedielektrikum (5) eine erste dielektrische Schicht (51) und eine zweite dielektri­ sche Schicht (53) aufweist, wobei zwischen der ersten die­ lektrischen Schicht (51) und der zweiten dielektrischen Schicht (53) Nanokristalle (52) angeordnet sind,
• - wobei der MOS-Transistor eine Gateelektrode (6) aufweist, die p⁺-dotiertes Silizium enthält.

2. Speicherzelle nach Anspruch 1, bei der die erste dielektrische Schicht (51) und die zweite dielektrische Schicht (53) jeweils mindestens 2 nm dick sind.

3. Speicherzelle nach Anspruch 1 oder 2, bei der die erste dielektrische Schicht (51) und die zweite dielektrische Schicht (53) jeweils SiO₂ enthalten.

4. Speicherzelle nach einem der Ansprüche 1 bis 3,

• - bei der die Differenz der Dicken der ersten dielektrischen Schicht (51) und der zweiten dielektrischen Schicht (53) im Bereich zwischen 0,5 nm und 2 nm liegt,
• - bei der die geringere der Dicken der ersten dielektrischen Schicht (51) und der zweiten dielektrischen Schicht (53) im Bereich zwischen 2 nm und 5 nm liegt.

5. Speicherzelle nach einem der Ansprüche 1 bis 4, bei der das p⁺-dotierte Silizium in der Gateelektrode (6) ei­ ne Dotierstoffkonzentration von mindestens 1 × 10²⁰ cm^-3 aufweist.

6. Speicherzelle nach einem der Ansprüche 1 bis 5, bei der die Nanokristalle (52) Silizium aufweisen.

7. Speicherzelle nach Anspruch 6, bei der die Nanokristalle (52) einen Durchmesser zwischen 2 und 10 nm aufweisen.