DE19705198A1 - Substrat mit Leiterbahnvernetzung - Google Patents
Substrat mit LeiterbahnvernetzungInfo
- Publication number
- DE19705198A1 DE19705198A1 DE1997105198 DE19705198A DE19705198A1 DE 19705198 A1 DE19705198 A1 DE 19705198A1 DE 1997105198 DE1997105198 DE 1997105198 DE 19705198 A DE19705198 A DE 19705198A DE 19705198 A1 DE19705198 A1 DE 19705198A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- conductive
- conductor
- dimensional
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
Die Erfindung betrifft ein Substrat mit Leiterbahnvernetzung, das eine Oberfläche
und ein Körperinneres aufweist, das an sich elektrisch unleitend und unter Einsatz
von Hochenergiebestrahlung elektrisch leitend machbar ist, bei dem zwei zu
einander quere Leiterbahnen eine 2-dimensional vernetzte Leiterbahnstruktur bil
den und bei dem die Bahnerzeugung durch die Hochenergiebestrahlung erfolgt ist.
Das Substrat ist ein Trägerkörper bzw. eine feste Masse. Die Leiterbahn ist elek
trisch leitend. Die Vernetzung ist gegeben durch eine Mehrzahl von Treffstellen
von quer zueinander verlaufenden Leiterbahnen. Die Einheit bzw. Gesamtheit von
Substrat und Leiterbahnvernetzung wird hier als elektrisches Netzwerk oder
Schaltkreismodul bezeichnet.
Bei einem bekannten (EP-OS 0 288 807) mit Leiterbahnvernetzung versehenen Sub
strat ist eine Schicht vorgesehen, die ihrerseits wieder auf einem Trägermaterial
aufgebracht ist und die von einem Polymer gebildet ist, das dort, wo es mit Strah
lung hoher Energiedichte, vorzugsweise Laserstrahlung beaufschlagt wird, von ei
nem elektrisch nicht leitenden Zustand in einen elektrisch gut leitenden Zustand
wechselt. Bei dem bekannten Substrat sind die Leiterbahnen nur an der Oberfläche
vorgesehen, wobei sie ihrem Querschnitt nach mehr oder weniger tief sind. Die an
der Oberfläche des Substrats befindlichen Leiterbahnen werden nach außen hin mit
einer isolierenden Deckschicht überzogen. Es ist nur eine 2-dimensional vernetzte
Leiterbahnstruktur an der Oberfläche vorgesehen, wobei nur die Oberfläche bahn
erzeugend hochenergiebestrahlt ist.
Bei der bekannten oberflächlichen nur 2-dimensionalen Leiterbahnvernetzung sind
die Vernetzungsmöglichkeiten beschränkt. Wenn man z. B. eine Leiterbahnvernet
zung entlang einem Liniengitter von zwei zueinander rechtwinkeligen Gruppen
von zueinander parallelen Linien herstellt, dann sind die Vernetzungsmöglichkei
ten zum einen durch die zur Verfügung stehende Fläche begrenzt und zum anderen
dadurch begrenzt, daß quer zu einem Bahnabschnitt, der frei von Treffstellen blei
ben soll, Leiterbahn nicht verlaufen kann.
Es ist durch die Praxis bekannt, Leiterplatten mit gedruckten Schaltungen aufeinan
derzuschichten und die Leiterbahnstruktur der einen Leiterplatte an mehreren Stel
len mit der Leiterbahnstruktur der benachbarten Leiterplatte durch Verlegen von
Leiterdrähten zu verbinden, die durch Leiterplatte hindurchtreten. Hierdurch sind
zwei 2-dimensional vernetzte Leiterbahnstrukturen zu einer 3-dimensional vernetz
ten Leiterbahnstruktur vernetzt. Diese mechanische Verbindung von 2-dimensiona
len Leiterbahnstrukturen einer plattenmäßigen Schichtung ist in der Herstellung
aufwendig und läßt die an sich gewünscht Miniaturisierung von elektrischen Netz
werken bzw. Schaltkreismodulen nicht zu.
Eine Aufgabe der Erfindung ist es daher, ein mit Leiterbahnvernetzung versehenes
Substrat der eingangs genannten Art zu schaffen, das die Zahl der Vernetzungsmög
lichkeiten vergrößert, d. h. bei dem mehr Möglichkeiten zur Vernetzung bzw. zum
Vorsehen von Treffstellen zur Verfügung gestellt sind. Das erfindungsgemäße, mit
Leiterbahnvernetzung versehene Substrat ist, diese Aufgabe lösend, dadurch ge
kennzeichnet, daß im Körperinneren zwei je 2-dimensional vernetzte Leiterbahn
strukturen zu einer 3-dimensional vernetzten Leiterbahnstruktur vernetzt sind, wo
bei das Körperinnere die Bahnen der 3-dimensionalen Bahnvernetzung erzeugend
hochenergiebestrahlt ist.
Bei dem erfindungsgemäß mit Leiterbahnvernetzung versehenen Substrat läßt sich
eine ganz erheblich vergrößerte Anzahl von verschiedenen Vernetzungen verwirk
lichen, weil die Leiterbahnen und die Treffstellen in das Substrat hineinverlegt und
in dem vom Substrat besetzten Raum verteilt sind. Mit 3-dimensionaler Vernetzung
ist nicht allein gemeint, daß Leiterbahnen in drei räumlichen Dimensionen verlau
fen und Treffstellen in einem 3-achsigen Koordinatensystem verteilt sind, sondern
auch, daß im Körperinneren des Substrats ein höherer Grad der Vernetzung gege
ben ist. Die 3-dimensionale Vernetzung ist vereinfacht erreicht und wird verein
facht unter Miniaturisierung verwirklicht, da auch die dritte Dimension der Ver
netzung mit Hilfe der Hochenergiebestrahlung erzeugt wird. Jede Leiterbahn ist im
Inneren des Substrats durch dessen elektrisch nicht leitenden Bereiche nach außen
hin isoliert.
Die Leiterbahnen sind z. B. drahtähnlich bzw. langgestreckt oder auch flächig aus
gebildet. Die sich treffenden Leiterbahnen stehen z. B. unter 90° oder einem ande
ren Winkel zueinander. Die eine 2-dimensional vernetzte Leiterbahnstruktur ver
läuft im Körperinneren z. B. entlang einer Kugelschalenfläche, so daß Treffstellen
zwar in drei Koordinatenrichtungen des Raums verteilt sind, aber keine 3-dimen
sionale Vernetzung bilden. Es ist möglich, ein erfindungsgemäß gestaltetes Substrat
zusätzlich an der Oberfläche mit einer 2-dimensional vernetzten Leiterbahnstruk
tur zu versehen.
Bei der Herstellung des erfindungsgemäßen, mit Leiterbahnvernetzung versehenen
Substrats werden nicht Scharen von Bahnen beliebig erzeugt, sondern wird jede
Bahn gesteuert, z. B. mittels Computer gesteuert genau positioniert, so daß eine
ganz bestimmte bzw. vorgegebene innerkörperliche, 3-dimensional vernetzte Bahn
struktur entsteht. Das Material des Substrats und die Art der Hochenergiestrahlung
sind in der Regel so gewählt und aufeinander abgestimmt, daß die Strahlung das
Material selbst von einem nicht leitenden Zustand in einen leitenden Zustand um
wandelt. Es ist aber auch machbar, daß die 3-dimensional vernetzten Bahnen im
Körperinneren mittels der Hochenergiebestrahlung als Kanäle bzw. Höhlungen
geschaffen werden und daß die Wandungen dieser Kanäle bzw. Höhlungen nach
träglich mit einer elektrisch leitenden Schicht versehen werden.
Es gibt z. B. ein Material des Substrats und eine Art der Hochenergiebestrahlung,
bei denen die Energiedichte und damit die Strahlungswirksamkeit des Hochenergie
strahls mit länger werdendem Weg im Substrat abnimmt. In diesem Fall kann man
die Dinge so einrichten, daß die Umwandlung des Materials in den leitenden
Zustand stets dann im gleichen Ausmaß eintritt, wenn ein Energiedichtemindest
wert gegeben ist, und sich im Ausmaß nicht erhöht, wenn die wirksame Energie
dichte größer ist als der Energiedichtemindestwert.
Das mit Leiterbahnvernetzung versehene Substrat der eingangs genannten Art fällt
in ein Techniksachgebiet, das auch durch folgende Vorveröffentlichungen doku
mentiert wird: DE-OS 02 30 128; DE-OS 05 39 205; DE-OS 06 78 923,
DE-OS 04 45 040; und DE-OS 05 46 824. Zum Verständnis der Erfindung wird auch auf diese
Vorveröffentlichungen verwiesen.
In der Zeichnung sind Ausführungsformen der Erfindung dargestellt und zeigt
Fig. 1 eine perspektivische Ansicht eines ersten Substrats mit Leiterbahnvernet
zung,
Fig. 2 eine perspektivische Ansicht eines zweiten Substrats mit Leiterbahnvernet
zung und
Fig. 3 eine perspektivische Ansicht eines Teils eines dritten Substrats mit Leiter
bahnvernetzung.
Bei den beiden Ausführungsformen gemäß Fig. 1 und 2 der Zeichnung hat ein Sub
strat 1 quaderförmige Außenabmessungen und somit eine Oberfläche 2, die aus
sechs rechteckigen planebenen Flächen zusammengesetzt ist. Gemäß Fig. 1 sind Lei
terbahnen 3 vorgesehen, die drahtähnlich langgestreckt sind; gemäß Fig. 2 sind Lei
terbahnen 4 vorgesehen, die flächig ausladend gestaltet sind. Gemäß Fig. 1 bilden je
zwei Leiterbahnen 3 eine Treffstelle 5, die fleckenhaft eng begrenzt ist; gemäß Fig.
2 bilden je zwei Leiterbahnen 4 eine Treffstelle 6, die linienhaft länglich ist. Jede
Leiterbahn 3, 4 mündet mit einer Endstelle 7 an der Oberfläche 2. Die vier Treff
stellen 5 in Fig. 1 und die drei Treffstellen 6 in Fig. 2 bilden jeweils eine inner
körperliche 3-dimensionale Vernetzung der Leiterbahnen. An den Treffstellen 5, 6
stößt entweder eine Leiterbahn auf eine andere und endet dort, oder es kreuzen
sich zwei Leiterbahnen.
Bei der Ausführungsform gemäß Fig. 1 sind in das Substrat 1 bzw. die Grundmasse
elektronische Bauteile 8 eingebracht, die ein ohmscher Widerstand R, ein Konden
sator C oder ein Transistor T sind. Die Bauteile 8 sitzen an den Treffstellen 5 der
Leiterbahnen. Fig. 3 verdeutlicht schematisch ein elektrisches Netzwerk bzw. einen
Schaltkreismodul, das bzw. der an Treffstellen von Leiterbahnen mit elektroni
schen Bauteilen 8 bestückt ist.
Claims (1)
- Substrat mit Leiterbahnvernetzung,
das eine Oberfläche und ein Körperinneres aufweist,
das an sich elektrisch unleitend und unter Einsatz von Hochenergiebestrahlung elektrisch leitend machbar ist,
bei dem zwei zueinander quere Leiterbahnen eine 2-dimensional vernetzte Leiter bahnstruktur bilden, und
bei dem die Bahnerzeugung durch die Hochenergiebestrahlung erfolgt ist, dadurch gekennzeichnet, daß im Körperinneren zwei je 2-dimensional vernetzte Leiterbahnstrukturen zu einer 3-dimensional vernetzten Leiterbahnstruktur (3, 5; 4, 6) vernetzt sind, wobei das Körperinnere die Bahnen (3; 4) der 3-dimensionalen Bahnvernetzung er zeugend hochenergiebestrahlt ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997105198 DE19705198A1 (de) | 1997-02-12 | 1997-02-12 | Substrat mit Leiterbahnvernetzung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997105198 DE19705198A1 (de) | 1997-02-12 | 1997-02-12 | Substrat mit Leiterbahnvernetzung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19705198A1 true DE19705198A1 (de) | 1998-08-20 |
Family
ID=7819928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1997105198 Withdrawn DE19705198A1 (de) | 1997-02-12 | 1997-02-12 | Substrat mit Leiterbahnvernetzung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19705198A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITTV20110079A1 (it) * | 2011-06-08 | 2012-12-09 | Spf Logica S R L | Metodo di polarizzazione di un volume di substrato |
ITTV20110078A1 (it) * | 2011-06-08 | 2012-12-09 | Spf Logica S R L | Metodo per tracciare piste conduttive |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0230128A2 (de) * | 1985-12-31 | 1987-07-29 | AT&T Corp. | Verfahren zur Herstellung von leitenden Mustern auf einem Polymersubstrat |
EP0288807A2 (de) * | 1987-04-09 | 1988-11-02 | Hans-Klaus Prof. Dr. Roth | Leitfähige Strukturen in Polymeren |
EP0445040A1 (de) * | 1990-03-02 | 1991-09-04 | Thomson-Csf | HF-elektrischer Schaltkreis mit einer Polymerschicht |
EP0743681A2 (de) * | 1995-05-18 | 1996-11-20 | Nec Corporation | Leiterplatte für Elektronikkomponenten mit hochdichten Anschlüssen und ihre Herstellung |
-
1997
- 1997-02-12 DE DE1997105198 patent/DE19705198A1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0230128A2 (de) * | 1985-12-31 | 1987-07-29 | AT&T Corp. | Verfahren zur Herstellung von leitenden Mustern auf einem Polymersubstrat |
EP0288807A2 (de) * | 1987-04-09 | 1988-11-02 | Hans-Klaus Prof. Dr. Roth | Leitfähige Strukturen in Polymeren |
EP0445040A1 (de) * | 1990-03-02 | 1991-09-04 | Thomson-Csf | HF-elektrischer Schaltkreis mit einer Polymerschicht |
EP0743681A2 (de) * | 1995-05-18 | 1996-11-20 | Nec Corporation | Leiterplatte für Elektronikkomponenten mit hochdichten Anschlüssen und ihre Herstellung |
Non-Patent Citations (1)
Title |
---|
ROTH, H.-K., EIDNER, K., ROTH, H.: Laser Recording of Circuit Structures from Conducting Polymers in Insulating Polymer Layers, in: Circuit World, Vol. 22, No. 2, 1996, S. 31, 32 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITTV20110079A1 (it) * | 2011-06-08 | 2012-12-09 | Spf Logica S R L | Metodo di polarizzazione di un volume di substrato |
ITTV20110078A1 (it) * | 2011-06-08 | 2012-12-09 | Spf Logica S R L | Metodo per tracciare piste conduttive |
WO2012168900A1 (en) * | 2011-06-08 | 2012-12-13 | Spf Logica S.R.L. | Method of polarization of a volume of substrate material and portable polarizer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1716595B1 (de) | Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben | |
EP2201585B1 (de) | Elektrisches vielschichtbauelement | |
DE69727373T2 (de) | Halbleitervorrichtung | |
DE2752438A1 (de) | Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen | |
DE4138818A1 (de) | Gehaeuse mit darin angeordneten elektrischen leitungen | |
DE69711772T2 (de) | Packungsstruktur für Multichip-Module | |
DE19715898A1 (de) | Substrat mit Leiterbahnvernetzung und Verfahren zu dessen Herstellung | |
DE19705198A1 (de) | Substrat mit Leiterbahnvernetzung | |
DE102004049663B3 (de) | Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben | |
EP1586117B1 (de) | Verfahren zur herstellung von mikrosystemen | |
DE10329143B4 (de) | Elektronisches Modul und Verfahren zur Herstellung desselben | |
DE1937508C3 (de) | Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers | |
DE102011004543B4 (de) | Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät | |
DE102004027788A1 (de) | Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung | |
CH629057A5 (en) | Method for designing electrically conductive layers for producing printed circuits, as well as a multi-layer base material for carrying out the method | |
DE102004049654B3 (de) | Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben | |
DE102013201417A1 (de) | Verfahren zur Herstellung eines MID-Bauteils, MID-Bauteil | |
WO2021170407A1 (de) | Verfahren zum herstellen einer elektrischen anordnung | |
DE19834234C2 (de) | Integrierter Halbleiterchip mit Füllstrukturen | |
DE102021107711A1 (de) | Elektrisches Bauteil und Verfahren zu dessen Herstellung | |
DE2546736C3 (de) | Diskretes Überkreuzungschip für einzelne Leiterbahnüberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung | |
DE2122475A1 (de) | Mehrlagige in Dickfilmtechnik ausgeführte Leiterplatte zur Verdrahtung von integrierten Halbleiterbausteinen | |
DE7920553U1 (de) | Mehrschichtige gedruckte leiterplatte | |
WO2022089695A1 (de) | Elektronikmodul und verfahren zum herstellen eines solchen elektronikmoduls | |
DE10022482A1 (de) | Chipträger mit Entlüftungskanälen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
Q161 | Has additional application no. |
Ref document number: 19715898 Country of ref document: DE |
|
8139 | Disposal/non-payment of the annual fee |