DE19630917C1 - Phasen- und Frequenzdetektorschaltung - Google Patents

Description

Zur Taktsynchronisation wird häufig eine Phasenregelschleife (PLL) eingesetzt, in welcher die Taktphase eines lokalen Os­ zillators mit Hilfe eines Phasendetektors mit der Phasenlage eines empfangenen Datensignals verglichen und nachgeregelt wird. Da eine Phasenregelschleife nicht einrastet, wenn die Frequenz des lokalen Oszillators zu stark von der Datenrate abweicht, muß auch eine Frequenzdifferenz richtig erkannt und ausgeregelt werden können.

In diesem Zusammenhang ist es (aus A. Pottbäcker u. a.: "A Si Bipolar Phase and Frequency Detector IC for Clock Extraction up to 8 Gb/s", IEEE J. of Solid-State Circuits, vol. 27, No. 12, Dec. 1992, S. 1747-1751) bekannt, mittels zweier Phasen­ detektoren sowohl die Normal- als auch die Quadraturkomponen­ te (d. h. das um 90° verzögerte Signal) eines sinusförmigen lokalen Taktsignals bei jedem Zustandswechsel des Datensig­ nals analog abzutasten, in einer dreier Schaltzustände fähi­ gen Frequenzdetektorschaltung das abgetastete Quadratur-Takt­ signal mit dem abgetasteten Normal-Taktsignal abzutasten, und durch Addition des abgetasteten Normal-Taktsignals und des ternären Ausgangssignals der Frequenzdetektorschaltung ein Stellsignal für den lokalen Oszillator zu gewinnen.

Hierbei ergibt sich aus einer auch in der Umgebung von unge­ radzahligen Vielfachen von π fallenden Kennlinie des Phasen­ detektors (vgl. auch Fig. 2) insofern ein Problem, als die Regelschleife (statt nur bei geradzahligen Vielfachen von π) fälschlicherweise auch bei ungeradzahligen Vielfachen von π einzurasten vermag. Um dies zu vermeiden, muß der Betrag des abgetasteten Normal-Taktsignals größer sein als der Betrag des ternären Ausgangssignals der Frequenzdetektorschaltung, und zwar besonders im Nulldurchgang des abgetasteten Normal- Taktsignals. Man muß daher den Normalkomponenten-Phasendetek­ tor mit einer sehr großen Steigung im Nulldurchgang auslegen, so daß eine Trapezfunktion mit sehr steilen Flanken als Funk­ tion der Phase beschrieben wird; die Phasendetektorkennlinie ist dann aber nur in einem sehr kleinen Bereich linear, was zu schlechten Übertragungseigenschaften der Phasenregel­ schleife (PLL) führt.

Die Erfindung zeigt demgegenüber einen Weg, einen solchen Nachteil zu vermeiden.

Die Erfindung betrifft einen Phasen- und Frequenzdetektor­ schaltung
mit einem ersten Phasendetektor in Form eines mit einem si­ nusförmigen Oszillatorsignal [Normal-Taktsignal] beaufschlag­ ten und mit den Flanken eines Empfangssignals getakteten Ab­ tast- und Speichergliedes,
mit einem zweiten Phasendetektor in Form eines ebensolchen, mit dem um 90° verzögerten Oszillatorsignal [Quadratur-Takt­ signal] beaufschlagten und mit den Flanken des Empfangssig­ nals getakteten Abtast- und Speichergliedes,
und mit einer mit dem das Ausgangssignal des zweiten Phasen­ detektors bildenden abgetasteten Quadratur-Taktsignal beauf­ schlagten und mit dem das Ausgangssignal des ersten Phasen­ detektors bildenden abgetasteten Normal-Taktsignal getakteten Frequenzdetektorschaltung,
wobei das Stellsignal für den Oszillator nach Maßgabe des ab­ getasteten Normal-Taktsignals und des Ausgangssignals der Frequenzdetektorschaltung gewonnenen wird;
dieser Phasen- und Frequenzdetektor ist erfindungsgemäß da­ durch gekennzeichnet, daß die Frequenzdetektorschaltung mit einem ebensolchen, mit dem abgetasteten Quadratur-Taktsignal beaufschlagten und mit dem abgetasteten Normal-Taktsignal ge­ takteten Abtast- und Speicherglied gebildet ist, mit dessen Ausgangssignal das Ausgangssignal des ersten Phasendetektors gesperrt bzw. freigegeben wird.

Es sei an dieser Stelle bemerkt, daß (aus DE 28 26 053 C2) eine Schaltungsanordnung zur Regelung eines frei schwingenden Oszillators bekannt ist, die ebenfalls zwei Phasendetektoren aufweist, deren zweiter mit einem um 90° verzögerten Oszilla­ torsignal beaufschlagt ist, wobei zwischen dem Ausgang des ersten Phasendetektors und einem Schleifenfilter bzw. dem Os­ zillator ein Analogschalter angeordnet ist, der vom Ausgang des zweiten Phasendetektors her über einen Null-Spannungs- Komparator und eine monostabile Kippstufe gesteuert wird. Da­ bei dient der Schalter dazu, aus der am Ausgang eines Begren­ zerverstärkers auftretenden Rechteckschwingung Phasen heraus­ zuisolieren, um das Vorzeichen der Frequenzablage festzustel­ len. Das am Schalterausgang auftretende Frequenzablagesignal wird nach Tiefpaßfilterung wiederum zum Phasendetektorsignal des ersten Phasendetektors addiert.

Demgegenüber wird in der Schaltungsanordnung gemäß der Erfin­ dung das Ausgangssignal des ersten Phasendetektors durch das Ausgangssignal des Frequenzdetektors in der Weise durchge­ schaltet oder gesperrt, daß bei einer um bis zu ± π von 0 bzw. einem anderen geradzahligen Vielfach von π abweichenden Phasendifferenz nur der erste Phasendetektor aktiv ist, unab­ hängig von der Frequenz der Signale bzw. deren Differenzen; durch das eindeutige Hystereseverhalten des Frequenzdetektors wird ein Einrasten der Phasenregelschleife bei aktivem Fre­ quenzdetektor zuverlässig vermieden.

Ein richtiges Einrasten soll an sich auch die bekannte Schal­ tungsanordnung (DE 28 26 053 C2) ermöglichen, doch erscheint es in dieser Schaltungsanordnung als problematisch, mit dem Null-Spannungs-Komparator den Unterschied zwischen fallenden und steigenden Nulldurchgängen bei kleinen Schwebungsfrequen­ zen zu detektieren, da in der Umgebung des Nulldurchgangs des Signals bereits bei einem Phasenfehler von ± π/2 die Frequenz­ regelung einsetzt, was ggf. den Phasenregelvorgang beeinflus­ sen kann.

Die Erfindung ermöglicht die Realisierung eines frequenzsen­ sitiven und zugleich in einem weiten Bereich linearen Phasen­ detektors, bei dem eine Mehrdeutigkeit der Phasendetektor­ kennlinie, nämlich eine fallende Kennlinie sowohl bei einem Phasenfehler gleich einem geraden Vielfachen von π als auch bei einem Phasenfehler gleich einem ungeraden Vielfachen von π, ausgeschlossen ist.

Weitere Besonderheiten der Erfindung werden aus der nachfol­ genden näheren Erläuterung an Hand der Zeichnungen ersicht­ lich. Dabei zeigen

Fig. 1 ein Blockschaltbild einer Phasenregelschleife mit einer Phasen- und Frequenzdetektorschaltung gemäß der Erfin­ dung und

Fig. 2 zwei zugehörige Signalkennlinien;

Fig. 3 zeigt Signalverläufe darin, und

Fig. 4 zeigt ein schaltungstechnisches Detail der Phasen- und Frequenzdetektorschaltung.

Fig. 1 zeigt schematisch in einem zum Verständnis der Erfin­ dung erforderlichem Umfang eine Phasen- und Frequenzdetektor­ schaltung, die zusammen mit einem Sinusoszillator VCO und ei­ nem 90°-Verzögerungsglied T/4 in einer Phasenregelschleife liegt. Diese Phasen- und Frequenzdetektorschaltung weist zu­ nächst einen ersten Phasendetektor in Form eines Abtast- und Speichergliedes PN auf, das an seinem Signaleingang on mit dem sinusförmigen Oszillatorsignal [hier auch als Normal-Taktsig­ nal bezeichnet] beaufschlagt und an seinem Takteingang d mit den Flanken eines Empfangssignals getaktet wird. Des weiteren weist die Phasen- und Frequenzdetektorschaltung einen zweiten Phasendetektor in Form eines ebensolchen Abtast- und Spei­ chergliedes PQ auf, das an seinem Signaleingang oq mit dem um 90° verzögerten sinusförmigen Oszillatorsignal [hier auch als Quadratur-Taktsignal bezeichnet] beaufschlagt und an seinem Takteingang ebenfalls mit den Flanken des Empfangssignals ge­ taktet wird. Ferner weist die Phasen- und Frequenzdetektor­ schaltung eine Frequenzdetektorschaltung in Form eines eben­ solchen Abtast- und Speichergliedes FD auf, das an seinem Signaleingang mit dem am Ausgang pq des zweiten Phasendetek­ tors PQ auftretenden abgetasteten Quadratur-Taktsignal beauf­ schlagt und an seinem Takteingang mit dem am Ausgang pn des ersten Phasendetektors PN auftretenden abgetasteten Normal- Taktsignal getaktet wird. Die Abtast- und Speicherglieder können dabei in an sich (z. B. aus IEEE J. of Solid-State Circuits, 27 (1992) 12, 1747 . . . 1751, Fig. 3) bekannter Weise ausgebildet sein, so daß es hier keiner weiteren Erläute­ rungen dazu bedarf.

Bei der Abtastung des Normal-Taktsignals (on) und des Quadra­ tur-Taktsignals (oq) mit den Flanken des Empfangssignals (d) erhält man an den Ausgängen pn, pq der beiden Abtast- und Speicherglieder PN, PQ zwei Signale, die sinus- bzw. cosinus­ förmig von der Phasendifferenz zwischen Takt- und Datensignal abhängen. Diese Signalabhängigkeit ist in Fig. 2 dargestellt. Das Ausgangssignal (pn) des ersten Phasendetektors PN kann als Stellsignal für die Phasenregelung eines Oszillators (VCO in Fig. 1) in einer Phasenregelschleife genutzt werden, lie­ fert aber für sich allein keine Information über das Vorzei­ chen einer etwaigen Frequenzablage des Oszillators, da am Phasendetektorausgang pn (in Fig. 1) sowohl bei positiver als auch bei negativer Frequenzablage des Oszillatorsignals ein Sinussignal (pn in Fig. 2 und Fig. 3) ohne Richtungsinformation auftritt.

Um auch eine Information über die Richtung einer Frequenzab­ lage zu gewinnen, ist in der Phasen- und Frequenzdetektor­ schaltung gemäß Fig. 1 die mit dem abgetasteten Quadratur- Taktsignal (pq) beaufschlagte und mit dem abgetasteten Nor­ mal-Taktsignal (pn) getaktete Frequenzdetektorschaltung FD vorgesehen, wobei das Stellsignal für den erforderlichenfalls in seiner Taktfrequenz nachzuführenden Oszillator VCO nach Maßgabe des am Ausgang pn des ersten Phasendetektors PN auf­ tretenden abgetasteten Normal-Taktsignals (pn in Fig. 2 und Fig. 3) und des am Ausgang fd der Frequenzdetektorschaltung FD auftretenden Signals (fd in Fig. 3) gebildet wird.

Dabei ist die Frequenzdetektorschaltung FD nun mit einem ebensolchen Abtast- und Speicherglied wie die beiden Phasen­ detektoren PN und PQ gebildet, wobei die Frequenzdetektor­ schaltung FD mit dem abgetasteten Quadratur-Taktsignal (pq) beaufschlagt und mit dem abgetasteten Normal-Taktsignal pn (in Fig. 3) getaktet wird; mit ihrem Ausgangssignal fd (in Fig. 3) wird dann das als Stellsignal für den in seiner Takt­ frequenz nachzuführenden Oszillator (VCO in Fig. 1) dienende Ausgangssignal pn (in Fig. 3) des ersten Phasendetektors PN gesperrt bzw. freigegeben.

Dabei wird bei jedem Nulldurchgang des am Ausgang pn (in Fig. 1) des ersten Phasendetektors PN auftretenden Signals (pn in Fig. 2 und Fig. 3) der gerade zu diesem Zeitpunkt erreichte po­ sitive oder negative Extremwert des am Ausgang pq (in Fig. 1) des zweiten Phasendetektors PQ auftretenden Signals (pq in Fig. 2) auf den Ausgang fd (in Fig. 1) der Frequenzdetektor­ schaltung FD übernommen und bis zum nächsten Nulldurchgang des Signals (pn in Fig. 2 und Fig. 3) gehalten. Das Ausgangs­ signal (fd in Fig. 2) der Frequenzdetektorschaltung FD gibt indessen noch keine (Richtungs-)Information über das Vorzei­ chen der Frequenzablage, sondern zeigt, ausgehend von einem geradzahligen Vielfachen von π, mit einem negativen Vorzei­ chen (Signalzustand LOW) einen in einem Bereich zwischen ± π und ± 2π liegenden Phasenfehler an.

Eine Richtungsinformation kann jetzt aber dadurch gewonnen werden, daß das Ausgangssignal (pn in Fig. 2) des ersten Phasendetektors PN in denjenigen Phasenbereichen, in denen fd = LOW ist, unterdrückt wird und nur beim Signalzustand fd = HIGH zur Oszillatornachstellung freigegeben wird.

Der die Sperrung und Freigabe des Signals (pn in Fig. 3) be­ wirkende Schalter M (in Fig. 1) kann beispielsweise eine Mul­ tiplikationsschaltung sein, wie sie in Fig. 4 in bipolarer differentieller ECL-Technik dargestellt ist. In dieser Schal­ tung wird beim Signalzustand fd = HIGH über die dabei vom Transistor T5 her entriegelte Differenzstufe T1/T2 mit einer Verstärkung v = 1 das Eingangssignal pn zum Ausgang pfd hin durchgeschaltet; ist fd = LOW, so wird vom Transistor T6 her die mit 0 V Spannungsdifferenz angesteuerte Differenzstufe T3/T4 entriegelt, so daß auch am Ausgang pfd eine Differenz­ spannung von 0 V auftritt.

Am Ausgang pfd steht nun ein Phasendetektorsignal zur Verfü­ gung, das bei von der Datenrate abweichender Oszillatorfre­ quenz einen Gleichanteil mit richtiger Polarität zur Oszilla­ torregelung aufweist, wie die folgende Überlegung zeigt:
Ist die Oszillatorfrequenz zu hoch, so werden die Kennlinien pn und pq (in Fig. 2) von links nach rechts durchlaufen. Bei einem Nulldurchgang in eine negative Halbwelle der Kennlinie pn wird das - hier positive - abgetastete Quadratur-Taktsig­ nal (pq in Fig. 2) auf den Ausgang fd (in Fig. 1) der Frequenz­ detektorschaltung FD übernommen (und bis zum nächsten Null­ durchgang des abgetasteten Normal-Taktsignals (pn in Fig. 2) gehalten), wobei der Schalter M entriegelt wird, so daß eine negative Halbwelle des Phasendetektorsignals pn zum Ausgang pfd gelangt. Beim nachfolgenden Nulldurchgang in die positive Halbwelle der Kennlinie pn wird das - hier negative - abge­ tastete Quadratur-Taktsignal (pq in Fig. 2) auf den Ausgang fd (in Fig. 1) der Frequenzdetektorschaltung FD übernommen (und bis zum nächsten Nulldurchgang des abgetasteten Normal-Takt­ signals (pn in Fig. 2) gehalten), wobei der Schalter M ge­ sperrt wird, so daß keine positive Halbwelle des Phasendetek­ torsignals pn zum Ausgang pfd gelangt. Am Steuereingang des Oszillators VCO erhält man damit eine Folge von negativen Sinushalbwellen, deren negativer Gleichanteil eine Erniedri­ gung der Oszillatorfrequenz bewirkt.

Ist umgekehrt die Oszillatorfrequenz zu niedrig, so werden die Kennlinien pn und pq (in Fig. 2) von rechts nach links durchlaufen. Nunmehr wird bei einem Nulldurchgang in die positive Halbwelle der Kennlinie pn das - hier positive - abgetastete Quadratur-Taktsignal (pq = HIGH) auf den Ausgang fd (in Fig. 1) der Frequenzdetektorschaltung FD übernommen (und bis zum nächsten Nulldurchgang des abgetasteten Normal- Taktsignals (pn in Fig. 2) gehalten), wobei der Schalter M entriegelt wird, so daß eine positive Halbwelle des Phasen­ detektorsignals pn zum Ausgang pfd gelangen. Beim nachfolgen­ den Nulldurchgang in die negative Halbwelle der Kennlinie pn wird das - hier negative - abgetastete Quadratur-Taktsignal (pq = LOW) auf den Ausgang fd (in Fig. 1) der Frequenzdetek­ torschaltung FD übernommen (und bis zum nächsten Nulldurch­ gang des abgetasteten Normal-Taktsignals (pn in Fig. 2) ge­ halten), wobei der Schalter M gesperrt wird, so daß keine ne­ gative Halbwelle des Phasendetektorsignals pn zum Ausgang pfd gelangt. Am Steuereingang des Oszillators VCO erhält man damit eine Folge von positiven Sinushalbwellen, deren po­ sitiver Gleichanteil eine Erhöhung der Oszillatorfrequenz be­ wirkt.

Stimmen Oszillatorfrequenz und Datenrate überein, so wird die Phase der Oszillatorschwingung stets nur in der Umgebung ei­ nes Nulldurchgangs des Phasendetektorsignals pn geregelt, an welchem pq = HIGH ist, d. h. bei einer bei geradzahligen Viel­ fachen von π liegender Phasendifferenz. Ein Einrasten bei un­ geradzahligen Vielfachen von π ist dagegen nicht möglich, da das Nachsteuersignal in der Umgebung solcher Punkte gesperrt ist. Der Phasendetektor PN läßt sich daher ohne Gefahr der Bildung einer mehrdeutigen Kennlinie als lineare Abtastschal­ tung mit einem relativ großem linearen Bereich auslegen.

Claims (1)

1. Phasen- und Frequenzdetektorschaltung
   mit einem ersten Phasendetektor in Form eines mit einem si­ nusförmigen Oszillatorsignal [Normal-Taktsignal] (on) beauf­ schlagten und mit den Flanken eines Empfangssignals (d) ge­ takteten Abtast- und Speichergliedes (PN),
   mit einem zweiten Phasendetektor in Form eines ebensolchen, mit dem um 90° verzögerten Oszillatorsignal [Quadratur-Takt­ signal] (oq) beaufschlagten und mit den Flanken des Empfangs­ signals (d) getakteten Abtast- und Speichergliedes (PQ),
   und mit einer mit dem das Ausgangssignal (pq) des zweiten Phasendetektors (PQ) bildenden abgetasteten Quadratur-Takt­ signal (pq) beaufschlagten und mit dem das Ausgangssignal (pn) des ersten Phasendetektors (PN) bildenden abgetasteten Normal-Taktsignal (pn) getakteten Frequenzdetektorschaltung (FD),
   wobei das Stellsignal für den Oszillator nach Maßgabe des abgetasteten Normal-Taktsignals und des Ausgangssignals (fd) der Frequenzdetektorschaltung gewonnen wird,
   dadurch gekennzeichnet,
   daß die Frequenzdetektorschaltung mit einem ebensolchen, mit dem abgetasteten Quadratur-Taktsignal (pq) beaufschlagten und mit dem abgetasteten Normal-Taktsignal (pn) getakteten Abtast- und Speicherglied (FD) gebildet ist, mit dessen Ausgangssig­ nal (fd) das Ausgangssignal (pn) des ersten Phasendetektors (PN) gesperrt bzw. freigegeben wird.