DE19626026A1

DE19626026A1 - Reworking method for analyzing malfunction in a semiconductor device

Info

Publication number: DE19626026A1
Application number: DE19626026A
Authority: DE
Inventors: Jeong Hoi Koo; Chul Hong Kim
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1995-06-30
Filing date: 1996-06-28
Publication date: 1997-01-23
Also published as: TW318950B; KR970003748A; GB9613789D0; JPH0922932A; GB2302987B; KR100216674B1; CN1147146A; GB2302987A

Abstract

A deprocessing method for analyzing a polysilicon contact open failure and contact misalignment in a semiconductor device comprises the steps of: removing a passivation layer and double metal layer placed on a wafer including a memory cell thereon; selectively removing the upper portions of a polysilicon 30 forming a capacitor and polysilicon 28 forming a bit line through plasma dry etch; and carrying out wet etch using an etchant having HF to expose a field oxide layer 22, and at the same time, to leave the lower portions of the polysilicon layer forming the bit line, and a polysilicon layer forming a capacitor storage node on the wafer.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Analy sieren eines Fehlverhaltens, das in einer Halbleitervorrich tung während seines Herstellungsprozesses erzeugt wird, und insbesondere betrifft sie ein Rückbearbeitungsverfahren zum Freilegen eines Polysiliziumkontakts einer Halbleitervorrich tung zur Überprüfung eines Defekts aufgrund eines nicht her gestellten Kontakts, der in einem Polysiliziumkontakt auf tritt.The present invention relates to a method for analyzing malfunction occurring in a semiconductor device device is generated during its manufacturing process, and in particular, it relates to a reprocessing procedure for Exposing a polysilicon contact of a semiconductor device to check a defect due to a failure contact made in a polysilicon contact occurs.

Gemäß der großen Zunahme bei der Integration von Halbleiter vorrichtungen wird der Aufbau der Elemente, die die Halblei tervorrichtung bilden, auf dreidimensionale Weise zunehmend komplizierter, um ausreichende Kapazität in einem beschränk ten Gebiet zu erhalten. Dies erfordert ein Rückbearbeitungs verfahren auf hohem Niveau zum Freilegen von Defekten, die in einer übereinandergeschichteten Struktur auftreten, die sich aus der hohen Integration der Halbleitervorrichtung ergibt.According to the big increase in semiconductor integration devices will build the elements that make up the semi lead Form device, increasingly in a three-dimensional way more complicated to restrict sufficient capacity in one area. This requires reworking procedures at a high level to expose defects that occur in of a stacked structure that occur results from the high integration of the semiconductor device.

Bei einem herkömmlichen Verfahren zum Analysieren eines in einem Polysiliziumkontakt einer Halbleitervorrichtung entste henden Defekts aufgrund mangelnden Kontaktschlusses wird eine Probe hergestellt und zerschnitten, um dadurch eine Beobach tungsmöglichkeit zu schaffen. Dieses Schnittbeobachtungsver fahren weist jedoch die folgenden Probleme auf. Es ist schwierig, sich dem Ort des Defekts zu nähern, da die Polysi liziumschichten durch darüberliegende Schichten wie Metall und eine Oxidpassivierungsschicht und anderes abgedeckt sind, und da das Gebiet, in dem der Fehler analysierbar ist, sehr klein ist. In a conventional method for analyzing an in a polysilicon contact of a semiconductor device Defective due to a lack of contact closure Specimen made and cut to give an observer to create opportunities. This section observation ver However, driving has the following problems. It is difficult to approach the location of the defect because the polysi layers of silicon due to overlying layers such as metal and an oxide passivation layer and other are covered, and since the area in which the error can be analyzed is very is small.

Dementsprechend wird im Falle der Analyse eines Kontaktde fekts ein Rückbearbeitungsverfahren verwendet, bei dem über einandergelegte Schichten sequentiell beginnend mit der ober sten Schicht entfernt werden, und die Defektstellen der Schichten nacheinander untersucht werden. Dieses Verfahren ist derart aufgebaut, daß eine Polysiliziumschicht, die mit einem Siliziumsubstrat in Kontakt tritt, geätzt wird, und dann in dem Substrat erzeugte Grübchen oder Pits untersucht werden, wodurch bestätigt wird, ob der Kontakt offen ist oder nicht. Dieses Verfahren ist jedoch nicht in der Lage, direkt zu untersuchen, ob der Kontakt offen ist oder nicht. Zudem werden die Kontaktgrübchen auf mehr als ihre ursprüngliche Größe während des Ätzens der Polysiliziumschicht vergrößert, wie in Fig. 2 gezeigt ist. Dementsprechend können die tat sächliche Kontaktgröße und die Ausrichtung der Kontaktlage nur schwierig bestimmt werden. Weiter kann bei der Analyse des Ausfallmechanismus, der in einem identischen Defektmodus erzeugt werden kann, das Analyseverfahren nicht in Korrelati on ausgeführt werden.Accordingly, in the case of analyzing a contact defect, a reprocessing method is used in which layers placed one above the other are removed sequentially starting with the top layer, and the defect locations of the layers are examined one after the other. This method is constructed by etching a polysilicon layer contacting a silicon substrate and then examining pits or pits formed in the substrate, thereby confirming whether the contact is open or not. However, this method is unable to directly investigate whether the contact is open or not. In addition, the contact dimples are enlarged to more than their original size during the etching of the polysilicon layer, as shown in FIG. 2. Accordingly, the actual contact size and the orientation of the contact position can only be determined with difficulty. Furthermore, when analyzing the failure mechanism that can be generated in an identical defect mode, the analysis method cannot be performed in correlation.

Es ist eine Aufgabe der vorliegenden Erfindung, ein Rückbear beitungsverfahren zu schaffen zum Analysieren eines Defekts aufgrund eines nicht hergestellten Polysiliziumkontakts in einer Halbleitervorrichtung, das in der Lage ist, genau fest zustellen, ob ein Polysiliziumkontakt offen ist oder nicht, und das in der Lage ist, seine Ausrichtlage ausfindig zu ma chen.It is an object of the present invention to have a backbear to create processing methods for analyzing a defect due to a non-manufactured polysilicon contact in a semiconductor device that is capable of being tightly fixed to determine whether a polysilicon contact is open or not, and that is able to find its alignment position chen.

Zur Lösung der Aufgabe der Erfindung wird ein Rückbearbei tungsverfahren zum Analysieren eines Defekts aufgrund eines nicht hergestellten Polysiliziumkontakts in einer Halbleiter vorrichtung geschaffen, das die folgenden Schritte enthält: Entfernen einer Passivierungsschicht und einer Doppelmetall schicht, die auf einem Wafer vorgesehen sind, auf dem eine Speicherzelle enthalten ist; selektives Entfernen der oberen Bereiche von einen Kondensator bildendem Polysilizium und ei ne Bitleitung bildendem Polysilizium durch trockenes Plas maätzen (unter Verwendung von RIE (reaktives Ionenätzen)); und Ausführen eines Naßätzens unter Verwendung eines Ätzmit tels, das HF enthält, zum Freilegen einer Feldoxidschicht, und gleichzeitig zum Belassen der unteren Bereiche der die Bitleitung bildenden Polysiliziumschicht und einer Polysili ziumschicht, die einen Kondensatorspeicherknoten auf dem Wa fer bildet.To achieve the object of the invention, a rework a method for analyzing a defect due to a non-manufactured polysilicon contact in a semiconductor created device that includes the following steps: Remove a passivation layer and a double metal layer provided on a wafer on which one Memory cell is included; selective removal of the top Areas of polysilicon forming a capacitor and egg ne bit line-forming polysilicon through dry plas etching (using RIE (reactive ion etching)); and performing wet etching using an etch means containing HF for exposing a field oxide layer, and at the same time to leave the lower areas of the Bit line forming polysilicon layer and a polysili zium layer that a capacitor storage node on the Wa fer forms.

Im folgenden wird die vorliegende Erfindung beispielhaft un ter Bezug auf die begleitenden Zeichnungen anhand einer be vorzugten Ausführungsform näher erläutert und beschrieben. In den beiliegenden Zeichnungen zeigen:In the following, the present invention will be exemplified ter reference to the accompanying drawings using a be preferred embodiment explained and described in more detail. In the accompanying drawings show:

Fig. 1A und 1B Querschnittsansichten, die ein Rückbearbei tungsverfahren gemäß einer Ausführungsform der vorliegenden Erfindung zeigen; Figs. 1A and 1B are sectional views showing a Rückbearbei processing method according to an embodiment of the present invention;

Fig. 2 eine Mikroaufnahme, die eine Probe zeigt, die zur Ana lyse eines Defekts aufgrund eines nicht hergestellten Polysi liziumkontakts in einer Halbleitervorrichtung gemäß einem herkömmlichen Verfahren verwendet wird; und . Which is to Ana lysis of a defect due to a non prepared PolySi liziumkontakts in a semiconductor device according to a conventional method used Figure 2 is a micrograph showing a sample; and

Fig. 3 eine Mikroaufnahme, die eine Draufsicht auf eine Probe zeigt, bei der eine Rückbearbeitung gemäß der vorliegenden Erfindung ausgeführt ist. Fig. 3 is a microphotograph showing a plan view of a sample in which a rework is carried out according to the present invention.

Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nun in bezug auf die begleitenden Zeichnungen erläutert.A preferred embodiment of the present invention will now be explained with reference to the accompanying drawings.

Die Fig. 1A und 1B sind Querschnittsansichten, die ein Rückbearbeitungsverfahren zum Analysieren eines Defekts in einem Kondensatorkontakt und einem Bitleitungskontakt einer Halbleitervorrichtung zeigen. Fig. 1A zeigt eine für die Her stellung eines DRAM typische Struktur, bei der ihre Passivie rungsschicht und eine Metallschicht durch ein herkömmliches Rückbearbeitungsverfahren entfernt werden, um eine Probe zur Defektanalyse zu schaffen. In dieser Figur bezeichnet das Be zugszeichen 21 ein Siliziumsubstrat, das Bezugszeichen 22 ei ne Feldoxidschicht, das Bezugszeichen 23 eine Gate-Oxid schicht, das Bezugszeichen 24 eine Polysiliziumschicht zum Bilden einer Gate-Elektrode, das Bezugszeichen 25 eine iso lierende Abstandschicht, das Bezugszeichen 26 Source- und Draingebiete, das Bezugszeichen 27 eine erste isolierende Zwischenniveauschicht, das Bezugszeichen 28 eine Polysilizi umschicht zum Bilden einer Bitleitung, das Bezugszeichen 29 eine zweite isolierende Zwischenniveauschicht, das Bezugszei chen 30 eine Polysiliziumschicht zum Bilden eines Kondensa torspeicherknotens, das Bezugszeichen 31 eine dielektrische Schicht des Kondensators, und das Bezugszeichen 32 eine Poly siliziumschicht zum Bilden einer Kondensatorschichtelektrode. Wie in Fig. 1A gezeigt ist, treten die Polysiliziumschicht 28 und die Polysiliziumschicht 30 in Kontakt mit den Source- und Draingebieten 26 des Siliziumsubstrats 21. FIGS. 1A and 1B are cross-sectional views showing a return processing method for analyzing a defect in a capacitor contact and a bit line of a semiconductor device. Fig. 1A shows a structure typical for the manufacture of a DRAM, in which its passivation layer and a metal layer are removed by a conventional reprocessing method to create a sample for defect analysis. In this figure, the loading 21, a polysilicon layer for forming a gate electrode, numeral 25 is an iso-regulating spacer layer, numeral 26 designates reference numbers, a silicon substrate, reference numeral 22 ei ne field oxide layer, reference numeral 23 is a gate oxide layer, reference numeral 24 Source and drain regions, reference number 27 a first insulating intermediate level layer, reference number 28 a polysilicon layer for forming a bit line, reference number 29 a second insulating intermediate level layer, reference number 30 a polysilicon layer for forming a capacitor storage node, reference number 31 a dielectric layer of the capacitor, and reference numeral 32 a polysilicon layer to form a capacitor layer electrode. As shown in FIG. 1A, the polysilicon layer 28 and the polysilicon layer 30 come into contact with the source and drain regions 26 of the silicon substrate 21 .

Wie weiter in Fig. 1B gezeigt ist, werden die oberen Bereiche der Polysiliziumschicht, die Flügel (a) (in Fig. 1A gezeigt) des Kondensators bildet, und die Polysiliziumschicht 28 der Bitleitung selektiv durch ein Plasmatrockenätzen unter Ver wendung von CF₄ und O₂ in einem reaktiven Ionenätzer geätzt. Danach wird eine Naßätzung unter Verwendung eines ungefähr 49 % HF enthaltenden Ätzmittels in angemessener Weise ausge führt, um die Feldoxidschicht freizulegen und um den unteren Bereich der Polysiliziumschicht 28 der Bitleitung und die Po lysiliziumschicht 30 des Speicherknotens auf dem Silizium substrat zu belassen. Wenn dies ausgeführt wird, wird ver bleibendes Polysilizium auf dem Kontaktgebiet des Substrats belassen. As further shown in FIG. 1B, the top portions of the polysilicon layer forming wing (a) (shown in FIG. 1A) of the capacitor and the bit line polysilicon layer 28 are selectively subjected to plasma dry etching using CF₄ and O₂ in etched using a reactive ion etcher. Thereafter, wet etching using an approximately 49% HF etchant is appropriately performed to expose the field oxide layer and to leave the bottom of the bit line polysilicon layer 28 and the storage node polysilicon layer 30 on the silicon substrate. When this is done, residual polysilicon is left on the contact area of the substrate.

Die vorliegende Erfindung bestätigt den Defekt in dem Polysi liziumkontakt durch Untersuchen der Struktur nach Fig. 1B. Es ist somit möglich, einfach den Grad der Kontaktüberlappung zu analysieren und zu bestätigen, ob der Kontakt offen ist oder nicht durch Untersuchung des auf dem Kontaktgebiet belassenen verbleibenden Polysiliziums. Zudem ist es möglich, den in dem Substrat erzeugten Defektmechanismus zu analysieren. Fig. 3 ist eine Mikroaufnahme, die eine Probe zeigt, bei der ein Speicherknotenkontakt auf erfindungsgemäße Weise freigelegt wurde. Wie in Fig. 3 gezeigt ist, ist es möglich, genau die Lage des Kontakts zu ermitteln, wie auch seine Größe zu mes sen.The present invention confirms the defect in the polysilicon contact by examining the structure of FIG. 1B. It is thus possible to simply analyze the degree of contact overlap and confirm whether the contact is open or not by examining the remaining polysilicon left on the contact area. It is also possible to analyze the defect mechanism generated in the substrate. Fig. 3 is a microphotograph showing a sample in which a storage node contact has been exposed in the manner of the present invention. As shown in Fig. 3, it is possible to accurately determine the location of the contact, as well as measure its size.

Claims

1. A reprocessing method for analyzing a defect due to a non-manufactured polysilicon contact in a semiconductor device, the method comprising the following steps:
Removing a passivation layer and a double metal layer provided on a wafer, a memory cell being included on the wafer;
selectively removing the upper regions of a polysilicon forming a capacitor and a polysilicon forming a bit line by dry plasma etching; and
Perform wet etching using an HF-containing etchant to expose a field oxide layer and at the same time to leave the lower regions of the polysilicon layer forming the bit line and a polysilicon layer forming a capacitor storage node on the wafer.

2. The reprocessing method according to claim 1, wherein the dry plasma etching at least CF₄ and O₂ as source gas containing gas used.

3. The reprocessing method according to claim 1 or 2, where the HF content of the etchant is approximately 49%.