DE19617833A1 - Method of manufacturing a semiconductor device - Google Patents
Method of manufacturing a semiconductor deviceInfo
- Publication number
- DE19617833A1 DE19617833A1 DE19617833A DE19617833A DE19617833A1 DE 19617833 A1 DE19617833 A1 DE 19617833A1 DE 19617833 A DE19617833 A DE 19617833A DE 19617833 A DE19617833 A DE 19617833A DE 19617833 A1 DE19617833 A1 DE 19617833A1
- Authority
- DE
- Germany
- Prior art keywords
- amorphous silicon
- layer
- silicon layer
- silicon substrate
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 59
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 59
- 239000010703 silicon Substances 0.000 claims abstract description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 238000004140 cleaning Methods 0.000 claims abstract description 21
- 238000009832 plasma treatment Methods 0.000 claims abstract description 14
- 239000000356 contaminant Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 51
- 239000012535 impurity Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 230000007704 transition Effects 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 14
- -1 silicon ions Chemical class 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 8
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 7
- 238000010438 heat treatment Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000035876 healing Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
Die Erfindung betrifft Verfahren zur Herstellung eines Halbleiterbauelements und insbesondere ein Verfahren zur Ausbildung einer Polysiliziumschicht, das geeignet ist, eine native Oxidschicht zu entfernen und darüber hinaus eine grobe Körnung infolge der Implantierung von Siliziumionen und einer Ausheilungsbehandlung schaffen kann. Die Erfindung betrifft ferner nach den Verfahren hergestellte Halbleiterbauelemente.The invention relates to methods for producing a Semiconductor component and in particular a method for Formation of a polysilicon layer which is suitable for a remove native oxide layer and also a rough one Grain due to the implantation of silicon ions and a Can create healing treatment. The invention relates furthermore, semiconductor components produced by the method.
Bei der Herstellung von Halbleiterbauelementen wird vielfach eine Polysiliziumschicht als leitende Schicht verwendet. Anhand von Fig. 1A und Fig. 1B wird nachfolgend ein bekanntes Verfahren zur Herstellung einer Polysiliziumschicht erläutert.In the production of semiconductor components, a polysilicon layer is often used as the conductive layer. Referring to Fig. 1A and Fig. 1B is a known method for producing a polysilicon layer will be explained below.
Fig. 1A und Fig. 1B zeigen geschnittene Ansichten, anhand derer das bekannte Verfahren zur Herstellung einer Polysiliziumschicht erläutert wird. Fig. 1A and Fig. 1B show cross-sectional views by which the known method for the preparation of a polysilicon layer will be explained.
In Fig. 1A ist eine Isolierschicht 3 auf einem Siliziumsubstrat 1 mit einer Störstellenübergangszone 2 ausgebildet. Die Isolierschicht 3 wird anschließend gemustert mittels einer Belichtungs- und Ätzbehandlung unter Benutzung einer Kontaktöffnungsmaske, so daß das Siliziumsubstrat 1 der Störstellenübergangszone freigelegt wird, wodurch eine Kontaktöffnung 4 entsteht. Üblicherweise kommt es zum Aufwachsen eines nativen Oxidfilms 10 auf dem freiliegenden Siliziumsubstrat 1. In Fig. 1A, an insulating layer 3 is formed on a silicon substrate 1 having a Störstellenübergangszone. 2 The insulating layer 3 is then patterned by means of an exposure and etching treatment using a contact opening mask, so that the silicon substrate 1 of the impurity transition zone is exposed, whereby a contact opening 4 is created. A native oxide film 10 usually grows on the exposed silicon substrate 1 .
Wie in Fig. 1B gezeigt ist, wird zum Entfernen des nativen Oxidfilms 10 eine Naßreinigungsbehandlung unter Verwendung von BOE (gepuffertes Oxidätzmittel) oder einer HF Chemikalie (Fluorwasserstoff) durchgeführt. Daran anschließend wird in einer Abscheidungsröhre von 300°C eine Polysiliziumschicht 5 abgeschieden, um in Kontakt mit der Störstellenübergangszone zu treten. Aus der bei dieser Behandlung entstehenden geringen Körnung A der Polysiliziumschicht von 0,1 bis 0,5 µm ergibt sich jedoch der Nachteil, daß die Mobilität der Elektronen und somit die elektrische Leitfähigkeit beeinträchtigt sind. Dazu kommt, daß die verbleibende native Oxidschicht 10 den Kontaktwiderstand erhöht.As shown in FIG. 1B, to remove the native oxide film 10, a wet cleaning treatment is performed using BOE (buffered oxide etchant) or an HF chemical (hydrogen fluoride). Thereafter, a polysilicon layer 5 is deposited in a deposition tube of 300 ° C. in order to come into contact with the impurity transition zone. However, the low grain size A of 0.1 to 0.5 μm of the polysilicon layer that results from this treatment has the disadvantage that the mobility of the electrons and thus the electrical conductivity are impaired. In addition, the remaining native oxide layer 10 increases the contact resistance.
Ein Ziel der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Polysiliziumschicht zu schaffen, das geeignet ist, die native Oxidschicht und Verunreinigungen zu entfernen und darüber hinaus eine grobe Körnung infolge von Ionenimplantationen und Ausheilung aufweist. Ein weiteres Ziel der Erfindung ist es, ein Verfahren zur Entfernung einer nativen Oxidschicht zu schaffen und das neuerliche Aufwachsen einer nativen Oxidschicht nach der Reinigung zu verhindern, indem eine Plasmareinigung mit CF₄, gefolgt von der Einführung des Siliziumsubstrats in eine Röhre für die Abscheidung einer amorphen Siliziumschicht in Gegenwart eines inerten Gas vorgenommen wird.An object of the invention is to provide a manufacturing method of a semiconductor component with a polysilicon layer create that is suitable for the native oxide layer and Remove impurities and also a rough one Grain due to ion implantation and healing having. Another object of the invention is to provide a Process for removing a native oxide layer create and re-grow a native Prevent oxide layer after cleaning by a Plasma cleaning with CF₄, followed by the introduction of the Silicon substrate in a tube for the deposition of a amorphous silicon layer in the presence of an inert gas is made.
Das diese Ziele erreichende Verfahren zeichnet sich durch die folgenden Schritte aus:The process that achieves these goals is characterized by the following steps:
Bildung einer Isolationsschicht auf einem Siliziumsubstrat
mit einer Störstellenzone;
Musterung der Isolationsschicht, bis das Siliziumsubstrat an
der Störstellenzone freigelegt ist, wodurch es zur Ausbildung
einer Kontaktöffnung kommt;
aufeinanderfolgende Durchführung einer Naßreinigung und
Plasmabehandlung, um eine native Oxidschicht und Verun
reinigungen auf dem freigelegten Siliziumsubstrat zu
entfernen;
Eingeben des Siliziumsubstrats in eine Röhre zur Abscheidung
einer amorphen Siliziumschicht in Gegenwart eines inerten
Gases;
Bildung einer amorphen Siliziumschicht bei einer bestimmten
Temperatur;
Implantierung von Siliziumionen in die amorphe
Siliziumschicht mit einer bestimmten Dosierung und Energie;
und
Wärmebehandlung der amorphen Siliziumschicht, um eine
Polysiliziumschicht zur Ausbildung zu bringen.Forming an insulation layer on a silicon substrate with an impurity zone;
Patterning the insulation layer until the silicon substrate is exposed at the fault zone, which leads to the formation of a contact opening;
sequentially performing wet cleaning and plasma treatment to remove a native oxide layer and contaminants on the exposed silicon substrate;
Inserting the silicon substrate into a tube to deposit an amorphous silicon layer in the presence of an inert gas;
Formation of an amorphous silicon layer at a certain temperature;
Implantation of silicon ions in the amorphous silicon layer with a certain dosage and energy; and
Heat treating the amorphous silicon layer to form a polysilicon layer.
Im übrigen wird auf die Patentansprüche verwiesen.For the rest, reference is made to the claims.
Die Erfindung wird nachfolgend anhand der Zeichnung und eines Ausführungsbeispieles näher erläutert. Es zeigen:The invention is based on the drawing and a Embodiment explained in more detail. Show it:
Fig. 1A und Fig. 1B geschnittene Ansichten eines Halb leiterbauelements zur Erläuterung eines bekannten Verfahrens zur Her stellung einer Polysiliziumschicht; . Figs. 1A and 1B are sectional views Fig of a semiconductor device for explaining a known method for Her position of a polysilicon layer;
Fig. 2A bis Fig. 2D geschnittene Ansichten eines Halb leiterbauelements zur Demonstration der erfindungsgemäßen Herstellung einer Polysiliziumschicht. Fig. 2A to Fig. 2D cross-sectional views of a semiconductor device to demonstrate the preparation according to the invention a polysilicon layer.
In den Zeichnung betreffen gleichartige Bezugszeichen gleichartige Teile.In the drawings, the same reference numerals are used like parts.
Fig. 2A bis Fig. 2D stellen geschnittene Ansichten eines Halbleiterbauelements dar zur Demonstration eines erfindungs gemäßen Verfahrens zur Herstellung einer Polysilizium schicht. Fig. 2A to Fig. 2D are sectional views layer constitute a semiconductor device for demonstration of the method according to Invention for preparing a polysilicon.
In Fig. 2A ist eine Isolierschicht 3 auf einem Siliziumsubstrat 1, welches eine Störstellenübergangszone 2 aufweist, ausgebildet. Die Isolierschicht 3 wird mittels einer Belichtungs- und Ätzbehandlung gemustert unter Verwendung einer Kontaktöffnungsmaske, so daß das Silizium substrat 1 der Störstellenübergangszone 2 freigelegt wird, wodurch sich eine Kontaktöffnung 4 ausbildet. Üblicherweise kommt es zum Aufwachsen einer nativen Oxidschicht 10 auf dem freigelegten Siliziumsubstrat 1.In Fig. 2A, an insulating layer 3 on a silicon substrate 1 having a Störstellenübergangszone 2 is formed. The insulating layer 3 is patterned by means of an exposure and etching treatment using a contact opening mask, so that the silicon substrate 1 of the impurity transition zone 2 is exposed, as a result of which a contact opening 4 is formed. A native oxide layer 10 usually grows on the exposed silicon substrate 1 .
Wie in Fig. 2B gezeigt, wird eine Naßreinigungsbehandlung unter Verwendung einer BOE oder HF Chemikalie durchgeführt, um den nativen Oxidfilm 10 zu entfernen, woran sich eine Plasmabehandlung anschließt, bei der für 20 bis 40 Sekunden CF₄ Gas zur Verwendung kommt. Anschließend wird das Siliziumsubstrat 1 bin eine zur Abscheidung einer amorphen Siliziumschicht ausgebildeten Röhre eingeführt, in die, um die Konzentration von Sauerstoff niedrig zu halten, ein inertes Gas wie Stickstoff (N₂) einströmen gelassen wird. Eine amorphe Siliziumschicht 6 wird in einer Stärke von 1000 bis 3000 Å auf der nach der Plasmabehandlung entstandenen Struktur durch LPCVD (Niedrigdruckdampf)-Abscheidung abge schieden unter Einsatz einer thermischen Zersetzung von SiH₄ Gas bei 560 bis 580°C. Bei diesen Prozessen wird die Plasmabehandlung mit CF₄ vorgenommen, um nicht nur die nach der Naßreinigung verbleibende native Oxidschicht zu entfernen, sondern darüber hinaus auch Verunreinigungen wie O₂ oder H₂, die als Kristallitationskerne für das Korn wachstum einer Polysiliziumschicht fungieren. Beim Einführen des Siliziumsubstrates in die Abscheidungsröhre hält die Spülung mit N₂ Gas die Konzentration von Sauerstoff in der Röhre sehr niedrig, so daß das Aufwachsen eines nativen Oxidfilms während der Einführung des Siliziumsubstrats gehemmt wird.As shown in Fig. 2B, a wet cleaning treatment is performed using a BOE or HF chemical to remove the native oxide film 10 , followed by a plasma treatment using CF₄ gas for 20 to 40 seconds. Subsequently, the silicon substrate 1 is introduced into a tube designed to deposit an amorphous silicon layer, into which, in order to keep the concentration of oxygen low, an inert gas such as nitrogen (N₂) is allowed to flow. An amorphous silicon layer 6 in a thickness of 1000 to 3000 Å on the resultant structure by the plasma treatment by LPCVD (low pressure vapor) deposition abge eliminated by use of a thermal decomposition of SiH₄ gas at 560 to 580 ° C. In these processes, the plasma treatment is carried out with CF₄ in order not only to remove the native oxide layer remaining after wet cleaning, but also to remove impurities such as O₂ or H₂, which act as crystallization nuclei for the grain growth of a polysilicon layer. When the silicon substrate is introduced into the deposition tube, the flushing with N₂ gas keeps the concentration of oxygen in the tube very low, so that the growth of a native oxide film is inhibited during the introduction of the silicon substrate.
Wie in Fig. 2C gezeigt ist, werden Siliziumionen bei in etwa der Ordnung 10¹⁵ Cm-2 auf einem bestimmten Energieniveau in die amorphe Siliziumschicht 6 implantiert.As shown in Fig. 2C, silicon ions are implanted in the amorphous silicon layer 6 at approximately the order 10¹⁵ Cm -2 at a certain energy level.
Wie in Fig. 2D gezeigt ist, wird die amorphe Siliziumschicht 6 in einer Stickstoffgasumgebung bei 500 bis 700°C wärme behandelt und dadurch zu einer Polysiliziumschicht 6A umgewandelt. In diesem Fall ist, da Verunreinigungen, welche als Kristallitionskerne für das Kornwachstum wirken, durch die Plasmabehandlung mit CF₄ vollständig entfernt sind, das Wachstum der Körner B verbessert. Weiterhin läßt ein durch die Implantierung von Siliziumionen in die amorphe Silizium schicht verursachtes, erhöhtes internes Energieniveau die Körner B sehr groß werden. Beim Einsatz des beschriebenen Verfahrens können Korngrößen von über 1 µm erzielt werden.As shown in Fig. 2D, the amorphous silicon layer 6 is treated in a nitrogen gas environment at 500 to 700 ° C heat and thereby converted to a polysilicon layer 6 A. In this case, since impurities which act as crystallization nuclei for the grain growth are completely removed by the plasma treatment with CF,, the growth of the grains B is improved. Furthermore, an increased internal energy level caused by the implantation of silicon ions into the amorphous silicon layer makes the grains B very large. When using the described method, grain sizes of over 1 µm can be achieved.
Wie oben im Detail dargestellt wurde, kann bei einem erfindungsgemäßen Vorgehen zum einen durch vollständige Entfernung des nativen Oxidfilms vor Abscheidung der amorphen Siliziumschicht der Kontaktwiderstand verringert werden, und zum anderen durch die Maximierung der Korngröße bei der Siliziumimplanatation und Rekristallisierung eine erhöhte Mobilität der Elektronen und Leitfähigkeit erreicht werden.As was shown in detail above, a procedure according to the invention firstly by complete Removal of the native oxide film before deposition of the amorphous Silicon layer the contact resistance can be reduced, and on the other hand by maximizing the grain size at the Silicon implantation and recrystallization increased Mobility of electrons and conductivity can be achieved.
Die vorangegangene Beschreibung stellt, obwohl mit einem bestimmten Grad von Spezialisierung auf eine bevorzugte Ausführungsform gerichtet, lediglich eine Exemplifizierung des der Erfindung zugrundeliegenden Prinzips dar. Es versteht sich daher, daß die Erfindung nicht auf die bevorzugten Ausführungsformen, wie sie hier vorgestellt wurden, beschränkt ist.The previous description, although with a certain degree of specialization on a preferred one Embodiment directed, only an exemplification of the principle underlying the invention. It understands therefore, that the invention is not based on the preferred Embodiments as presented here is limited.
Claims (47)
Bildung einer Isolationsschicht auf einem Silizium substrat mit einer Störstellenübergangszone;
Musterung der Isolationsschicht, bis das Silizium substrat der Störstellenübergangszone freigelegt ist, wodurch sich eine Kontaktöffnung bildet;
aufeinanderfolgende Naßreinigung und Plasmabehandlung, um einen nativen Oxidfilm und Verunreinigungen auf dem freigelegten Siliziumsubstrat zu entfernen;
Eingeben des Siliziumsubstrats in eine zur Abscheidung einer amorphen Siliziumschicht ausgebildete Röhre in Gegen wart eines inerten Gases;
Bildung einer amorphen Siliziumschicht;
Implantieren von Siliziumionen in die amorphe Silizium schicht; und
Wärmebehandlung der amorphen Siliziumschicht, um eine Polysiliziumschicht auszubilden.1. A method for producing a semiconductor component, characterized by the steps
Formation of an insulation layer on a silicon substrate with an impurity transition zone;
Patterning the insulation layer until the silicon substrate of the impurity transition zone is exposed, whereby a contact opening is formed;
sequential wet cleaning and plasma treatment to remove a native oxide film and contaminants on the exposed silicon substrate;
Entering the silicon substrate into a tube designed to deposit an amorphous silicon layer in the presence of an inert gas;
Formation of an amorphous silicon layer;
Implanting silicon ions into the amorphous silicon layer; and
Heat treating the amorphous silicon layer to form a polysilicon layer.
Bildung einer Isolationsschicht auf einem Silizium substrat mit einer Störstellenübergangszone;
Musterung der Isolationsschicht, bis das Silizium substrat der Störstellenübergangszone freigelegt ist, wodurch sich eine Kontaktöffnung bildet;
aufeinanderfolgende Naßreinigung und Plasmabehandlung, um einen nativen Oxidfilm und Verunreinigungen auf dem frei gelegten Siliziumsubstrat zu entfernen;
Bildung einer amorphen Siliziumschicht; und
Wärmebehandlung der amorphen Siliziumschicht, um eine Polysiliziumschicht auszubilden.9. A method for producing a semiconductor component, characterized by the steps
Formation of an insulation layer on a silicon substrate with an impurity transition zone;
Patterning the insulation layer until the silicon substrate of the impurity transition zone is exposed, whereby a contact opening is formed;
sequential wet cleaning and plasma treatment to remove a native oxide film and contaminants on the exposed silicon substrate;
Formation of an amorphous silicon layer; and
Heat treating the amorphous silicon layer to form a polysilicon layer.
Bildung einer Isolationsschicht auf einem Silizium substrat mit einer Störstellenübergangszone;
Musterung der Isolationsschicht, bis das Silizium substrat der Störstellenübergangszone freigelegt ist, wodurch sich eine Kontaktöffnung bildet;
aufeinanderfolgende Naßreinigung und Plasmabehandlung, um einen nativen Oxidfilm und Verunreinigungen auf dem frei gelegten Siliziumsubstrat zu entfernen;
Eingeben des Siliziumsubstrats in eine zur Abscheidung einer amorphen Siliziumschicht ausgebildete Röhre in Gegenwart eines inerten Gases;
Bildung einer amorphen Siliziumschicht; und
Wärmebehandlung der amorphen Siliziumschicht, um eine Polysiliziumschicht auszubilden.15. A method for producing a semiconductor component, characterized by the steps
Formation of an insulation layer on a silicon substrate with an impurity transition zone;
Patterning the insulation layer until the silicon substrate of the impurity transition zone is exposed, whereby a contact opening is formed;
sequential wet cleaning and plasma treatment to remove a native oxide film and contaminants on the exposed silicon substrate;
Entering the silicon substrate into a tube designed to deposit an amorphous silicon layer in the presence of an inert gas;
Formation of an amorphous silicon layer; and
Heat treating the amorphous silicon layer to form a polysilicon layer.
Bildung einer Isolationsschicht auf einem Silizium substrat mit einer Störstellenübergangszone;
Musterung der Isolationsschicht, bis das Silizium substrat der Störstellenübergangszone freigelegt ist, wodurch sich eine Kontaktöffnung bildet;
aufeinanderfolgende Naßreinigung und Plasmabehandlung, um einen nativen Oxidfilm und Verunreinigungen auf dem freigelegten Siliziumsubstrat zu entfernen;
Bildung einer amorphen Siliziumschicht;
Implantierung von Siliziumionen in die amorphe Siliziumschicht; und
Wärmebehandlung der amorphen Siliziumschicht, um eine Polysiliziumschicht auszubilden.22. A method for producing a semiconductor component, characterized by the steps
Formation of an insulation layer on a silicon substrate with an impurity transition zone;
Patterning the insulation layer until the silicon substrate of the impurity transition zone is exposed, whereby a contact opening is formed;
sequential wet cleaning and plasma treatment to remove a native oxide film and contaminants on the exposed silicon substrate;
Formation of an amorphous silicon layer;
Implantation of silicon ions in the amorphous silicon layer; and
Heat treating the amorphous silicon layer to form a polysilicon layer.
Bildung einer Isolationsschicht auf einem Silizium substrat mit einer Störstellenübergangszone;
Musterung der Isolationsschicht, bis das Silizium substrat der Störstellenübergangszone freigelegt ist, wodurch sich eine Kontaktöffnung bildet;
Naßreinigung, um einen nativen Oxidfilm und Verun reinigungen auf dem freigelegten Siliziumsubstrat zu entfernen;
Eingeben des Siliziumsubstrats in eine zur Abscheidung einer amorphen Siliziumschicht ausgebildete Röhre in Gegen wart eines inerten Gases;
Bildung einer amorphen Siliziumschicht;
Implantierung von Siliziumionen in die amorphe Siliziumschicht; und
Wärmebehandlung der amorphen Siliziumschicht, um eine Polysiliziumschicht auszubilden.29. A method for producing a semiconductor component, characterized by the steps
Formation of an insulation layer on a silicon substrate with an impurity transition zone;
Patterning the insulation layer until the silicon substrate of the impurity transition zone is exposed, whereby a contact opening is formed;
Wet cleaning to remove native oxide film and contaminants on the exposed silicon substrate;
Entering the silicon substrate into a tube designed to deposit an amorphous silicon layer in the presence of an inert gas;
Formation of an amorphous silicon layer;
Implantation of silicon ions in the amorphous silicon layer; and
Heat treating the amorphous silicon layer to form a polysilicon layer.
Bildung einer Isolationsschicht auf einem Silizium substrat mit einer Störstellenübergangszone;
Musterung der Isolationsschicht, bis das Silizium substrat der Störstellenübergangszone freigelegt ist, wodurch sich eine Kontaktöffnung bildet;
Naßreinigung, um einen nativen Oxidfilm und Verun reinigungen auf dem freigelegten Siliziumsubstrat zu ent fernen;
Eingeben des Siliziumsubstrats in eine zur Abscheidung einer amorphen Siliziumschicht ausgebildete Röhre in Gegen wart eines inerten Gases;
Bildung einer amorphen Siliziumschicht; und
Wärmebehandlung der amorphen Siliziumschicht, um eine Polysiliziumschicht auszubilden.36. A method for producing a semiconductor component, characterized by the steps
Formation of an insulation layer on a silicon substrate with an impurity transition zone;
Patterning the insulation layer until the silicon substrate of the impurity transition zone is exposed, whereby a contact opening is formed;
Wet cleaning to remove native oxide film and contaminants on the exposed silicon substrate;
Entering the silicon substrate into a tube designed to deposit an amorphous silicon layer in the presence of an inert gas;
Formation of an amorphous silicon layer; and
Heat treating the amorphous silicon layer to form a polysilicon layer.
Bildung einer Isolationsschicht auf einem Silizium substrat mit einer Störstellenübergangszone;
Musterung der Isolationsschicht, bis das Silizium substrat der Störstellenübergangszone freigelegt ist, wodurch sich eine Kontaktöffnung bildet;
Naßreinigung, um einen nativen Oxidfilm und Verun reinigungen auf dem freigelegten Siliziumsubstrat zu entfernen;
Bildung einer amorphen Siliziumschicht;
Implantierung von Siliziumionen in die amorphe Siliziumschicht; und
Wärmebehandlung der amorphen Siliziumschicht, um eine Polysiliziumschicht auszubilden.42. A method for producing a semiconductor component, characterized by the steps
Formation of an insulation layer on a silicon substrate with an impurity transition zone;
Patterning the insulation layer until the silicon substrate of the impurity transition zone is exposed, whereby a contact opening is formed;
Wet cleaning to remove native oxide film and contaminants on the exposed silicon substrate;
Formation of an amorphous silicon layer;
Implantation of silicon ions in the amorphous silicon layer; and
Heat treating the amorphous silicon layer to form a polysilicon layer.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950010983A KR100208439B1 (en) | 1995-05-04 | 1995-05-04 | Polysilicon layer formation method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19617833A1 true DE19617833A1 (en) | 1996-11-07 |
Family
ID=19413757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19617833A Ceased DE19617833A1 (en) | 1995-05-04 | 1996-05-03 | Method of manufacturing a semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH08306642A (en) |
| KR (1) | KR100208439B1 (en) |
| CN (1) | CN1083158C (en) |
| DE (1) | DE19617833A1 (en) |
| GB (1) | GB2300517B (en) |
| TW (1) | TW291572B (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107192A (en) * | 1997-12-30 | 2000-08-22 | Applied Materials, Inc. | Reactive preclean prior to metallization for sub-quarter micron application |
| JP2010123866A (en) | 2008-11-21 | 2010-06-03 | Sharp Corp | Semiconductor device and method of manufacturing the same |
| KR102178535B1 (en) | 2014-02-19 | 2020-11-13 | 삼성전자주식회사 | Methods of manufacturing semiconductor devices |
| CN106571289B (en) * | 2015-10-13 | 2020-01-03 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor device, preparation method thereof and electronic device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1239706A (en) * | 1984-11-26 | 1988-07-26 | Hisao Hayashi | Method of forming a thin semiconductor film |
| JPH0322527A (en) * | 1989-06-20 | 1991-01-30 | Fujitsu Ltd | Manufacturing method of semiconductor device |
| JPH0350823A (en) * | 1989-07-19 | 1991-03-05 | Nec Corp | Manufacture of semiconductor device |
| JP3125302B2 (en) * | 1990-11-21 | 2001-01-15 | セイコーエプソン株式会社 | Method for manufacturing semiconductor device |
| JPH05275365A (en) * | 1992-03-30 | 1993-10-22 | Oki Electric Ind Co Ltd | Manufacture of semiconductor element |
| US5266514A (en) * | 1992-12-21 | 1993-11-30 | Industrial Technology Research Institute | Method for producing a roughened surface capacitor |
| JPH0729852A (en) * | 1993-07-07 | 1995-01-31 | Kawasaki Steel Corp | Method for manufacturing semiconductor device |
| JP2697645B2 (en) * | 1994-10-31 | 1998-01-14 | 日本電気株式会社 | Method for manufacturing semiconductor device |
-
1995
- 1995-05-04 KR KR1019950010983A patent/KR100208439B1/en not_active Expired - Fee Related
-
1996
- 1996-04-26 JP JP8106869A patent/JPH08306642A/en active Pending
- 1996-04-30 GB GB9608822A patent/GB2300517B/en not_active Expired - Fee Related
- 1996-05-03 DE DE19617833A patent/DE19617833A1/en not_active Ceased
- 1996-05-04 CN CN96107491A patent/CN1083158C/en not_active Expired - Fee Related
- 1996-05-04 TW TW085105355A patent/TW291572B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW291572B (en) | 1996-11-21 |
| KR100208439B1 (en) | 1999-07-15 |
| CN1144397A (en) | 1997-03-05 |
| JPH08306642A (en) | 1996-11-22 |
| CN1083158C (en) | 2002-04-17 |
| GB2300517A (en) | 1996-11-06 |
| GB2300517B (en) | 1999-07-28 |
| GB9608822D0 (en) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3485880T2 (en) | METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS. | |
| DE2809233C2 (en) | Semiconductor device and method for manufacturing the same | |
| DE69628704T2 (en) | Process for producing an oxide film on the surface of a semiconductor substrate | |
| DE69228333T2 (en) | Dry etching process | |
| EP0010624B1 (en) | Process for the realization of very narrow mask openings for the manufacture of semiconductor integrated circuits | |
| DE69425527T2 (en) | Oxidation of silicon nitride in the manufacture of semiconductor devices | |
| EP0001100B1 (en) | Method for forming recessed dielectric isolation regions in silicon by means of charged and accelerated particles | |
| DE69022082T2 (en) | Method of etching an organic layer. | |
| DE3850624T2 (en) | Method of making semiconductor contacts. | |
| DE3541587C2 (en) | Process for the production of a thin semiconductor film | |
| DE3751219T2 (en) | Method of manufacturing a Schottky barrier field effect transistor. | |
| EP0142632B1 (en) | Method of making bipolar structures with self-aligned emitter and base regions for high frequency circuits | |
| DE2832740C2 (en) | Method for manufacturing a semiconductor device with multilevel wiring | |
| DE19620022A1 (en) | Method for producing a diffusion barrier metal layer in a semiconductor device | |
| DE3211761A1 (en) | METHOD FOR MANUFACTURING INTEGRATED MOS FIELD EFFECT TRANSISTOR CIRCUITS IN SILICON GATE TECHNOLOGY WITH SILICIDE-COVERED DIFFUSION AREAS AS LOW-RESISTANT CONDUCTORS | |
| DE3901114A1 (en) | Method for fabricating a semiconductor device | |
| DE19627017A1 (en) | Process for the selective deposition of a metal film | |
| DE19929239A1 (en) | MOSFET integrated circuit manufacture lithography masking technique | |
| DE2917455A1 (en) | METHOD FOR COMPLETELY CURING GRID DEFECTS IN N-CONDUCTING ZONES OF A SILICON SEMICONDUCTOR DEVICE PRODUCED BY ION IMPLANTATION OF PHOSPHORUS AND RELATED SILICON SEMICONDUCTOR DEVICE | |
| EP0163871A1 (en) | Method of producing gate electrodes composed of double layers made of high-melting metal silicides and doped polycrystalline silicon | |
| DE3743591A1 (en) | Method for fabricating a semiconductor arrangement | |
| DE10002121A1 (en) | Manufacture of a semiconductor device with flat barrier layers | |
| DE69022836T2 (en) | Method for producing a semiconductor arrangement with monosilicon regions and polysilicon conductor tracks which are provided with a metal silicide cover layer. | |
| DE19502392A1 (en) | Method of manufacturing a field effect transistor | |
| EP0159617B1 (en) | Method of producing highly integrated mos field-effect transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8128 | New person/name/address of the agent |
Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN |
|
| 8131 | Rejection |